CN116722768A - 基于芯片窗口功能实现bldc电机换相的方法及装置 - Google Patents

Abstract

本发明公开一种基于芯片窗口功能实现BLDC电机换相的方法及装置，其利用芯片内置模拟比较器的窗口功能实现BLDC电机换相，通过预设窗口波形的低电平持续时间，使得在电机换相后窗口电平维持设定时间的低电平后再拉高，从而在电机换相时实现低电平窗口期间不更新模拟比较器结果、高电平窗口期间实时更新比较结果的目的，从芯片端避开电机换相后反电势突变的问题，减小了软件实现的复杂性，同时降低了中断负载率，更方便用户使用芯片进行BLDC电机的无感控制算法的开发。

Description

基于芯片窗口功能实现BLDC电机换相的方法及装置

技术领域

本发明属于半导体设计领域，更具体地，涉及一种使用计算控制芯片窗口功能实现BLDC(无刷直流)电机无感换相控制。

背景技术

目前，在无刷直流电机的无传感器驱动控制中，通常采用反电势过零检测方法确定转子的位置，进而控制无刷直流电机换相。

相关技术中，使用模拟数字转换(ADC)模块完成BLDC电机无感换相，通过ADC采集三相反电势电压，并与电机中性点电压比较，确定反电势过零点，再延迟30度进行换相。由于换相时电机电流不能突变，会存在续流现象，故换相时反电势电压会突变到母线电压或地，造成反电势过零点检测错误。为解决前述问题，一般采用软件方法来规避换相时的反电势电压突变。

使用模拟比较器模块实现BLDC电机无感换相，将三相反电势电压与中性点电压分别输入到模拟比较器的正端和负端，从而比较出反电势过零点，再延迟30度换相。该方式也存在续流导致反电势电压突变的问题，同样需要采用软件来规避换相时的反电势电压突变。

现有技术的缺陷包括：①对于电机换相时反电势电压突变问题需要软件编码方式来特殊处理，增加代码复杂度的同时增加了中断负载率，也加大了客户使用芯片进行BLDC电机无感控制的难度；②若使用一个模拟比较器硬件自动切换三相比较通道方式实现BLDC反电势过零点检测，则软件无法控制反电势在换相续流时间内不进行比较，只能对错误的比较结果进行规避，但比较器在一个周期内会出现多次用户不希望的中断，严重浪费中断资源的同时增加了软件复杂性。

发明内容

本发明的目的是针对现有技术存在的问题，提供一种基于芯片窗口功能实现BLDC电机换相的方法及装置，用以解决上述至少一个技术问题。

根据本发明说明书的一方面，提供一种基于芯片窗口功能实现BLDC电机换相的方法，包括：

使能芯片模拟比较器的窗口模式；

获取模拟比较器的比较结果，并基于所述比较结果确定反电势过零点；

基于所述反电势过零点得到换相初始时刻，并基于所述换相初始时刻触发窗口波形生成，所述窗口波形的低电平持续时间为预先设置；

在所述窗口波形为高电平时，模拟比较器的比较结果正常更新，并基于所述比较结果实现电机换相；在所述窗口波形为低电平时，模拟比较器的比较结果不更新，电机保持前一相位不变。

上述技术方案利用芯片内置模拟比较器的窗口功能实现BLDC电机换相，通过预设窗口波形的低电平持续时间，使得在电机换相后窗口电平维持设定时间的低电平后再拉高，从而在电机换相时实现低电平窗口期间不更新模拟比较器结果、高电平窗口期间实时更新比较结果的目的，从芯片端避开电机换相后反电势突变的问题，减小了软件实现的复杂性，同时降低了中断负载率，更方便用户使用芯片进行BLDC电机的无感控制算法的开发。

可选地，BLDC电机每次换相初始时刻，通过芯片软件或硬件触发产生计算出设定宽度低电平的窗口波形。

作为进一步的技术方案，所述方法还包括：根据BLDC电机的电感、电阻、最大负载电流、母线电压计算最大的反电势突变时间，基于所述最大的反电势突变时间T来设置窗口波形的低电平持续时间。

进一步地，最大的反电势突变时间

作为进一步的技术方案，在所述最大的反电势突变时间T不超过时，将窗口波形的低电平持续时间设置为固定的时间，所述固定的时间等于最大的反电势突变时间。

作为进一步的技术方案，在所述最大的反电势突变时间T超过时，将窗口波形的低电平持续时间设置为/>其中ΔT为固定的预留时间长度。通过预留时间长度保证实际窗口低电平时间超过实际的反电势突变时间。

作为进一步的技术方案，在计算得到超过/>时，则修改电机本体参数或降低换相续流时间。

作为进一步的技术方案，所述方法还包括：初始化窗口波形产生模块，并设置窗口波形的低电平持续时间。

作为进一步的技术方案，所述窗口波形产生模块采用芯片内具备定时功能的模块实现。

可选地，所述窗口波形产生模块采用芯片内置的PWM模块或Timer模块实现。

芯片的模拟比较器带有窗口功能，窗口波形由具备定时功能的模块提供(如PWM，Timer等模块)，在每次软件或者硬件触发时可以产生可设定时间宽度的低电平后再变为高电平。

作为进一步的技术方案，所述模拟比较器输出的三相比较结果分别送至PWM模块，利用所述PWM模块的输入捕获功能获取电机转速信息。

作为进一步的技术方案，所述方法还包括：将电机的三相端电压和中性点电压分别送入模拟比较器的正端和负端，得到三相比较结果。

根据本发明说明书的一方面，提供一种基于芯片窗口功能实现BLDC电机换相的装置，用于所述方法，所述装置包括：

模拟比较器模块，用于将电机的三相端电压和中性点电压分别比较，获取反电势过零点后再延迟30度进行换相，并基于换相初始时刻触发窗口波形生成；

窗口波形产生模块，用于在接收到触发信号时生成窗口波形，所述窗口波形的低电平持续时间为预先设置；

输出模块，用于在所述窗口波形为高电平时，正常更新模拟比较器的比较结果；在所述窗口波形为低电平时，保持模拟比较器的前一比较结果。

与现有技术相比，本发明的有益效果是：

(1)本发明通过芯片模拟比较器的窗口功能可以从硬件上解决反电势电压在换相时突变的问题，且增加的硬件成本较低，无需复杂的软件逻辑来规避这一问题，降低用户使用此芯片开发无刷直流(BLDC)电机无感算法的难度。

(2)本发明使用模拟比较器的窗口功能可以从源头上防止比较器结果错误翻转，防止反电势过零点检测错误。特别是对于单个比较器硬件遍历三相反电势过零点的方式尤其重要，因为单个比较器硬件遍历三相反电势过零点无法通过软件去控制在换相续流期间不进行反电势过零点判断，肯定会发生比较结果错误翻转，而通过硬件窗口功能，恰好可以解决该技术问题。

(3)本发明为了适应不同电机转速等级的场合，提供窗口低电平持续时间的计算公式，用户可以根据公式确定不同电机转速等级下的窗口波形设置，降低用户使用难度的同时增加窗口功能在不同BLDC电机上的通用性。

附图说明

图1为BLDC电机无感控制三相PWM波形示意图。

图2为三相逆变桥结构示意图。

图3为BLDC电机反电势过零点、换相点、模拟比较器输出以及PWM模块Hall模式关系图。

图4为模拟比较器窗口模式示意图。

图5为三相端电压与模拟比较器窗口功能波形示意图。

图6为本发明实施例的基于模拟比较器窗口功能实现BLDC电机无感控制流程图。

具体实施方式

下面将结合本发明中的附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动条件下所获得的所有其它实施例，都属于本发明保护的范围。

本发明提供一种基于芯片窗口功能实现BLDC电机换相的方法，该方法利用芯片内置的模拟比较器分别对三相反电势电压与中性点电压进行比较，获取反电势过零点后再延迟30度进行换相，并在换相初始时刻，触发窗口波形生成模块生成低电平时间预设的窗口电平。窗口电平为高电平时，模拟比较器比较结果正常更新；窗口电平为低电平时，模拟比较器结果保持前一拍结果不变。

本发明所述方法在电机换相后窗口电平维持设定时间的低电平后再拉高，可以在电机换相时低电平窗口期间不更新模拟比较器结果，在高电平窗口时再实时更新比较结果，从芯片端避开电机换相后反电势突变问题，减小了软件实现的复杂性，且可以降低中断负载率，更方便用户使用芯片进行无刷直流(BLDC)电机的无感控制算法的开发。

图1为BLDC电机无感控制三相PWM波形，在图1中，A+B-代表A相上桥调制，B相下桥导通；A+C-代表A相上桥调制，C相下桥导通；其他类似，此处不再描述。从图中可知，在一个周期内，ABC三相上桥均调制1/3周期，也即120度，且三相依次相差120度开始调制。一个周期内，三相下桥均导通120度，且依次相差120度。一个周期内有六种导通方式：A+B-，A+C-，B+C-，B+A-，C+A-，C+B-，依次循环，每种导通方式占1/6周期，也即60度。故无刷直流(BLDC)电机方波控制也称六步方波控制。A+B-状态内电流从A相上桥流向B相下桥，C相位悬空相，反电势可以从C相获取，其他类似。

图示采用上桥调制期间下桥关闭的形式为例，也可以采用上桥调制期间下桥PWM与上桥互补的形式，并且插入死区，防止上下桥臂同时导通。

在图2中，电机的ABC三相线分别连接到三桥逆变桥上下功率管的中间，图中以电流从A相上桥流向B相下桥为例，也即A+B-区间。由图1可知，下一个区间导通方式为A+C-，即电流从A相上桥流向C相下桥。由于电机为感性负载，故电机的电流不会突然消失。在A+B-结束到A+C-区间时，B相的电流不会突然消失，且电流从电机端流出，虽然B相上下桥功率管均关闭，但B相电流可以从B相上桥的反向二极管续流，续流期间，B相端电压会直通到母线正端V+，故会导致B相反电势电压也会存在突变，会造成反电势过零点判断错误。其他区间原理类似，此处不再描述。故每次换相时，悬空相的反电势均会存在突变，需要软件或硬件来处理该异常现象，以正确检测反电势过零点。三相端电压波形可参照图5所示。

在图3中，将分压过后的三相端电压以及中性点电压输入到模拟比较器的正端和负端，当模拟比较器的比较结果发生变化时代表检测到反电势过零点，检测到过零点后延迟30度进行换相，完成BLDC电机的控制。图中，POSA，POSB，POSC分别为三相端电压和中性点的比较结果，三相比较结果中任意一个结果发生沿跳变即代表检测到过零点。将POSA，POSB，POSC分别输送给PWM(脉冲宽度调制)模块，PWM(脉冲宽度调制)模块对三相比较结果进行异或操作，再通过PWM(脉冲宽度调制)的输入捕获功能捕获异或后信号的正负脉冲宽度，从而可以获取电机转速信息。此外，PWM(脉冲宽度调制)还可以获取Hall Status，如POSA为高电平(1)，POSB为低电平(0)，POSC为低电平(0)，则Hall status为100，即为4，其他区间类似。对一个周期内的六个区间进行分类：电机正转时区间顺序为4，6，2，3，1，5；电机反转时区间顺序为5，1，3，2，6，4。

图4为模拟比较器窗口模式示意图，窗口波形由芯片具备定时功能的模块(如PWM，Timer等模块)提供，在每次软件或者硬件触发时可以产生可设定宽度的高低电平。当模拟比较器正端输入电压高于负端输入电压时(也可以根据芯片配置选择迟滞电压档位)，模拟比较器输出为高电平；反之输出为低电平，如图中窗口前比较器输出波形所示。在使能模拟比较器的窗口功能时，模拟比较器在窗口高电平时正常更新，窗口低电平时保持前一拍结果不变，故可以得到窗口后的比较器输出。

图5为三相端电压与模拟比较器窗口功能波形示意图，由图1-2分析可知，每次换相时悬空相的端电压均会因为续流导致电压突变为母线电压正端最大值或地，如不进行处理，会导致模拟比较器误判断反电势过零点。可以通过芯片模拟比较器的窗口功能解决改问题，在每次换相初始时刻，芯片具备定时功能的模块提供(如PWM，Timer等模块)产生可配置时间宽度的低电平，其他时间一直为高电平，直至下一次换相时刻，依次重复。设置的窗口低电平宽度要大于端电压从突变恢复到正常的时间，在换相时即使反电势电压波形发生突变，模拟比较器的窗口低电平期间比较器输出结果不变，在窗口高电平时再正常更新，以正确采集到反电势过零点，实现BLDC电机的无感控制。

反电势波形从发生突变到恢复到正常的时间取决于电机的电感参数、电阻参数、负载电流、母线电压、电频率以及反电势系数，反电势突变时间T2可通过如下表达式计算得到：

反电势突变时间

由上式可知，只要窗口波形低电平时间宽度大于T2，即可覆盖反电势突变时间，解决因为BLDC电机换相续流导致的反电势突变问题。

由反电势突变时间T2公式可知：负载电流越大，电机转速越低，则反电势突变时间越长。反电势突变时间T2是一个随负载和电机转速变化的量，为了降低窗口功能在BLDC电机应用上的难度，窗口低电平时间可根据以下两种情况区别设置。

当负载电流取电机的最大负载电流，电机转速为0时，可以计算得到最大的反电势突变时间时间T为一固定值。

根据电机最大转速可以计算得到最小的30度电角度对应的时间

窗口低电平时间设置方法如下：

当最大的反电势突变时间T小于T3时，则窗口低电平时间可以设置为最大的反电势突变时间T，无需根据负载电流和转速变化而变化。

当最大的反电势突变时间T超过T3时，则窗口低电平时间可以设置为T1＝T2+ΔT，其中ΔT为固定的预留时间长度，T2为反电势突变时间，保证实际窗口低电平时间T1超过反电势突变时间T2。

通常情况下，以上两种窗口低电平设置方法可以覆盖绝大多数BLDC电机的应用，若出现反电势突变时间T2超过会出现反电势突变时间超过真实的反电势过零点时刻，该情况下需要电机本体设计人员修改电机本体参数或者软件人员通过软件方式降低换相续流的时间，以满足正常的BLDC电机无传感的应用。

窗口低电平时间过短会导致无法规避反电势电压突变问题，窗口低电平时间过长会导致无法获取反电势过零点，实际应用中由于电机参数的误差需根据公式计算结果微调选择合适的窗口低电平时间。

图5也可以看出如果比较器无窗口功能，A相端电压比较结果在一个电周期内会产生两次突变，导致比较器中断或PWM输入捕获中断在一个电周期内误进4次，三相比较结果在一个电周期内误进12次中断，严重浪费中断资源，在电机转速较高时，误进中断的时间点离正确过零点的中断时间间隔更短，会影响到电机的过零点检测功能。比较器带有窗口功能后可以完美解决中断误进入的问题，降低中断负载率的同时，降低用户使用芯片模拟比较器开发BLDC电机无感控制的难度。

图6为基于模拟比较器窗口功能实现BLDC电机无感控制流程图，根据电机电感、负载电流以及母线电压计算窗口低电平持续时间，初始化芯片能产生窗口波形的模块(如PWM，TIMER等)，初始化芯片PWM模块并配置输入捕获功能使能，接着初始化芯片的模拟比较器模块，并使能窗口模式。将分压后的三相端电压和中性点电压分别配置输送到模拟比较器的正端输入和负端输入，当模拟比较器的结果发生变化时即代表检测到反电势过零点，再延迟30度进行换相操作。在换相初始时刻通过芯片的软件或硬件触发产生可设定时间宽度的脉冲信号，用于模拟比较器的窗口功能实现。当窗口电平为高电平时，模拟比较器正常输出；反正，模拟比较器保持前一拍输出结果不变。再将三相端电压比较结果输送给PWM模块，通过PWM的输入捕获功能获取电机转速，实现BLDC电机的无感方波控制。

当采用PWM模块产生窗口波形时，需要说明的是，此时用于窗口波形生成的PWM模块与用于输入捕获三相端电压比较结果的PWM模块相互独立，可以认为是采用芯片内不同的PWM模块实现。

本发明相对于现有技术具有以下优势：

1.通过芯片的窗口功能解决无刷直流电机反电势电压在换相时突变问题，以便正确获取反电势过零点，降低软件复杂性的同时降低中断负载率。

2.根据电机的电感参数、电阻参数、负载电流、母线电压、电频率以及反电势系数计算得到合适的窗口低电平时间，无需用户大量的测试才可以得到合适的窗口波形。该窗口波形的设置方法可以覆盖不同转速、不同负载等级的应用场合。

3.窗口波形由芯片具备定时功能的模块产生(如PWM，TIMER等)，可通过软件或者硬件触发产生可设定宽度的高低电平，在窗口电平为低电平时，模拟比较器保持前一拍结果不变；在窗口电平为高电平时，模拟比较器结果正常更新。

本发明还提供一种基于芯片窗口功能实现BLDC电机换相的装置，用于实现所述方法，所述装置包括：

模拟比较器模块，用于将电机的三相端电压和中性点电压分别比较，获取反电势过零点后再延迟30度进行换相，并基于换相初始时刻触发窗口波形生成；

窗口波形产生模块，用于在接收到触发信号时生成窗口波形，所述窗口波形的低电平持续时间为预先设置；

输出模块，用于在所述窗口波形为高电平时，正常更新模拟比较器的比较结果；在所述窗口波形为低电平时，保持模拟比较器的前一比较结果。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.基于芯片窗口功能实现BLDC电机换相的方法，其特征在于，包括：

使能芯片模拟比较器的窗口模式；

获取模拟比较器的比较结果，并基于所述比较结果确定反电势过零点；

基于所述反电势过零点得到换相初始时刻，并基于所述换相初始时刻触发窗口波形生成，所述窗口波形的低电平持续时间为预先设置；

在所述窗口波形为高电平时，模拟比较器的比较结果正常更新，并基于所述比较结果实现电机换相；在所述窗口波形为低电平时，模拟比较器的比较结果不更新，电机保持前一相位不变。

2.根据权利要求1所述基于芯片窗口功能实现BLDC电机换相的方法，其特征在于，所述方法还包括：根据BLDC电机的电感、电阻、最大负载电流、母线电压计算最大的反电势突变时间基于所述最大的反电势突变时间T来设置窗口波形的低电平持续时间。

3.根据权利要求2所述基于芯片窗口功能实现BLDC电机换相的方法，其特征在于，在所述最大的反电势突变时间T不超过时，将窗口波形的低电平持续时间设置为固定的时间，所述固定的时间等于最大的反电势突变时间。

4.根据权利要求2所述基于芯片窗口功能实现BLDC电机换相的方法，其特征在于，在所述最大的反电势突变时间T超过时，将窗口波形的低电平持续时间设置为/>其中ΔT为固定的预留时间长度。

5.根据权利要求2所述基于芯片窗口功能实现BLDC电机换相的方法，其特征在于，在计算得到超过/>时，则修改电机本体参数或降低换相续流时间。

6.根据权利要求1所述基于芯片窗口功能实现BLDC电机换相的方法，其特征在于，所述方法还包括：初始化窗口波形产生模块，并设置窗口波形的低电平持续时间。

7.根据权利要求6所述基于芯片窗口功能实现BLDC电机换相的方法，其特征在于，所述窗口波形产生模块采用芯片内具备定时功能的模块实现。

8.根据权利要求6所述基于芯片窗口功能实现BLDC电机换相的方法，其特征在于，所述模拟比较器输出的三相比较结果分别送至PWM模块，利用所述PWM模块的输入捕获功能获取电机转速信息。

9.根据权利要求1所述基于芯片窗口功能实现BLDC电机换相的方法，其特征在于，所述方法还包括：将电机的三相端电压和中性点电压分别送入模拟比较器的正端和负端，得到三相比较结果。

10.基于芯片窗口功能实现BLDC电机换相的装置，用于实现权利要求1-9任一项所述方法，其特征在于，所述装置包括：

模拟比较器模块，用于将电机的三相端电压和中性点电压分别比较，获取反电势过零点后再延迟30度进行换相，并基于换相初始时刻触发窗口波形生成；

窗口波形产生模块，用于在接收到触发信号时生成窗口波形，所述窗口波形的低电平持续时间为预先设置；

输出模块，用于在所述窗口波形为高电平时，正常更新模拟比较器的比较结果；在所述窗口波形为低电平时，保持模拟比较器的前一比较结果。