CN116719712A - 处理器串口日志输出方法、装置、电子设备及存储介质 - Google Patents

处理器串口日志输出方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN116719712A
CN116719712A CN202310994181.3A CN202310994181A CN116719712A CN 116719712 A CN116719712 A CN 116719712A CN 202310994181 A CN202310994181 A CN 202310994181A CN 116719712 A CN116719712 A CN 116719712A
Authority
CN
China
Prior art keywords
target
serial port
processor
cpld
log
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310994181.3A
Other languages
English (en)
Other versions
CN116719712B (zh
Inventor
蔡享荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinzhou Yuanhang Beijing Information Industry Co ltd
Original Assignee
Jinzhou Yuanhang Beijing Information Industry Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinzhou Yuanhang Beijing Information Industry Co ltd filed Critical Jinzhou Yuanhang Beijing Information Industry Co ltd
Priority to CN202310994181.3A priority Critical patent/CN116719712B/zh
Publication of CN116719712A publication Critical patent/CN116719712A/zh
Application granted granted Critical
Publication of CN116719712B publication Critical patent/CN116719712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种处理器串口日志输出方法、装置、电子设备及存储介质，属于计算机信息处理技术领域，所述方法包括：确定目标处理器后控制通用输入输出模块将与目标处理器对应的目标电平信号输出至CPLD；通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标串口日志，进而通过串行局域网SOL功能输出目标串口日志。本发明的处理器串口日志输出方法，在确定目标处理器后通过GPIO来发出目标电平信号至CPLD，CPLD选择打开与目标处理器之间的接口，进而能够获取目标处理器的目标串口日志，实现了对特定的目标处理器的目标串口日志的获取，便于对CPLD进行控制，方便获取各处理器的串口日志。

Description

处理器串口日志输出方法、装置、电子设备及存储介质
技术领域
本发明涉及计算机信息处理技术领域，尤其涉及一种处理器串口日志输出方法、装置、电子设备及存储介质。
背景技术
处理器的串口日志是指通过处理器内部的串口输出产生的日志信息。这些日志信息包含了处理器的启动过程、异常状况、调试信息等，对于系统调试、故障诊断和性能优化等方面具有重要作用。
一些服务器具有两个或者以上的处理器CPU，每个处理器都有各自的串口日志需要输出。现有技术中，可以利用主板管理控制器BMC的串行局域网SOL来实现处理器串口日志的输出，但是只能实现一个处理器的串口日志输出，难以把双路甚至多路的串口日志通过BMC SOL的方案来实现，这对通过SOL功能查阅处理器的串口日志带了困扰。因此，在有多个处理器的情况下，如何获取指定一个处理器的串口日志是一个亟需解决的问题。
发明内容
本发明提供一种处理器串口日志输出方法、装置、电子设备及存储介质，用以解决现有技术中难以在多个处理器情况下获取某个处理器串口日志的缺陷，实现了对特定的目标处理器的目标串口日志的获取。
本发明提供一种处理器串口日志输出方法，应用于主板管理控制器BMC，所述BMC与复杂可编程逻辑器件CPLD通过通用异步收发传输器UART通信连接，至少两个处理器的串口信号输出端均与所述CPLD通过UART通信连接，所述方法包括：
确定所要输出的串口日志对应的目标处理器；
控制通用输入输出模块GPIO将与所述目标处理器对应的目标电平信号输出至所述CPLD；所述GPIO配置有与各处理器对应的电平信号，以通过不同的电平信号来区分各处理器；
根据所述CPLD接收到的所述目标电平信号，通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART接口打开并获取所述目标处理器的目标串口日志；
从所述CPLD获取所述目标串口日志，并通过串行局域网SOL输出所述目标串口日志。
根据本发明提供的一种处理器串口日志输出方法，所述GPIO通过以下过程配置：
获取所述BMC的时钟信息，并基于所述BMC的时钟信息，对所述GPIO的时钟信息进行配置；
对所述GPIO的各引脚的输出类型和引脚输出电平进行配置，以使得所述GPIO的各引脚在不同时刻下输出不同电平信号时对应不同的处理器。
根据本发明提供的一种处理器串口日志输出方法，所述对所述GPIO的各引脚的输出类型和引脚输出电平进行配置，以使得所述GPIO的各引脚在输出不同电平信号时对应不同的处理器，包括：
对所述GPIO的各引脚进行编号，并通过寄存器以及所述GPIO的API函数将各引脚所输出的不同电平信号与各处理器进行关联；
将所述GPIO的各引脚的编号以及各引脚的编号的不同电平信号对应的处理器的关联信息表配置于所述CPLD。
根据本发明提供的一种处理器串口日志输出方法，所述根据所述CPLD接收到的所述目标电平信号，通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART接口打开并获取所述目标处理器的目标串口日志，包括：
根据所述CPLD接收到的所述目标电平信号，通过所述CPLD确定所述目标电平信号的电平高低以及输出所述目标电平信号的引脚的引脚编号；
通过所述CPLD基于所述目标电平信号的高低以及输出所述目标电平信号的所述GPIO的引脚的编号，从所述关联信息表中确定所述目标电平信号对应的所述目标处理器；
通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART接口打开并获取所述目标处理器的目标串口日志。
根据本发明提供的一种处理器串口日志输出方法，所述通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART接口打开并获取所述目标处理器的目标串口日志，包括：
通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART进行连接的所述CPLD的逻辑切换开关接口打开，以使得所述目标处理器将所述目标串口日志通过UART发送至所述CPLD；
通过所述CPLD从与所述目标处理器的串口信号输出端之间的UART进行连接的所述CPLD的逻辑切换开关接口获取所述目标串口日志。
根据本发明提供的一种处理器串口日志输出方法，所述从所述CPLD获取所述目标串口日志，并通过串行局域网SOL输出所述目标串口日志，包括：
通过智能平台管理接口IPMI接收用户的目标串口日志第一打印指令，所述目标串口日志第一打印指令包括选择所述SOL输出所述目标串口日志的信息；
通过所述IPMI接收用户的目标串口日志第二打印指令，所述目标串口日志第二打印指令包括选择所述目标串口日志的信息；
通过所述IPMI接收用户的目标串口日志第三打印指令，所述目标串口日志第三打印指令包括保存所述目标串口日志的存储地址信息。
根据本发明提供的一种处理器串口日志输出方法，所述确定所要输出的串口日志对应的目标处理器，包括：
通过智能平台管理接口IPMI接收用户的目标串口日志第四打印指令，所述目标串口日志第四打印指令包括所述目标处理器的目标标识信息；
基于所述目标串口日志第四打印指令中的所述目标标识信息，确定所述目标处理器。
本发明还提供一种处理器串口日志输出装置，包括：
第一处理模块，用于确定所要输出的串口日志对应的目标处理器；
第二处理模块，用于控制通用输入输出模块GPIO将与所述目标处理器对应的目标电平信号输出至CPLD；所述GPIO配置有与各处理器对应的电平信号，以通过不同的电平信号来区分各处理器；
第三处理模块，用于根据所述CPLD接收到的所述目标电平信号，通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART接口打开并获取所述目标处理器的目标串口日志；
第四处理模块，用于从所述CPLD获取所述目标串口日志，并通过串行局域网SOL输出所述目标串口日志。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述处理器串口日志输出方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述处理器串口日志输出方法。
本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述处理器串口日志输出方法。
本发明提供的处理器串口日志输出方法、装置、电子设备及存储介质，通过将CPLD来与多个处理器的串口信号输出端连接，在确定要输出的串口日志对应的目标处理器后通过GPIO来发出目标电平信号至CPLD，CPLD选择打开与目标处理器之间的接口，进而能够获取目标处理器的目标串口日志，实现了对特定的目标处理器的目标串口日志的获取，且GPIO发出的电平信号容易切换，进而便于对CPLD进行控制，方便获取各处理器的串口日志。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供处理器、主板管理控制器以及复杂可编程逻辑器件之间的连接关系示意图；
图2是本发明提供的处理器串口日志输出方法的流程示意图；
图3是本发明提供的处理器串口日志输出装置的结构示意图；
图4是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合图1-图4描述本发明的处理器串口日志输出方法、装置、电子设备及存储介质。
本发明实施例的处理器串口日志输出方法应用于主板管理控制器（BaseboardManagement Controller，BMC），BMC是一种位于计算机主板上的专用芯片或微控制器。BMC具有独立的处理器、存储器和网络接口，BMC用于监控、管理和控制计算机系统的各个方面。BMC与复杂可编程逻辑器件（Complex Programmable Logic Device，CPLD）通过通用异步收发传输器（Universal Asynchronous Receiver/Transmitter，UART）通信连接，至少两个处理器的串口信号输出端均与CPLD通过UART通信连接。
需要说明的是，CPLD是一种数字电路设备，具有较高的逻辑门密度和可编程性。CPLD通常由可重构的逻辑单元、输入输出引脚和内部互联网络组成。它是一种常见的串行通信接口协议和设备。与普通的可编程逻辑器件（如简单可编程逻辑器件或可编程门阵列）相比，CPLD具有更大的规模和更高级别的可编程性。CPLD可以实现更复杂的电路功能，并具备更高的灵活性和可扩展性。
UART用于在计算机系统和外部设备之间进行异步的、字节级别的数据传输。UART的主要功能是将并行数据转换为串行数据，以便通过一个数据线逐位地传输。UART还负责处理数据的起始位、停止位、校验位等信息，以保证数据的可靠传输和正确性。
如图1所示，图1展示了两个中央处理器CPU通过CPLD与BMC相连接的计算机系统结构示意图。两个CPU通过不同的UART与CPLD通信连接，CPLD与BMC也通过UART进行通信连接。
如图2所示，本发明实施例的处理器串口日志输出方法主要包括步骤210、步骤220、步骤230以及步骤240。
步骤210，确定所要输出的串口日志对应的目标处理器。
需要说明的是，处理器的串口日志对于系统调试、故障排除、性能优化和软件开发调试等方面都具有重要作用。通过分析和解读处理器串口日志，可以更好地了解系统运行状态，定位问题，并优化系统性能。
处理器串口日志可记录系统的启动过程，包括BIOS自检、引导加载、操作系统启动等环节的详细信息。通过分析串口日志，可以监测系统启动的每个阶段是否正常，并发现启动过程中可能出现的错误或异常情况。
当系统遇到异常情况或故障时，处理器串口日志可以提供关键的调试信息。例如，记录硬件相关的错误、异常中断、死锁和其他系统错误事件，以帮助开发人员追踪和定位问题根源。
处理器串口日志可以提供与系统性能相关的信息，如处理器频率、缓存命中率、任务调度等。通过分析这些日志，可以对系统的性能进行评估和优化，找到瓶颈并采取相应的优化措施。
在开发和调试软件时，处理器串口日志可以作为调试信息的输出通道。开发人员可以将自定义的调试信息通过串口日志输出，在系统运行过程中实时观察程序状态和变量值，辅助进行软件调试。
可以理解的是，在存在多个处理器时，可以先确定所要输出的串口日志对应的目标处理器，即选择需要输出串口日志的目标处理器。
在一些实施方式中，可以通过智能平台管理接口（Intelligent PlatformManagement Interface，IPMI）接收用户的目标串口日志第四打印指令，目标串口日志第四打印指令包括目标处理器的目标标识信息。
可以理解的是，需要输出串口日志的目标处理器可以是由用户确定的，IPMI是一种硬件管理接口协议，用于远程监控和管理计算机系统的硬件功能。
IPMI提供了一组标准指令和接口，使用户可以对服务器、嵌入式系统和其他支持IPMI的设备进行监控、管理和配置，而无需直接访问物理设备。通过IPMI，管理员可以在系统运行时进行资源监视、诊断故障、重启系统、远程安装操作系统等。
目标处理器的目标标识信息用于确定所要选择输出串口日志的目标处理器。例如，目标标识信息可以是目标处理器的编号或者地址等。
可以理解的是，IPMI可以提供可供用户进行输入的界面，用户在选择所需输出串口日志的目标处理器后，可以通过IPMI进行输入，IPMI在接收到用户的输入后可以生成目标串口日志第四打印指令。
在此种情况下，可以便于用户通过IPMI来远程选择需要输出串口日志的目标处理器，即基于目标串口日志第四打印指令中的目标标识信息，确定目标处理器。
当然，在另一些实施例中，在确定所要输出的串口日志对应的目标处理器的步骤之前，本发明实施例的处理器串口日志输出方法还包括通过IPMI展示历史时间段内各处理器的历史串口日志以及通过BMC所采集的各处理器环境条件。
BMC通过传感器监测计算机系统中个处理器所在位置的环境条件，如温度、风扇转速、供电电压等。这些监测数据可以提供给用户，用于及时检测问题、预防硬件故障，并优化系统性能和稳定性。可以理解的是，还可以通过BMC记录并存储与各处理器相关的事件和错误信息，例如硬件故障、警报状态、电源异常等。
在此基础上，用户可以对各处理器相关的数据进行分析，并通过IPMI来远程选择需要输出串口日志的目标处理器。在此种情况下，目标处理器未存在故障风险的处理器。
步骤220，控制通用输入输出模块GPIO将与目标处理器对应的目标电平信号输出至CPLD。
通用输入输出模块（General Purpose Input/Output，GPIO）是计算机系统或微控制器中的一种数字接口，用于与外部设备进行数字信号的输入和输出，如图1所示，GPIO可以集成于BMC中。
GPIO配置有与各处理器对应的电平信号。GPIO通常由多个GPIO引脚组成，每个引脚可以配置为输入或输出。作为输入引脚，GPIO可以接收来自外部设备的数字信号；作为输出引脚，GPIO可以向外部设备发送数字信号。
在本实施方式中，作为输出引脚，GPIO的各个引脚配置有与各处理器对应的电平信号，以通过不同的电平信号来区分各处理器，不同的电平信号如高电平或者低电平信号。
在一些实施例中，GPIO通过以下过程配置。
可以先获取BMC的时钟信息，并基于BMC的时钟信息，对GPIO的时钟信息进行配置，进而使得GPIO与BMC的始终保持同步，进而保证信号的同步。
在此基础上，再对GPIO的各引脚的输出类型和引脚输出电平进行配置，以使得GPIO的各引脚在不同时刻下输出不同电平信号时对应不同的处理器。
在此基础上，GPIO的不同引脚输出不同电平信号即可对应不同的处理器，进而得到目标处理器的目标串口日志。
在一些实施例中，对GPIO的各引脚的输出类型和引脚输出电平进行配置，以使得GPIO的各引脚在输出不同电平信号时对应不同的处理器包括以下过程。
在本实施方式中，可以先对GPIO的各引脚进行编号，并通过寄存器以及GPIO的API函数将各引脚所输出的不同电平信号与各处理器进行关联。
许多编程语言和硬件平台提供了GPIO控制的API函数或库，可用于配置和控制GPIO引脚。通过调用这些函数或方法，可以设置引脚的输入/输出模式、电平状态以及其他相关参数。
当然，在一些实施例中，还可以通过特定的寄存器来配置GPIO引脚的功能和控制。通过写入特定的寄存器值，可以设置引脚的输入/输出方向、电平状态和其他相关参数。具体的配置方法和寄存器地址可能因芯片型号而异，此处不作限制。
在此基础上，再将GPIO的各引脚的编号以及各引脚的编号的不同电平信号对应的处理器的关联信息表配置于CPLD，进而便于CPLD在接收到GPIO发送的目标电平信号后可以确定目标处理器。
在本实施方式中，通过对GPIO的各引脚进行编号并将各引脚的编号的不同电平信号对应的处理器的关联信息表配置于CPLD，可以便于CPLD确定目标处理器。
步骤230，根据CPLD接收到的目标电平信号，通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标处理器的目标串口日志。
可以理解的是，可以根据CPLD接收到的目标电平信号确定目标处理器，进而通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标处理器的目标串口日志。
步骤240，从CPLD获取目标串口日志，并通过串行局域网SOL输出目标串口日志。
可以理解的是，可以通过目标设备来实现串口日志的输出。目标设备为智能终端设备，支持IPMI或类似的远程管理功能，并且该功能已经启用和配置。
在进行输出之前，可以配置SOL参数，包括指定目标串口的波特率、数据位、停止位和校验位等设置，进一步启用SOL功能，并将其连接到所需的远程服务器或日志记录设备。打开SOL连接后，可以在计算机设备上查看和记录目标串口日志。
在一些实施例中，还可以使用IPMI工具提供的日志记录功能，或者使用其他日志记录软件来对SOL输出的目标串口日志进行实时监控、记录和分析。
根据本发明实施例提供的处理器串口日志输出方法，通过将CPLD来与多个处理器的串口信号输出端连接，在确定要输出的串口日志对应的目标处理器后通过GPIO来发出目标电平信号至CPLD，CPLD选择打开与目标处理器之间的接口，进而能够获取目标处理器的目标串口日志，实现了对特定的目标处理器的目标串口日志的获取，且GPIO发出的电平信号容易切换，进而便于对CPLD进行控制，方便获取各处理器的串口日志。
在一些实施例中，根据CPLD接收到的目标电平信号，通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标处理器的目标串口日志，包括以下过程。
可以理解的是，可以根据CPLD接收到的目标电平信号，通过CPLD确定目标电平信号的电平正负以及输出目标电平信号的引脚的引脚编号。
可以理解的是，目标电平信号包括电平高低以及输出目标电平信号的引脚的引脚编号。在此基础上，再通过CPLD基于目标电平信号的高低以及输出目标电平信号的GPIO的引脚的编号，从关联信息表中确定目标电平信号对应的目标处理器。CPLD可以从预先配置的关联信息表中确定所接受到的目标电平信号对应的目标处理器。
在本实施方式中，CPLD确定目标处理器后，通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标处理器的目标串口日志，从而实现了与目标处理器的串口信号输出端之间的联通。
在一些实施例中，通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标处理器的目标串口日志，包括以下过程。
可以通过CPLD控制与目标处理器的串口信号输出端之间的UART进行连接的CPLD的逻辑切换开关接口打开，以使得目标处理器将目标串口日志通过UART发送至CPLD，进而通过CPLD从与目标处理器的串口信号输出端之间的UART进行连接的CPLD的逻辑切换开关接口获取目标串口日志。
在一些实施例中，从CPLD获取目标串口日志，并通过串行局域网SOL输出目标串口日志，包括以下过程。
可以通过智能平台管理接口IPMI接收用户的目标串口日志第一打印指令，目标串口日志第一打印指令包括选择SOL输出目标串口日志的信息。
可以理解的是，目标串口日志第一打印指令用于反映用户所选择的串口日志输出方式为选择SOL功能来输出串口日志。
在此基础上，可以进一步通过IPMI接收用户的目标串口日志第二打印指令，目标串口日志第二打印指令包括选择目标串口日志的信息。
可以理解的是，目标串口日志第二打印指令用于反映用户所选择的需要打印的目标串口日志为目标处理器的串口日志。
在此基础上，通过IPMI接收用户的目标串口日志第三打印指令，目标串口日志第三打印指令包括保存目标串口日志的存储地址信息。
可以理解的是，目标串口日志第三打印指令用于反映用户所选择的输出的串口日志的存储地址。
下面对本发明提供的处理器串口日志输出装置进行描述，下文描述的处理器串口日志输出装置与上文描述的处理器串口日志输出方法可相互对应参照。
如图3所示，本发明实施例的串口日志输出装置主要包括第一处理模块310、第二处理模块320、第三处理模块330和第四处理模块340。
第一处理模块310用于确定所要输出的串口日志对应的目标处理器；
第二处理模块320用于控制通用输入输出模块GPIO将与目标处理器对应的目标电平信号输出至CPLD；GPIO配置有与各处理器对应的电平信号，以通过不同的电平信号来区分各处理器；
第三处理模块330用于根据CPLD接收到的目标电平信号，通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标处理器的目标串口日志；
第四处理模块340用于从CPLD获取目标串口日志，并通过串行局域网SOL输出目标串口日志。
根据本发明实施例提供的串口日志输出装置，通过将CPLD来与多个处理器的串口信号输出端连接，在确定要输出的串口日志对应的目标处理器后通过GPIO来发出目标电平信号至CPLD，CPLD选择打开与目标处理器之间的接口，进而能够获取目标处理器的目标串口日志，实现了对特定的目标处理器的目标串口日志的获取，且GPIO发出的电平信号容易切换，进而便于对CPLD进行控制，方便获取各处理器的串口日志。
在一些实施例中，第二处理模块320还用于获取BMC的时钟信息，并基于BMC的时钟信息，对GPIO的时钟信息进行配置；对GPIO的各引脚的输出类型和引脚输出电平进行配置，以使得GPIO的各引脚在不同时刻下输出不同电平信号时对应不同的处理器。
在一些实施例中，第二处理模块320还用于对GPIO的各引脚进行编号，并通过寄存器以及GPIO的API函数将各引脚所输出的不同电平信号与各处理器进行关联；将GPIO的各引脚的编号以及各引脚的编号的不同电平信号对应的处理器的关联信息表配置于CPLD。
在一些实施例中，第三处理模块330还用于根据CPLD接收到的目标电平信号，通过CPLD确定目标电平信号的电平高低以及输出目标电平信号的引脚的引脚编号；通过CPLD基于目标电平信号的高低以及输出目标电平信号的GPIO的引脚的编号，从关联信息表中确定目标电平信号对应的目标处理器；通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标处理器的目标串口日志。
在一些实施例中，第三处理模块330还用于通过CPLD控制与目标处理器的串口信号输出端之间的UART进行连接的CPLD的逻辑切换开关接口打开，以使得目标处理器将目标串口日志通过UART发送至CPLD；通过CPLD从与目标处理器的串口信号输出端之间的UART进行连接的CPLD的逻辑切换开关接口获取目标串口日志。
在一些实施例中，第四处理模块340还用于通过智能平台管理接口IPMI接收用户的目标串口日志第一打印指令，目标串口日志第一打印指令包括选择SOL输出目标串口日志的信息；通过IPMI接收用户的目标串口日志第二打印指令，目标串口日志第二打印指令包括选择目标串口日志的信息；通过IPMI接收用户的目标串口日志第三打印指令，目标串口日志第三打印指令包括保存目标串口日志的存储地址信息。
在一些实施例中，第一处理模块310还用于通过智能平台管理接口IPMI接收用户的目标串口日志第四打印指令，目标串口日志第四打印指令包括目标处理器的目标标识信息；基于目标串口日志第四打印指令中的目标标识信息，确定目标处理器。
图4示例了一种电子设备的实体结构示意图，如图4所示，该电子设备可以包括：处理器（processor）410、通信接口（Communications Interface）420、存储器（memory）430和通信总线440，其中，处理器410，通信接口420，存储器430通过通信总线440完成相互间的通信。处理器410可以调用存储器430中的逻辑指令，以执行处理器串口日志输出方法，该方法包括：确定所要输出的串口日志对应的目标处理器；控制通用输入输出模块GPIO将与目标处理器对应的目标电平信号输出至CPLD；GPIO配置有与各处理器对应的电平信号，以通过不同的电平信号来区分各处理器；根据CPLD接收到的目标电平信号，通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标处理器的目标串口日志；从CPLD获取目标串口日志，并通过串行局域网SOL输出目标串口日志。
此外，上述的存储器430中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的处理器串口日志输出方法，该方法包括：确定所要输出的串口日志对应的目标处理器；控制通用输入输出模块GPIO将与目标处理器对应的目标电平信号输出至CPLD；GPIO配置有与各处理器对应的电平信号，以通过不同的电平信号来区分各处理器；根据CPLD接收到的目标电平信号，通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标处理器的目标串口日志；从CPLD获取目标串口日志，并通过串行局域网SOL输出目标串口日志。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的处理器串口日志输出方法，该方法包括：确定所要输出的串口日志对应的目标处理器；控制通用输入输出模块GPIO将与目标处理器对应的目标电平信号输出至CPLD；GPIO配置有与各处理器对应的电平信号，以通过不同的电平信号来区分各处理器；根据CPLD接收到的目标电平信号，通过CPLD控制与目标处理器的串口信号输出端之间的UART接口打开并获取目标处理器的目标串口日志；从CPLD获取目标串口日志，并通过串行局域网SOL输出目标串口日志。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种处理器串口日志输出方法，其特征在于，应用于主板管理控制器BMC，所述BMC与复杂可编程逻辑器件CPLD通过通用异步收发传输器UART通信连接，至少两个处理器的串口信号输出端均与所述CPLD通过UART通信连接，所述方法包括：
确定所要输出的串口日志对应的目标处理器；
控制通用输入输出模块GPIO将与所述目标处理器对应的目标电平信号输出至所述CPLD；所述GPIO配置有与各处理器对应的电平信号，以通过不同的电平信号来区分各处理器；
根据所述CPLD接收到的所述目标电平信号，通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART接口打开并获取所述目标处理器的目标串口日志；
从所述CPLD获取所述目标串口日志，并通过串行局域网SOL输出所述目标串口日志。
2.根据权利要求1所述的处理器串口日志输出方法，其特征在于，所述GPIO通过以下过程配置：
获取所述BMC的时钟信息，并基于所述BMC的时钟信息，对所述GPIO的时钟信息进行配置；
对所述GPIO的各引脚的输出类型和引脚输出电平进行配置，以使得所述GPIO的各引脚在不同时刻下输出不同电平信号时对应不同的处理器。
3.根据权利要求2所述的处理器串口日志输出方法，其特征在于，所述对所述GPIO的各引脚的输出类型和引脚输出电平进行配置，以使得所述GPIO的各引脚在输出不同电平信号时对应不同的处理器，包括：
对所述GPIO的各引脚进行编号，并通过寄存器以及所述GPIO的API函数将各引脚所输出的不同电平信号与各处理器进行关联；
将所述GPIO的各引脚的编号以及各引脚的编号的不同电平信号对应的处理器的关联信息表配置于所述CPLD。
4.根据权利要求3所述的处理器串口日志输出方法，其特征在于，所述根据所述CPLD接收到的所述目标电平信号，通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART接口打开并获取所述目标处理器的目标串口日志，包括：
根据所述CPLD接收到的所述目标电平信号，通过所述CPLD确定所述目标电平信号的电平高低以及输出所述目标电平信号的引脚的引脚编号；
通过所述CPLD基于所述目标电平信号的高低以及输出所述目标电平信号的所述GPIO的引脚的编号，从所述关联信息表中确定所述目标电平信号对应的所述目标处理器；
通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART接口打开并获取所述目标处理器的目标串口日志。
5.根据权利要求4所述的处理器串口日志输出方法，其特征在于，所述通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART接口打开并获取所述目标处理器的目标串口日志，包括：
通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART进行连接的所述CPLD的逻辑切换开关接口打开，以使得所述目标处理器将所述目标串口日志通过UART发送至所述CPLD；
通过所述CPLD从与所述目标处理器的串口信号输出端之间的UART进行连接的所述CPLD的逻辑切换开关接口获取所述目标串口日志。
6.根据权利要求1所述的处理器串口日志输出方法，其特征在于，所述从所述CPLD获取所述目标串口日志，并通过串行局域网SOL输出所述目标串口日志，包括：
通过智能平台管理接口IPMI接收用户的目标串口日志第一打印指令，所述目标串口日志第一打印指令包括选择所述SOL输出所述目标串口日志的信息；
通过所述IPMI接收用户的目标串口日志第二打印指令，所述目标串口日志第二打印指令包括选择所述目标串口日志的信息；
通过所述IPMI接收用户的目标串口日志第三打印指令，所述目标串口日志第三打印指令包括保存所述目标串口日志的存储地址信息。
7.根据权利要求1所述的处理器串口日志输出方法，其特征在于，所述确定所要输出的串口日志对应的目标处理器，包括：
通过智能平台管理接口IPMI接收用户的目标串口日志第四打印指令，所述目标串口日志第四打印指令包括所述目标处理器的目标标识信息；
基于所述目标串口日志第四打印指令中的所述目标标识信息，确定所述目标处理器。
8.一种处理器串口日志输出装置，其特征在于，包括：
第一处理模块，用于确定所要输出的串口日志对应的目标处理器；
第二处理模块，用于控制通用输入输出模块GPIO将与所述目标处理器对应的目标电平信号输出至CPLD；所述GPIO配置有与各处理器对应的电平信号，以通过不同的电平信号来区分各处理器；
第三处理模块，用于根据所述CPLD接收到的所述目标电平信号，通过所述CPLD控制与所述目标处理器的串口信号输出端之间的UART接口打开并获取所述目标处理器的目标串口日志；
第四处理模块，用于从所述CPLD获取所述目标串口日志，并通过串行局域网SOL输出所述目标串口日志。
9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至7任一项所述处理器串口日志输出方法。
10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述处理器串口日志输出方法。
CN202310994181.3A 2023-08-09 2023-08-09 处理器串口日志输出方法、装置、电子设备及存储介质 Active CN116719712B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310994181.3A CN116719712B (zh) 2023-08-09 2023-08-09 处理器串口日志输出方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310994181.3A CN116719712B (zh) 2023-08-09 2023-08-09 处理器串口日志输出方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN116719712A true CN116719712A (zh) 2023-09-08
CN116719712B CN116719712B (zh) 2024-01-19

Family

ID=87870027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310994181.3A Active CN116719712B (zh) 2023-08-09 2023-08-09 处理器串口日志输出方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN116719712B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170220664A1 (en) * 2016-02-01 2017-08-03 Dell Software Inc. Systems and methods for logging and categorizing performance events
CN109901980A (zh) * 2019-01-30 2019-06-18 努比亚技术有限公司 串口日志抓取电路、方法、终端及计算机可读存储介质
CN114579400A (zh) * 2022-02-26 2022-06-03 苏州浪潮智能科技有限公司 一种串口信息收集装置、方法及服务器
WO2022160756A1 (zh) * 2021-01-29 2022-08-04 苏州浪潮智能科技有限公司 服务器故障定位方法、装置、系统及计算机可读存储介质
CN115022163A (zh) * 2022-05-30 2022-09-06 深圳市遇贤微电子有限公司 日志收集方法、装置、计算机设备及存储介质
CN115794702A (zh) * 2022-11-09 2023-03-14 上海遇贤微电子有限公司 接口转接装置、服务器系统和接口切换方法
CN116126772A (zh) * 2023-02-10 2023-05-16 苏州浪潮智能科技有限公司 一种应用于arm服务器的uart串口管理系统及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170220664A1 (en) * 2016-02-01 2017-08-03 Dell Software Inc. Systems and methods for logging and categorizing performance events
CN109901980A (zh) * 2019-01-30 2019-06-18 努比亚技术有限公司 串口日志抓取电路、方法、终端及计算机可读存储介质
WO2022160756A1 (zh) * 2021-01-29 2022-08-04 苏州浪潮智能科技有限公司 服务器故障定位方法、装置、系统及计算机可读存储介质
CN114579400A (zh) * 2022-02-26 2022-06-03 苏州浪潮智能科技有限公司 一种串口信息收集装置、方法及服务器
CN115022163A (zh) * 2022-05-30 2022-09-06 深圳市遇贤微电子有限公司 日志收集方法、装置、计算机设备及存储介质
CN115794702A (zh) * 2022-11-09 2023-03-14 上海遇贤微电子有限公司 接口转接装置、服务器系统和接口切换方法
CN116126772A (zh) * 2023-02-10 2023-05-16 苏州浪潮智能科技有限公司 一种应用于arm服务器的uart串口管理系统及方法

Also Published As

Publication number Publication date
CN116719712B (zh) 2024-01-19

Similar Documents

Publication Publication Date Title
US10929260B2 (en) Traffic capture and debugging tools for identifying root causes of device failure during automated testing
US7047462B2 (en) Method and apparatus for providing JTAG functionality in a remote server management controller
US7555676B2 (en) Systems and methods for providing remotely accessible in-system emulation and/or debugging
US7478299B2 (en) Processor fault isolation
CN102244591B (zh) 客户端服务器及对其功能测试全程监测的方法
CN102571498B (zh) 故障注入控制方法和装置
CN103812726A (zh) 一种数据通信设备的自动化测试方法及装置
CN117251333A (zh) 一种硬盘信息获取方法、装置、设备及存储介质
JP2003150409A (ja) ホットスワップ機能を備えた専用サーバ管理カード
CN114003445B (zh) Bmc的i2c监控功能测试方法、系统、终端及存储介质
CN113377701B (zh) 基于复杂可编程逻辑器件cpld的串口控制系统及其通信方法
CN101667953B (zh) 一种快速环网物理链路状态的上报方法及装置
CN116719712B (zh) 处理器串口日志输出方法、装置、电子设备及存储介质
CN109446002B (zh) 一种用于服务器抓取sata硬盘的治具板、系统及方法
CN116680101A (zh) 一种操作系统宕机检测方法及装置、消除方法及装置
TWI802951B (zh) 儲存有限狀態機之狀態資料的方法、電腦系統、及電腦程式產品
CN115221015A (zh) 硬盘故障预警方法、系统、终端及存储介质
CN115934616A (zh) 串口信息保存方法、装置、服务器、电子设备和存储介质
CN112463504B (zh) 一种双控存储产品测试方法、系统、终端及存储介质
US7243318B1 (en) Integrated test processor (ITP) for a system on chip (SOC) that includes a network on chip (NOC)
CN115022163A (zh) 日志收集方法、装置、计算机设备及存储介质
CN113852502A (zh) 一种智能网卡的故障诊断方法、装置、设备及可读介质
CN116382968B (zh) 外部设备的故障检测方法以及装置
CN117493065B (zh) 处理器信息的处理方法和装置，存储介质及电子设备
CN116915583B (zh) 通信异常的诊断方法、其装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant