CN116707307A

CN116707307A - 一种用于dc-dc不连续导通模式的逐次逼近控制电路

Info

Publication number: CN116707307A
Application number: CN202310763858.2A
Authority: CN
Inventors: 赵汝法; 童涛; 李文涛; 李明波; 戴佳洪; 夏旭; 吴亮波; 孙楷京; 唐青松; 蒲虹锐
Original assignee: Chongqing University of Post and Telecommunications
Current assignee: Chongqing University of Post and Telecommunications
Priority date: 2023-06-26
Filing date: 2023-06-26
Publication date: 2023-09-05

Abstract

本发明请求保护一种用于DC‑DC不连续导通模式的逐次逼近控制电路，主要包括逐次逼近控制模块、环路控制核心电路、非交叠时钟、RS触发器、DCM/CCM模式选择、上升沿检测电路、数据选择器、锁相环。其中，环路控制核心电路保证了整个DC‑DC电路的正常工作；锁相环会让DC‑DC处于连续导通模式(CCM)时，工作频率F_SW保持稳定，此时V_CTRL＝V_A；当DC‑DC处于不连续导通模式(DCM)时，逐次逼近控制模块会找到一个接近锁相环的输出电压V_A作为电压控制核心电路的输入信号V_CTRL，此时V_CTRL＝V_B。非交叠时钟防止H_side MOS和L_side MOS同时导通，造成损耗；连续导通模式(CCM)/不连续导通模式(DCM)模式选择器的输出信号V_G用于判断电路的工作模式。上升沿检测电路检测V_G的上升沿，输出信号V_RST会对逐次逼近控制模块进行复位操作。

Description

一种用于DC-DC不连续导通模式的逐次逼近控制电路

技术领域

本发明属于模拟集成电路设计技术领域，特别涉及DC-DC不连续导通模式的逐次逼近控制电路。

背景技术

同步整流开关电源转换器的共同点是，续流采用了续流开关管替代续流二极管，以减小功率损耗，提高转换效率。在CCM模式下，电感电流始终保持连续。这是因为负载较重或输入电压较高时，电感储能的时间较短，可以在一个开关周期内完全释放。在CCM模式下，电感电流的变化与开关周期的长度和负载有关。当负载较重或输入电压较高时，电感电流会保持连续。在DCM模式下，电感电流在每个开关周期内都会降为零。这是因为负载较轻或输入电压较低时，电感储能的时间较长，无法在一个开关周期内完全释放。在DCM模式下，电感电流的变化与开关周期的长度和负载有关。当负载较轻或输入电压较低时，电感电流会在每个开关周期内完全降为零。

在CCM模式下，PWM调制可以实现精确的输出电压控制，并且具有较高的效率和较低的纹波。通过调整开关的占空比，可以实现输出电压的精确调节，以满足应用需求。在CCM模式下，电感电流始终保持连续，因此可以通过调整开关的占空比来控制输出电压的平均值。

PFM调制是一种调制技术，通过调整开关频率来控制输出电压。在DCM模式下，由于电感电流在某些开关周期内降为零，可以利用这个特性来实现PFM调制。PFM调制在DCM模式下可以实现较高的效率和较低的纹波，因为它根据实际输出电压的需求来调整开关频率，避免了不必要的开关动作。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种用于DC-DC不连续导通模式的逐次逼近控制电路。本发明的技术方案如下：

一种用于DC-DC不连续导通模式的逐次逼近控制电路，其包括：逐次逼近控制模块、环路控制核心电路、非交叠时钟、RS触发器、DCM/CCM模式选择器、上升沿检测电路、数据选择器及锁相环。其中，锁相环的输入信号为参考时钟REF_CLK、驱动信号V_GH，输出信号为V_A。逐次逼近控制模块的输入信号为锁相环的输出信号为V_A和参考时钟REF_CLK，输出信号为V_B。数据选择器的输入信号分别来自锁相环的输出信号为V_A和逐次逼近控制模块的输出信号为V_B，输出信号为V_CTRL。环路控制核心电路的输入信号为反馈信号V_FB，参考电压V_REF，以及数据选择器的输出信号V_CTRL。RS触发器的输入信号来自环路控制核心电路的输出信号V_R和V_S，输出信号是V_PWM。非交叠时钟的输入信号为占空比信号V_PWM，输出信号分别是驱动信号V_GH和驱动信号V_GL。DCM/CCM模式选择器的输出信号为V_G。上升沿检测电路的输入信号为DCM/CCM模式选择器的输出信号为V_G，输出信号为V_RST；环路控制核心电路主要功能是放大反馈信号V_FB和参考信号V_REF之间的差异，然后根据控制算法生成的控制信号V_PWM，环路控制核心电路可以调节系统的反馈电阻R_f1，以使反馈信号V_FB和参考信号V_REF，并保持系统的稳定性；锁相环用于DC-DC处于连续导通模式CCM时，使得工作频率F_SW保持稳定，V_CTRL＝V_A，V_CTRL表示数字选择器的输出信号，V_A表示锁相环的输出信号；逐次逼近控制模块用于当DC-DC处于不连续导通模式DCM时，找到一个接近锁相环的输出电压VA作为电压控制核心电路的输入信号V_CTRL，此时V_CTRL＝V_B，V_B表示逐次逼近控制模块的输出信号；非交叠时钟用于防止高端管H_side MOS和低端管L_side MOS同时导通时，输入电压直接与GND相连接造成损耗，连续导通模式CCM/不连续导通模式DCM模式选择器用于判断DC-DC电路的工作模式；上升沿检测电路用于检测V_G的上升沿，同时输出信号V_RST会对逐次逼近控制模块进行复位操作；RS触发器用于产生DC-DC电路所需要的占空比信号V_PWM；数据选择器用于选择合适的输出信号V_CTRL，当DC-DC电路处于CCM模式时，V_CTRL＝V_A，当DC-DC电路处于DCM模式时，V_CTRL＝V_B。

进一步的，所述环路控制核心电路包括一个比较器和一个恒定导通时间发生器，其中，比较器的负向输入端接反馈电压V_FB，正向输入端接参考电压V_REF，输出电压为V_S，恒定导通时间发生器的输入电压反馈电压V_FB，输出信号为V_R，当反馈电压V_FB<V_REF，V_REF表示参考电压，比较器会让V_S＝‘1’，V_S表示比较器的输出电压。当经过导通时间TON后，恒定导通时间发生器会让V_R＝‘1’。V_R表示恒定导通时间发生器的输出电压

进一步的，所述锁相环包括一个鉴频鉴相器和一个电荷泵，其中鉴频鉴相器的输入信号为参考时钟REF_CLK和驱动信号V_GH。输出信号为UP和DOWN，电荷泵的输入电压为鉴频鉴相器的输出信号UP和DOWN，输出信号为控制信号V_CTRL，当DC-DC电路处于CCM模式时，鉴频鉴相器用于检测参考时钟REF_CLK与驱动信号V_GH的频率与相位的差值，然后将相位的差值信号送入电荷泵电路，电荷泵电路会调节V_A电压值来保证参考时钟REF_CLK与驱动信号V_GH的频率相同。

进一步的，所述逐次逼近控制模块包括分压模块、寄存模块、比较模块，其中分压模块由电阻R₀～R₁₀、开关管M_N1～M_N9组成，寄存模块由10位移位寄存器、一个带置位的D触发器、一个两输入或门组成，比较模块由一个动态比较器，一个带复位的D触发器组成；分压模块中的R₀～R₁₀电阻串联，同时开关管M_N1～M_N9的漏极与电阻的上端连接，开关管M_N1～M_N9的栅极电压为10位移位寄存器的输出电压Q₀～Q₉，开关管M_N1～M_N9的源端电压连接在一起；寄存模块中两输入或门的输入电压是参考时钟REF_CLK和比较模块中D触发器的输出电压KILL，带复位的D触发器的D端接GND，时钟信号接两输入或门的输出信号CLK，置位信号接上升沿检测电路的输出信号V_RST，10位移位寄存器的输入电压为上升沿检测电路的输出信号V_RST，两输入或门的输出信号CLK，带置位的D触发器输出信号Q，10位移位寄存器的输出信号Q₀～Q₉连接分压模块的开关管M_N1～M_N9的栅极；比较模块中的动态比较器的正向输入为分压模块的输出电压V_B，负向输入为锁相环的输出电压V_A，动态比较器的输出电压连接D触发器的D端，D触发器的时钟信号接两输入或门的输出信号CLK，D触发器的复位信号接上升沿检测电路的输出信号V_RST，D触发器的输出信号为KILL，作为寄存模块的两输入或门的输入信号。

进一步的，所述分压模块通过电阻R₀～R₁₀对电源电压V_DD进行分压处理，并通过10位移位寄存器的输出信号Q₀～Q₉来控制开关管M_N1～M_N9来产生不同的电压V_B；当DC-DC进入DCM模式时，上升沿检测电路检测到V_G的上升沿时，输出信号V_RST会对逐次逼近控制模块进行复位以及置位操作；当V_RST把比较模块的D触发器复位后，其输出电压KILL＝‘0’，此时两输入或门的输出信号CLK＝REF_CLK，同时寄存模块带置位信号的D触发器的输出信号Q＝‘1’，10位移位寄存器的输出信号Q₀～Q₉＝‘0000000000’；若V_A>V_B，则比较器的输出电压V_COMP＝‘0’。

进一步的，当CLK的第一个周期到来时，比较模块的D触发器输出信号KILL＝‘0’，寄存模块的输出信号Q₀～Q₉＝‘1000000000’，此时分压模块的开关管M_N1打开，V_B＝V₀；当CLK的第二个周期到来时，此时比较器的输入电压V_A和V₀，若V_A>V₀，则比较模块的D触发器输出信号Q＝‘0’，寄存模块的输出信号Q₀～Q₉＝‘0100000000’，此时分压模块的开关管M_N2打开，V_B＝V₁；当CLK的第三个周期到来时，此时比较器的输入电压V_A和V₁，若V_A>V₁，则比较模块的D触发器输出信号KILL＝‘0’，寄存模块的输出信号Q₀～Q₉＝‘0010000000’，此时分压模块的开关管M_N3打开，V_B＝V₂；依次类推，直到V_A<V_n，n＝0～9,比较器的输出电压V_COMP＝‘1’，比较模块的D触发器输出信号KILL＝‘1’，经过两输入的或门后参考时钟REF_CLK被屏蔽，寄存模块的输出信号Q₀～Q₉的状态保持不变，VB＝V_n(n＝0～9)将被送入环路控制核心电路，整个DC-DC处于DCM模式，VB＝V_n(n＝0～9)会降低整个DC-DC的工作频率，提高在轻载下的效率。

本发明的优点及有益效果如下：

1、本发明提高了基于锁相环的DC-DC电路在轻载情况下的效率。由于锁相环在整个DC-DC电路中都起作用，当轻载时，锁相环也会对DC-DC电路的开关频率保持恒定，然而在DCM模式下，开关频率恒定会增加开关的损耗，严重影响DC-DC的效率，本发明所使用的逐次逼近控制模块会自动寻找到匹配当前负载的控制电压V_B，降低开关频率。

2、满足低功耗的要求。所使用的逐次逼近控制模块中的比较模块，寄存模块在稳定状态下所消耗的静态功耗为0，通过增加分压模块的电阻R₀～R₁₀的阻值，使整个逐次逼近控制模块的功耗控制在nA级别。

3、输出电压V_B精度高，受工艺温度影响小。在逐次逼近控制模块的分压模块得到的电压V_n(n＝0～9)只取决于电阻R₀～R₁₀的比例，并不是电阻本身的值。

4、在逐次逼近控制模块中，寄存模块的10位寄存器前面添加了一个置位信号的D触发器，巧妙的制造出了数字信号‘1’送入10位寄存器，让数字信号‘1’依次打开开关管M_N1～M_N9，在参考时钟REF_CLK周期到来时，赋予V_B不同的V_n(n＝0～9)。

附图说明

图1是本发明提供优选实施例DC-DC整体电路结构；

图2逐次逼近控制模块；

图3环路控制核心电路；

图4锁相环电路结构。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。

本发明解决上述技术问题的技术方案是：

如图1所示：一种用于DC-DC不连续导通模式的逐次逼近控制电路，主要包括逐次逼近控制模块、环路控制核心电路、非交叠时钟、RS触发器、DCM/CCM模式选择器、上升沿检测电路、数据选择器、锁相环。

优选的，所述环路控制核心电路包括一个比较器和一个恒定导通时间发生器，当反馈电压V_FB<V_REF，比较器会让V_S＝‘1’，当经过导通时间TON后，恒定导通时间发生器会让V_R＝‘1’。

优选的，所述锁相环包括一个鉴频鉴相器和一个电荷泵，当DC-DC电路处于CCM模式时，鉴频鉴相器用于检测参考时钟REF_CLK与驱动信号V_GH的频率与相位的差值，然后将相位的差值信号送入电荷泵电路，电荷泵电路会调节V_A电压值来保证参考时钟REF_CLK与驱动信号V_GH的频率相同。

优选的，逐次逼近控制模块的分压模块中的R₀～R₁₀电阻串联，同时开关管M_N1～M_N9的漏极与电阻的上端连接，开关管M_N1～M_N9的栅极电压为10位移位寄存器的输出电压Q₀～Q₉，开关管M_N1～M_N9的源端电压连接在一起。

优选的，逐次逼近控制模块的寄存模块中两输入或门的输入电压是参考时钟REF_CLK和比较模块中D触发器的输出电压KILL，带复位的D触发器的D端接GND，时钟信号接两输入或门的输出信号CLK，置位信号接上升沿检测电路的输出信号V_RST，10位移位寄存器的输入电压为上升沿检测电路的输出信号V_RST，两输入或门的输出信号CLK，带置位的D触发器输出信号Q，10位移位寄存器的输出信号Q₀～Q₉连接分压模块的开关管M_N1～M_N9的栅极。

优选的，逐次逼近控制模块的比较模块中的动态比较器的正向输入为分压模块的输出电压V_B，负向输入为锁相环的输出电压V_A，动态比较器的输出电压连接D触发器的D端，D触发器的时钟信号接两输入或门的输出信号CLK，D触发器的复位信号接上升沿检测电路的输出信号V_RST，D触发器的输出信号为KILL，作为寄存模块的两输入或门的输入信号。

优选的，当DC-DC进入DCM模式时，上升沿检测电路检测到V_G的上升沿时，输出信号V_RST会对逐次逼近控制模块进行复位以及置位操作。当V_RST把比较模块的D触发器复位后，其输出电压KILL＝‘0’，此时两输入或门的输出信号CLK＝REF_CLK，同时寄存模块带置位信号的D触发器的输出信号Q＝‘1’，10位移位寄存器的输出信号Q₀～Q₉＝‘0000000000’。

优选的，若V_A>V_B，则比较器的输出电压V_COMP＝‘0’，当CLK的第一个周期到来时，比较模块的D触发器输出信号KILL＝‘0’，寄存模块的输出信号Q₀～Q₉＝‘1000000000’，此时分压模块的开关管M_N1打开，V_B＝V₀。当CLK的第二个周期到来时，此时比较器的输入电压V_A和V₀，若V_A>V₀，则比较模块的D触发器输出信号Q＝‘0’，寄存模块的输出信号Q₀～Q₉＝‘0100000000’，此时分压模块的开关管M_N2打开，V_B＝V₁。

优选的，依次类推，直到V_A<V_n(n＝0～9),比较器的输出电压V_COMP＝‘1’，比较模块的D触发器输出信号KILL＝‘1’，经过两输入的或门后参考时钟REF_CLK被屏蔽，寄存模块的输出信号Q₀～Q₉的状态保持不变，V_B＝V_n(n＝0～9)将被送入环路控制核心电路，整个DC-DC处于DCM模式，V_B＝V_n(n＝0～9)会降低整个DC-DC的工作频率，提高在轻载下的效率。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims

1.一种用于DC-DC不连续导通模式的逐次逼近控制电路，其特征在于，包括：逐次逼近控制模块、环路控制核心电路、非交叠时钟、RS触发器、DCM/CCM模式选择器、上升沿检测电路、数据选择器及锁相环。其中，锁相环的输入信号为参考时钟REF_CLK、驱动信号V_GH，输出信号为V_A。逐次逼近控制模块的输入信号为锁相环的输出信号为V_A和参考时钟REF_CLK，输出信号为V_B。数据选择器的输入信号分别来自锁相环的输出信号为V_A和逐次逼近控制模块的输出信号为V_B，输出信号为V_CTRL。环路控制核心电路的输入信号为反馈信号V_FB，参考电压V_REF，以及数据选择器的输出信号V_CTRL。RS触发器的输入信号来自环路控制核心电路的输出信号V_R和V_S，输出信号是V_PWM。非交叠时钟的输入信号为占空比信号V_PWM，输出信号分别是驱动信号V_GH和驱动信号V_GL。DCM/CCM模式选择器的输出信号为V_G。上升沿检测电路的输入信号为DCM/CCM模式选择器的输出信号为V_G，输出信号为V_RST；环路控制核心电路主要功能是放大反馈信号V_FB和参考信号V_REF之间的差异，然后根据控制算法生成的控制信号V_PWM，环路控制核心电路可以调节系统的反馈电阻R_f1，以使反馈信号V_FB和参考信号V_REF，并保持系统的稳定性；锁相环用于DC-DC处于连续导通模式CCM时，使得工作频率F_SW保持稳定，V_CTRL＝V_A，V_CTRL表示数字选择器的输出信号，V_A表示锁相环的输出信号；逐次逼近控制模块用于当DC-DC处于不连续导通模式DCM时，找到一个接近锁相环的输出电压VA作为电压控制核心电路的输入信号V_CTRL，此时V_CTRL＝V_B，V_B表示逐次逼近控制模块的输出信号；非交叠时钟用于防止高端管H_side MOS和低端管L_side MOS同时导通时，输入电压直接与GND相连接造成损耗，连续导通模式CCM/不连续导通模式DCM模式选择器用于判断DC-DC电路的工作模式；上升沿检测电路用于检测V_G的上升沿，同时输出信号V_RST会对逐次逼近控制模块进行复位操作；RS触发器用于产生DC-DC电路所需要的占空比信号V_PWM；数据选择器用于选择合适的输出信号V_CTRL，当DC-DC电路处于CCM模式时，V_CTRL＝V_A，当DC-DC电路处于DCM模式时，V_CTRL＝V_B。

2.根据权利要求1所述的一种用于DC-DC不连续导通模式的逐次逼近控制电路，其特征在于，所述环路控制核心电路包括一个比较器和一个恒定导通时间发生器，其中，比较器的负向输入端接反馈电压V_FB，正向输入端接参考电压V_REF，输出电压为V_S，恒定导通时间发生器的输入电压反馈电压V_FB，输出信号为V_R，当反馈电压V_FB<V_REF，V_REF表示参考电压，比较器会让V_S＝‘1’，V_S表示比较器的输出电压。当经过导通时间TON后，恒定导通时间发生器会让V_R＝‘1’。V_R表示恒定导通时间发生器的输出电压。

3.根据权利要求1所述的一种用于DC-DC不连续导通模式的逐次逼近控制电路，其特征在于，所述锁相环包括一个鉴频鉴相器和一个电荷泵，其中鉴频鉴相器的输入信号为参考时钟REF_CLK和驱动信号V_GH。输出信号为UP和DOWN，电荷泵的输入电压为鉴频鉴相器的输出信号UP和DOWN，输出信号为控制信号V_CTRL，当DC-DC电路处于CCM模式时，鉴频鉴相器用于检测参考时钟REF_CLK与驱动信号V_GH的频率与相位的差值，然后将相位的差值信号送入电荷泵电路，电荷泵电路会调节V_A电压值来保证参考时钟REF_CLK与驱动信号V_GH的频率相同。

4.根据权利要求1所述的一种用于DC-DC不连续导通模式的逐次逼近控制电路，其特征在于，所述逐次逼近控制模块包括分压模块、寄存模块、比较模块，其中分压模块由电阻R₀～R₁₀、开关管M_N1～M_N9组成，寄存模块由10位移位寄存器、一个带置位的D触发器、一个两输入或门组成，比较模块由一个动态比较器，一个带复位的D触发器组成；分压模块中的R₀～R₁₀电阻串联，同时开关管M_N1～M_N9的漏极与电阻的上端连接，开关管M_N1～M_N9的栅极电压为10位移位寄存器的输出电压Q₀～Q₉，开关管M_N1～M_N9的源端电压连接在一起；寄存模块中两输入或门的输入电压是参考时钟REF_CLK和比较模块中D触发器的输出电压KILL，带复位的D触发器的D端接GND，时钟信号接两输入或门的输出信号CLK，置位信号接上升沿检测电路的输出信号V_RST，10位移位寄存器的输入电压为上升沿检测电路的输出信号V_RST，两输入或门的输出信号CLK，带置位的D触发器输出信号Q，10位移位寄存器的输出信号Q₀～Q₉连接分压模块的开关管M_N1～M_N9的栅极；比较模块中的动态比较器的正向输入为分压模块的输出电压V_B，负向输入为锁相环的输出电压V_A，动态比较器的输出电压连接D触发器的D端，D触发器的时钟信号接两输入或门的输出信号CLK，D触发器的复位信号接上升沿检测电路的输出信号V_RST，D触发器的输出信号为KILL，作为寄存模块的两输入或门的输入信号。

5.根据权利要求4所述的一种用于DC-DC不连续导通模式的逐次逼近控制电路，其特征在于，所述分压模块通过电阻R₀～R₁₀对电源电压V_DD进行分压处理，并通过10位移位寄存器的输出信号Q₀～Q₉来控制开关管M_N1～M_N9来产生不同的电压V_B；当DC-DC进入DCM模式时，上升沿检测电路检测到V_G的上升沿时，输出信号V_RST会对逐次逼近控制模块进行复位以及置位操作；当V_RST把比较模块的D触发器复位后，其输出电压KILL＝‘0’，此时两输入或门的输出信号CLK＝REF_CLK，同时寄存模块带置位信号的D触发器的输出信号Q＝‘1’，10位移位寄存器的输出信号Q₀～Q₉＝‘0000000000’；若V_A>V_B，则比较器的输出电压V_COMP＝‘0’。

6.根据权利要求5所述的一种用于DC-DC不连续导通模式的逐次逼近控制电路，其特征在于，当CLK的第一个周期到来时，比较模块的D触发器输出信号KILL＝‘0’，寄存模块的输出信号Q₀～Q₉＝‘1000000000’，此时分压模块的开关管M_N1打开，V_B＝V₀；当CLK的第二个周期到来时，此时比较器的输入电压V_A和V₀，若V_A>V₀，则比较模块的D触发器输出信号Q＝‘0’，寄存模块的输出信号Q₀～Q₉＝‘0100000000’，此时分压模块的开关管M_N2打开，V_B＝V₁；当CLK的第三个周期到来时，此时比较器的输入电压V_A和V₁，若V_A>V₁，则比较模块的D触发器输出信号KILL＝‘0’，寄存模块的输出信号Q₀～Q₉＝‘0010000000’，此时分压模块的开关管M_N3打开，V_B＝V₂；依次类推，直到V_A<V_n，n＝0～9,比较器的输出电压V_COMP＝‘1’，比较模块的D触发器输出信号KILL＝‘1’，经过两输入的或门后参考时钟REF_CLK被屏蔽，寄存模块的输出信号Q₀～Q₉的状态保持不变，VB＝V_n(n＝0～9)将被送入环路控制核心电路，整个DC-DC处于DCM模式，VB＝V_n(n＝0～9)会降低整个DC-DC的工作频率，提高在轻载下的效率。