CN116701269A - 一种数据传输方法、装置、设备及介质 - Google Patents

一种数据传输方法、装置、设备及介质 Download PDF

Info

Publication number
CN116701269A
CN116701269A CN202310686874.6A CN202310686874A CN116701269A CN 116701269 A CN116701269 A CN 116701269A CN 202310686874 A CN202310686874 A CN 202310686874A CN 116701269 A CN116701269 A CN 116701269A
Authority
CN
China
Prior art keywords
data
bus
bus interface
uplink data
bus bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310686874.6A
Other languages
English (en)
Inventor
张进
李长云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202310686874.6A priority Critical patent/CN116701269A/zh
Publication of CN116701269A publication Critical patent/CN116701269A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)

Abstract

本申请公开了一种数据传输方法、装置、设备及介质，涉及服务器技术领域。方法应用于与总线桥连接并集成有多个总线接口的开关模块。当通过总线桥接收到基板管理控制器内核传输的下行数据时，根据下行数据在各总线接口中确定目标总线接口以传输下行数据；当通过总线接口接收到上行数据时，解析并处理上行数据；将处理后的上行数据通过总线桥传输至基板管理控制器内核。上述方案将总线桥与连接有多个低速总线接口的开关模块连接，使得总线桥与各低速总线接口实际上只通过一条总线连接，节省了总线桥接口资源；通过开关模块对各低速总线接口与总线桥间的数据传输进行控制，从而更加合理地实现BMC芯片中低速总线的数据传输，提高了总线桥的效率。

Description

一种数据传输方法、装置、设备及介质
技术领域
本申请涉及服务器技术领域，特别是涉及一种数据传输方法、装置、设备及介质。
背景技术
基板管理控制器(Baseboard Management Controller，BMC)是独立于服务器系统之外的小型操作系统，对外表现形式是一个标准的RJ45(RegisteredJack 45)网口，拥有独立的网际互连协议(Internet Protocol，IP)的固件系统。在BMC芯片中，例如I2C总线、串行外设接口(Serial Peripheral Interface，SPI)总线以及通用异步收发器(UniversalAsynchronous Receiver/Transmitter，UART)等低速总线(一般低于100Mbps)集成于总线桥(Bridge)，并通过总线桥建立起与BMC芯片内核的连接，以进行数据传输。
然而，在BMC芯片中有些低速总线并不是经常被使用，而且总线桥接口资源一定，将各个低速总线接口集成于总线桥不但会增加总线桥的接口资源消耗，而且会造成总线桥的接口资源浪费，降低了总线桥的数据传输效率。
鉴于上述问题，如何更加合理地实现BMC芯片中低速总线的数据传输，以节省总线桥接口资源，是该领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种数据传输方法、装置、设备及介质，以更加合理地实现BMC芯片中低速总线的数据传输，节省总线桥接口资源。
为解决上述技术问题，本申请提供一种数据传输方法，应用于开关模块，所述开关模块与总线桥连接，并连接多个总线接口；所述方法包括：
当通过所述总线桥接收到基板管理控制器内核传输的下行数据时，根据所述下行数据在各所述总线接口中确定目标总线接口；
通过所述目标总线接口传输所述下行数据；
当通过所述总线接口接收到上行数据时，解析并处理所述上行数据；
将处理后的所述上行数据传输至所述总线桥，以通过所述总线桥将所述上行数据传输至所述基板管理控制器内核。
优选地，所述根据所述下行数据在各所述总线接口中确定目标总线接口包括：
解析所述下行数据以获取所述目标总线接口的编号；
根据所述目标总线接口的编号确定所述目标总线接口。
优选地，所述通过所述目标总线接口传输所述下行数据包括：
根据所述目标总线接口的数据格式对所述下行数据进行格式转换；
通过所述目标总线接口将格式转换后的所述下行数据进行传输。
优选地，所述解析并处理所述上行数据包括：
将所述上行数据解析为纯载荷数据并传输至先进先出存储器中；
将所述纯载荷数据进行位宽转化和时钟域转换处理。
优选地，所述将处理后的所述上行数据传输至所述总线桥包括：
根据与所述总线桥连接的总线类型将处理后的所述上行数据进行格式转换，并在所述上行数据中加入当前所述总线接口的身份标识；
将格式转换后且包含所述身份标识的所述上行数据传输至所述总线桥。
优选地，还包括：
当同时接收到所述下行数据和所述上行数据时，选择所述下行数据的优先级和所述上行数据的优先级中优先级高的数据进行传输。
优选地，还包括：
生成与所述总线桥数据传输的日志。
为解决上述技术问题，本申请还提供一种数据传输装置，应用于开关模块，所述开关模块与总线桥连接，并连接多个总线接口；所述装置包括：
目标总线接口确定模块，用于当通过所述总线桥接收到基板管理控制器内核传输的下行数据时，根据所述下行数据在各所述总线接口中确定目标总线接口；
下行数据传输模块，用于通过所述目标总线接口传输所述下行数据；
数据解析处理模块，用于当通过所述总线接口接收到上行数据时，解析并处理所述上行数据；
上行数据传输模块，用于将处理后的所述上行数据传输至所述总线桥，以通过所述总线桥将所述上行数据传输至所述基板管理控制器内核。
优选地，所述目标总线接口确定模块包括：
编号解析模块，用于解析所述下行数据以获取所述目标总线接口的编号；
接口确定模块，用于根据所述目标总线接口的编号确定所述目标总线接口。
优选地，所述下行数据传输模块包括：
下行数据格式转换模块，用于根据所述目标总线接口的数据格式对所述下行数据进行格式转换；
下行格式转换数据传输模块，用于通过所述目标总线接口将格式转换后的所述下行数据进行传输。
优选地，所述数据解析处理模块包括：
上行数据解析存储模块，用于将所述上行数据解析为纯载荷数据并传输至先进先出存储器中；
位宽转化及时钟域处理模块，用于将所述纯载荷数据进行位宽转化和时钟域转换处理。
优选地，所述上行数据传输模块包括：
上行数据格式转换模块，用于根据与所述总线桥连接的总线类型将处理后的所述上行数据进行格式转换，并在所述上行数据中加入当前所述总线接口的身份标识；
上行格式转换数据传输模块，用于将格式转换后且包含所述身份标识的所述上行数据传输至所述总线桥。
优选地，还包括：
优选级选择模块，用于当同时接收到所述下行数据和所述上行数据时，选择所述下行数据的优先级和所述上行数据的优先级中优先级高的数据进行传输。
优选地，还包括：
日志生成模块，用于生成与所述总线桥数据传输的日志。
为解决上述技术问题，本申请还提供一种数据传输设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现上述的数据传输方法的步骤。
为解决上述技术问题，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述的数据传输方法的步骤。
本申请所提供的数据传输方法，应用于开关模块，开关模块与总线桥连接，并连接多个总线接口。当通过总线桥接收到基板管理控制器内核传输的下行数据时，根据下行数据在各总线接口中确定目标总线接口；通过目标总线接口传输下行数据；当通过总线接口接收到上行数据时，解析并处理上行数据；将处理后的上行数据传输至总线桥，以通过总线桥将上行数据传输至基板管理控制器内核。由此可知，上述方案将总线桥与连接有多个低速总线接口的开关模块连接，使得总线桥与各低速总线接口实际上只通过一条总线建立连接，节省了总线桥接口资源；同时能够通过开关模块对各低速总线接口与总线桥间上行数据和下行数据的传输进行控制，从而更加合理地实现BMC芯片中低速总线的数据传输，提高了总线桥的效率。
此外，本申请实施例还提供了一种数据传输装置、设备及介质，效果同上。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的当前总线桥与低速总线的连接关系的示意图；
图2为本申请实施例提供的开关模块与总线桥的连接关系的示意图；
图3为本申请实施例提供的数据传输方法的流程图；
图4为本申请实施例提供的开关模块的示意图；
图5为本申请实施例提供的一种数据传输装置的示意图；
图6为本申请实施例提供的一种数据传输设备的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
本申请的核心是提供一种数据传输方法、装置、设备及介质，以更加合理地实现BMC芯片中低速总线的数据传输，节省总线桥接口资源。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
BMC为基板管理控制器，是独立于服务器系统之外的小型操作系统，是一个集成在主板上的芯片，也有产品是通过高速串行计算机扩展总线标准(Peripheral ComponentInterconnect Express，PCIE)等形式插在主板上，对外表现形式只是一个标准的RJ45网口，拥有独立IP的固件系统。服务器集群一般使用BMC指令进行大规模无人值守操作，包括服务器的远程管理、监控、安装、重启等。图1为本申请实施例提供的当前总线桥与低速总线的连接关系的示意图。如图1所示，BMC芯片集成了很多低速总线(一般速度低于100Mbps，包括但不限于I2C、SPI以及UART)，有些低速总线并不是经常使用的，每个低速总线接口通过高级高性能总线(Advanced High PerformanceBus，AHB)接口集成于总线桥，总线桥进一步通过ACE(AXI CoherencyExtensions)接口挂载于BMC芯片的核心，即ARM核上。
然而，在BMC芯片中有些低速总线并不是经常被使用，而且总线桥接口资源一定，将各个低速总线接口集成于总线桥不但会增加总线桥的接口资源消耗，而且会造成总线桥的接口资源浪费，降低了总线桥的数据传输效率。因此，本申请实施例提供了一种数据传输方法、装置、设备及介质，以更加合理地实现BMC芯片中低速总线的数据传输，节省总线桥接口资源。
需要注意的是，本申请实施例所提供的数据传输方法应用于开关模块。图2为本申请实施例提供的开关模块与总线桥的连接关系的示意图。如图2所示，开关模块(busswitch)与总线桥连接，并连接有多个总线接口。本实施例中对于开关模块与总线桥连接方式不做限制，可通过外围总线(AdvancedPeripheral Bus，APB)进行连接，还可通过其他总线连接，根据具体的实施情况而定。本实施例中对于连接于开关模块的总线接口类型也不做限制，可为I2C、SPI或UART，根据具体的实施情况而定。
图3为本申请实施例提供的数据传输方法的流程图。基于上述图2所示的连接关系，如图3所示，数据传输方法包括：
S10：当通过总线桥接收到基板管理控制器内核传输的下行数据时，根据下行数据在各总线接口中确定目标总线接口。
在具体实施中，当基板管理控制器的核心想要访问某个低速接口进行下行数据传输时，下行数据首先会通过ACE接口传输至总线桥。总线桥进一步将下行数据通过外围总线传输至开关模块中。
图4为本申请实施例提供的开关模块的示意图。如图4所示，开关模块中的端口选择模块(Port sel)会对下行数据进行解析，根据下行数据在集成于开关模块的各个总线接口中确定目标总线接口，即确定下行数据通过哪一个总线接口进行传输。本实施例中对于确定目标总线接口的具体过程不做限制，可根据下行数据中的特定标识确定，还可根据下行数据的数据格式确定，根据具体的实施情况而定。
作为一种优选的实施例，根据下行数据在各总线接口中确定目标总线接口包括：
S100：解析下行数据以获取目标总线接口的编号。
S101：根据目标总线接口的编号确定目标总线接口。
在具体实施中，在基板管理控制器内核传输下行数据之前，在下行数据中加入需要访问的总线接口的编号，并将该编号置于下行数据的第一个字节。本实施例中对于总线接口的编号不做限制，可在0至15中选择设置，根据具体的实施情况而定。进一步地，当开关模块通过总线桥接收到下行数据后，端口选择模块会对下行数据进行解析，将目标总线接口的信息从下行数据中剥离出来，从而通过下行数据的第一个字节确定将要访问的目标总线接口。
S11：通过目标总线接口传输下行数据。
进一步地，在确定目标总线接口后，通过目标总线接口进行下行数据的传输。作为一种优选的实施例，通过目标总线接口传输下行数据包括：
S110：根据目标总线接口的数据格式对下行数据进行格式转换。
S111：通过目标总线接口将格式转换后的下行数据进行传输。
为了更好地进行下行数据的传输，在将下行数据通过目标总线接口传输之前，还需对下行数据的格式进行转换，以适应目标总线接口。可以理解的是，由于开关模块集成了多个总线接口，则对于这些总线接口都应存在对应的转换生成模块(gen)去对下行数据进行格式转换并生成低速信号。如图4所示，转换生成模块可包含I2C转换生成模块、UART转换生成模块以及SPI转换生成模块，还可包含其他总线类型的转换生成模块，根据具体的实施情况而定。
在具体实施中，根据目标总线接口的数据格式，通过目标总线接口对应的转换生成模块对下行数据进行格式转换，从而将下行数据的格式转换为目标总线接口的格式，进而将下行数据发送出去。以此完成了基板管理控制器内核对低速接口的数据访问传输。
S12：当通过总线接口接收到上行数据时，解析并处理上行数据。
可以理解的是，开关模块接收到的上行数据可以来自集成于开关模块的任意一个总线接口。当通过总线接口接收到上行数据时，解析并处理上行数据。本实施例中对于上行数据的处理过程不做限制，根据具体的实施情况而定。作为一种优选的实施例，解析并处理上行数据包括：
S120：将上行数据解析为纯载荷数据并传输至先进先出存储器中。
S121：将纯载荷数据进行位宽转化和时钟域转换处理。
如图4所示，开关模块中，各总线接口均存在对应的检测模块(detect)，例如I2C检测模块、UART检测模块以及SPI检测模块，还可包含其他总线类型的检测模块，根据具体的实施情况而定。当开关模块通过总线接口接收到上行数据时，上行数据进入该总线接口对应的检测模块。例如，来自I2C总线接口的上行数据将进入到I2C检测模块。进一步地，通过对应的检测模块将上行数据解析为纯载荷数据并传输至先进先出存储器中。
先进先出(First Input First Output，FIFO)存储器一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个是存储器的输入口，另一个口是存储器的输出口。在本实施例中，先进先出存储器用于缓存解析后得到的纯载荷数据；各检测模块均对应一个先进先出存储器，即I2C检测模块对应I2C先进先出存储器，UART检测模块对应UART先进先出存储器，SPI检测模块对应SPI先进先出存储器。
进一步地，由于上行数据与基板管理控制器内核的数据间的位宽和时钟域不同，因此需要在先进先出存储器中将纯载荷数据进行位宽转化和时钟域转换处理，从而使上行数据能够被基板管理控制器内核正常接收。
S13：将处理后的上行数据传输至总线桥，以通过总线桥将上行数据传输至基板管理控制器内核。
最后，将处理后的上行数据传输至总线桥，以通过总线桥将上行数据传输至基板管理控制器内核。需要注意的是，为了使上行数据能够被总线桥正常传输，以及基板管理控制器能够准确获知上行数据的来源，作为一种优选的实施例，将处理后的上行数据传输至总线桥包括：
S130：根据与总线桥连接的总线类型将处理后的上行数据进行格式转换，并在上行数据中加入当前总线接口的身份标识。
S131：将格式转换后且包含身份标识的上行数据传输至总线桥。
具体地，端口选择模块根据开关模块与总线桥连接的总线类型，将处理后的上行数据进行格式转换。例如当开关模块与总线桥通过APB总线接口连接，则端口选择模块将上行数据的格式转换为APB总线接口格式。进一步在上行数据中加入当前总线接口的身份标识。当前总线接口即为上行数据的来源总线接口，通过在上行数据中加入当前总线接口的身份标识，使得基板管理控制器内核能够准确获知该上行数据的来源。最后，将格式转换后且包含身份标识的上行数据传输至总线桥，通过总线桥将上行数据传输至基板管理控制器内核，以此完成了低速接口对基板管理控制器内核的数据访问传输。
此外，为了更好地实现数据传输，作为一种优选的实施例，方法还包括：
S14：当同时接收到下行数据和上行数据时，选择下行数据的优先级和上行数据的优先级中优先级高的数据进行传输。
S15：生成与总线桥数据传输的日志。
在具体实施中，当开关模块内的某一总线接口同时接收到下行数据和上行数据时，比较下行数据和上行数据的优先级，选择下行数据的优先级和上行数据的优先级中优先级高的数据进行传输。进一步地，为了更好地记录数据传输过程，还可通过开关模块生成与总线桥进行数据传输的日志，日志中包含每一次数据传输的记录，以供用户进行查看。
本实施例中，数据传输方法应用于开关模块，开关模块与总线桥连接，并连接多个总线接口。当通过总线桥接收到基板管理控制器内核传输的下行数据时，根据下行数据在各总线接口中确定目标总线接口；通过目标总线接口传输下行数据；当通过总线接口接收到上行数据时，解析并处理上行数据；将处理后的上行数据传输至总线桥，以通过总线桥将上行数据传输至基板管理控制器内核。由此可知，上述方案将总线桥与连接有多个低速总线接口的开关模块连接，使得总线桥与各低速总线接口实际上只通过一条总线建立连接，节省了总线桥接口资源，同时能够通过开关模块对各低速总线接口与总线桥间上行数据和下行数据的传输进行控制，从而更加合理地实现BMC芯片中低速总线的数据传输，提高了总线桥的效率。
在上述实施例中，对于数据传输方法进行了详细描述，本申请还提供数据传输装置对应的实施例。
图5为本申请实施例提供的一种数据传输装置的示意图。数据传输装置应用于开关模块，开关模块与总线桥连接，并连接多个总线接口。如图5所示，数据传输装置包括：
目标总线接口确定模块10，用于当通过总线桥接收到基板管理控制器内核传输的下行数据时，根据下行数据在各总线接口中确定目标总线接口。
下行数据传输模块11，用于通过目标总线接口传输下行数据。
数据解析处理模块12，用于当通过总线接口接收到上行数据时，解析并处理上行数据。
上行数据传输模块13，用于将处理后的上行数据传输至总线桥，以通过总线桥将上行数据传输至基板管理控制器内核。
作为一种优选的实施例，目标总线接口确定模块包括：
编号解析模块，用于解析下行数据以获取目标总线接口的编号；
接口确定模块，用于根据目标总线接口的编号确定目标总线接口。
作为一种优选的实施例，下行数据传输模块包括：
下行数据格式转换模块，用于根据目标总线接口的数据格式对下行数据进行格式转换；
下行格式转换数据传输模块，用于通过目标总线接口将格式转换后的下行数据进行传输。
作为一种优选的实施例，数据解析处理模块包括：
上行数据解析存储模块，用于将上行数据解析为纯载荷数据并传输至先进先出存储器中；
位宽转化及时钟域处理模块，用于将纯载荷数据进行位宽转化和时钟域转换处理。
作为一种优选的实施例，上行数据传输模块包括：
上行数据格式转换模块，用于根据与总线桥连接的总线类型将处理后的上行数据进行格式转换，并在上行数据中加入当前总线接口的身份标识；
上行格式转换数据传输模块，用于将格式转换后且包含身份标识的上行数据传输至总线桥。
作为一种优选的实施例，还包括：
优选级选择模块，用于当同时接收到下行数据和上行数据时，选择下行数据的优先级和上行数据的优先级中优先级高的数据进行传输。
作为一种优选的实施例，还包括：
日志生成模块，用于生成与总线桥数据传输的日志。
本实施例中，数据传输装置应用于开关模块，开关模块与总线桥连接，并连接多个总线接口。数据传输装置包括目标总线接口确定模块、下行数据传输模块、数据解析处理模块和上行数据传输模块。数据传输装置在运行时能够实现上述数据传输方法的全部步骤。当通过总线桥接收到基板管理控制器内核传输的下行数据时，根据下行数据在各总线接口中确定目标总线接口；通过目标总线接口传输下行数据；当通过总线接口接收到上行数据时，解析并处理上行数据；将处理后的上行数据传输至总线桥，以通过总线桥将上行数据传输至基板管理控制器内核。由此可知，上述方案将总线桥与连接有多个低速总线接口的开关模块连接，使得总线桥与各低速总线接口实际上只通过一条总线建立连接，节省了总线桥接口资源；同时能够通过开关模块对各低速总线接口与总线桥间上行数据和下行数据的传输进行控制，从而更加合理地实现BMC芯片中低速总线的数据传输，提高了总线桥的效率。
图6为本申请实施例提供的一种数据传输设备的示意图。如图6所示，数据传输设备包括：
存储器20，用于存储计算机程序。
处理器21，用于执行计算机程序时实现如上述实施例中所提到的数据传输的方法的步骤。
本实施例提供的数据传输设备可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用数字信号处理器(Digital Signal Processor，DSP)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以在集成有图形处理器(Graphics ProcessingUnit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器21还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器20可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器20还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器20至少用于存储以下计算机程序201，其中，该计算机程序被处理器21加载并执行之后，能够实现前述任一实施例公开的数据传输方法的相关步骤。另外，存储器20所存储的资源还可以包括操作系统202和数据203等，存储方式可以是短暂存储或者永久存储。其中，操作系统202可以包括Windows、Unix、Linux等。数据203可以包括但不限于数据传输方法涉及到的数据。
在一些实施例中，数据传输设备还可包括有显示屏22、输入输出接口23、通信接口24、电源25以及通信总线26。
本领域技术人员可以理解，图6中示出的结构并不构成对数据传输设备的限定，可以包括比图示更多或更少的组件。
本实施例中，数据传输设备包括存储器和处理器。存储器用于存储计算机程序。处理器用于执行计算机程序时实现如上述实施例中所提到的数据传输的方法的步骤。当通过总线桥接收到基板管理控制器内核传输的下行数据时，根据下行数据在各总线接口中确定目标总线接口；通过目标总线接口传输下行数据；当通过总线接口接收到上行数据时，解析并处理上行数据；将处理后的上行数据传输至总线桥，以通过总线桥将上行数据传输至基板管理控制器内核。由此可知，上述方案将总线桥与连接有多个低速总线接口的开关模块连接，使得总线桥与各低速总线接口实际上只通过一条总线建立连接，节省了总线桥接口资源；同时能够通过开关模块对各低速总线接口与总线桥间上行数据和下行数据的传输进行控制，从而更加合理地实现BMC芯片中低速总线的数据传输，提高了总线桥的效率。
最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例中，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。当通过总线桥接收到基板管理控制器内核传输的下行数据时，根据下行数据在各总线接口中确定目标总线接口；通过目标总线接口传输下行数据；当通过总线接口接收到上行数据时，解析并处理上行数据；将处理后的上行数据传输至总线桥，以通过总线桥将上行数据传输至基板管理控制器内核。由此可知，上述方案将总线桥与连接有多个低速总线接口的开关模块连接，使得总线桥与各低速总线接口实际上只通过一条总线建立连接，节省了总线桥接口资源；同时能够通过开关模块对各低速总线接口与总线桥间上行数据和下行数据的传输进行控制，从而更加合理地实现BMC芯片中低速总线的数据传输，提高了总线桥的效率。
以上对本申请所提供的一种数据传输方法、装置、设备及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种数据传输方法，其特征在于，应用于开关模块，所述开关模块与总线桥连接，并连接多个总线接口；所述方法包括：
当通过所述总线桥接收到基板管理控制器内核传输的下行数据时，根据所述下行数据在各所述总线接口中确定目标总线接口；
通过所述目标总线接口传输所述下行数据；
当通过所述总线接口接收到上行数据时，解析并处理所述上行数据；
将处理后的所述上行数据传输至所述总线桥，以通过所述总线桥将所述上行数据传输至所述基板管理控制器内核。
2.根据权利要求1所述的数据传输方法，其特征在于，所述根据所述下行数据在各所述总线接口中确定目标总线接口包括：
解析所述下行数据以获取所述目标总线接口的编号；
根据所述目标总线接口的编号确定所述目标总线接口。
3.根据权利要求1所述的数据传输方法，其特征在于，所述通过所述目标总线接口传输所述下行数据包括：
根据所述目标总线接口的数据格式对所述下行数据进行格式转换；
通过所述目标总线接口将格式转换后的所述下行数据进行传输。
4.根据权利要求1所述的数据传输方法，其特征在于，所述解析并处理所述上行数据包括：
将所述上行数据解析为纯载荷数据并传输至先进先出存储器中；
将所述纯载荷数据进行位宽转化和时钟域转换处理。
5.根据权利要求1所述的数据传输方法，其特征在于，所述将处理后的所述上行数据传输至所述总线桥包括：
根据与所述总线桥连接的总线类型将处理后的所述上行数据进行格式转换，并在所述上行数据中加入当前所述总线接口的身份标识；
将格式转换后且包含所述身份标识的所述上行数据传输至所述总线桥。
6.根据权利要求1至5任意一项所述的数据传输方法，其特征在于，还包括：
当同时接收到所述下行数据和所述上行数据时，选择所述下行数据的优先级和所述上行数据的优先级中优先级高的数据进行传输。
7.根据权利要求6所述的数据传输方法，其特征在于，还包括：
生成与所述总线桥数据传输的日志。
8.一种数据传输装置，其特征在于，应用于开关模块，所述开关模块与总线桥连接，并连接多个总线接口；所述装置包括：
目标总线接口确定模块，用于当通过所述总线桥接收到基板管理控制器内核传输的下行数据时，根据所述下行数据在各所述总线接口中确定目标总线接口；
下行数据传输模块，用于通过所述目标总线接口传输所述下行数据；
数据解析处理模块，用于当通过所述总线接口接收到上行数据时，解析并处理所述上行数据；
上行数据传输模块，用于将处理后的所述上行数据传输至所述总线桥，以通过所述总线桥将所述上行数据传输至所述基板管理控制器内核。
9.一种数据传输设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至7任一项所述的数据传输方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的数据传输方法的步骤。
CN202310686874.6A 2023-06-09 2023-06-09 一种数据传输方法、装置、设备及介质 Pending CN116701269A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310686874.6A CN116701269A (zh) 2023-06-09 2023-06-09 一种数据传输方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310686874.6A CN116701269A (zh) 2023-06-09 2023-06-09 一种数据传输方法、装置、设备及介质

Publications (1)

Publication Number Publication Date
CN116701269A true CN116701269A (zh) 2023-09-05

Family

ID=87823409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310686874.6A Pending CN116701269A (zh) 2023-06-09 2023-06-09 一种数据传输方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN116701269A (zh)

Similar Documents

Publication Publication Date Title
US9858238B2 (en) Dual mode USB and serial console port
US20080071962A1 (en) Device connection system and device connection method
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
CN108255776B (zh) 一种兼容apb总线的i3c主设备、主从系统及通信方法
US20090089456A1 (en) System and method for synchronizing simultaneous media stream playback across nonsynchronized network timing/clock islands
CN101663657A (zh) 无桥无交换的PCIe扩展
WO2022161244A1 (zh) 多主机仲裁方法、装置和可读存储介质
WO2024032441A1 (zh) 一种设备唤醒方法、装置、系统、电子设备及存储介质
CN115499505B (zh) Usb网卡和通信方法
CN112698942A (zh) 一种人工智能服务系统、主控装置和从控装置
CN116719700A (zh) 服务器主机系统的硬件分区的监测方法及装置
US7707336B2 (en) Universal serial bus (USB) system with single port and host controller thereof
CN113010381A (zh) 一种部件管理的方法和设备
US10176133B2 (en) Smart device with no AP
CN116723198A (zh) 一种多节点服务器主机控制方法、装置、设备、存储介质
CN116701269A (zh) 一种数据传输方法、装置、设备及介质
CN111813596A (zh) 芯片重启方法、装置及计算设备
KR20090009512A (ko) Ｓａｔａ 전자 장치 및 상기 ｓａｔａ 전자 장치의 테스트방법
US20050210232A1 (en) System and method for monitoring BIOS messages of remote computers by a local server
CN116248772A (zh) 虚拟化管理下的数据传输方法、装置、设备及介质
CN114268799B (zh) 一种流媒体传输方法、装置、电子设备及介质
US20050235049A1 (en) System and method for monitoring startup processes of remote computers by a local server
CN113645088B (zh) 网卡ncsi信号的自动调节方法、系统、装置及介质
KR20200093106A (ko) 반도체 집적 회로 및 그것의 동작 방법
CN112910910B (zh) Opcda协议报文处理方法、装置、设备以及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination