CN1166925C - 转换由测量设备测得的物理量的方法和装置 - Google Patents

Abstract

一种将测量设备测得的物理量Q_i转换为电脉冲的方法，每个脉冲表示流经流量计的流体的单位量P，包括步骤：以取样周期f _e 测量物理量Q_i；对对物理量Q_i取整运算后的整数n_i进行计算及进行r位编码；将整数n_i与其自身通过存储容量不超过t＝2^r的加法器部件以相加频率f相加m_i次，m_i为对整数n_i使加法器部件超过存储容量t所需执行的相加次数；当超出加法器部件的存储容量时，在加法器部件的一输出端产生一电脉冲，当比率Q_i/p不是整数时，在加法器部件的另一输出端产生小数部分误差x_i；将x_i经一锁存器递进到加法器部件的输入端，当没有新测得的物理量时将其加到整数n_i上，或当有新测得的物理量Q_i+1时将其加到整数n_i+1上；重复以上产生电脉冲和产生小数部分误差并将该小数部分误差递进到加法器部件的输入端的步骤。

Description

转换由测量设备测得的物理量的方法和装置

本发明涉及转换由测量设备测量到的如由流量计测量到的流速之类的物理量Q_i的方法和装置，其中，基于所述测量设备测量到的物理量产生电脉冲，每个脉冲表示通过所述测量设备的单位量P，由脉冲构成的频率信号与物理量的值成比例。

流量计的制造商，特别是水，燃气，或汽油流量计的制造商，都在尽可能地寻找从速率计中去掉涡轮，或从流量计中去掉旋转式活塞等运动部件的方法，因为这样的部件随着时间推移的磨损会造成仪表性能的下降。为了取代这样的传统仪表，制造商们在计划所谓的“静态”流量计，例如，超声波流量计，射流振荡器流量计，电磁流量计，以及涡流流量计等。用于这类流量计的传感器可以由例如压力传感器，温度传感器，或超声波变换器构成。

在这类仪表中，流速不是象在传统仪表中连续地被测量，而是被取样的。

根据应用的目的，可能有必要提供将取样得到的流速转换成由脉冲组成的输出信号的装置，这些脉冲以表示流速的频率发出，每个脉冲对应于通过仪表并被测量的单位流量，也称为“脉冲权重”。

例如，为了测试、校正、远程读表或调试的目的，该输出信号使仪表能够与外界通信。

作为例子，这样的信号也可用于集热器，该集热器首先对在确定的时间周期内出现的脉冲数计数，以推断出由该仪表测出的流速，然后测量流入流出上述仪表的入水口和入水管之间水的温差，以确定由上述假设中所消耗的热能量。

将流速转换成脉冲的装置基于这种假设，即流速Q_i在取样周期T_e保持不变。

因此，设仪表的脉冲权重p(以升为单位)和取样周期T_e(以秒为单位)，则对给定的流速Q_i(以升/小时为单位)，所述装置在所述取样周期中所需产生的脉冲数N_i由下述公式得出：

$N_i=Q_i\×\frac{\mathrm{Te}}{p}\×3600$

但在取样周期中流过的流体流量并不总是等于多种脉冲权重，因而在每次将流速转换为脉冲时，对于计算要产生的脉冲数可能导致脉冲数的整数需要增加脉冲权重的一部分(fraction)。

美国专利文献US 5198751描述了一种利用数字信号产生脉冲的装置，用加法器将一个电流和一个电压相乘后求得所述数字信号。在该装置中，一旦加法器超出范围，则就会在加法器回零时发送脉冲。

美国专利文献US 4250449描述了一种产生脉冲的装置，每一个脉冲表示一个基本能量。将表示电流的信号转换成第一组脉冲，该组脉冲的频率与信号的大小成正比。将表示电压的信号转换成第二组脉冲，该组脉冲的频率与用于控制电流增加分量的信号大小成正比。

这样的脉冲率部分在取样周期中不被考虑。因此当将流速转换成脉冲时，该未被考虑的部分表示一个误差。

本发明所要解决的问题是，能够可靠地处理由该脉冲权重部分所表示的误差，尤其是使其最小化，以改进测量的精确度。改进脉冲的规则性也是有利的，这尤其可避免在从一次测量到另一次测量的传递的信号中出现“空洞”。最后，在耗电方面，所述装置特别应该是经济的。

本发明实现了这一目的，并提供了将测量设备测得的物理量Q_i转换为电脉冲的方法，其中，每个脉冲表示流经流量计的流体的单位量P，所述方法由以下步骤组成：

-以取样周期 f_e 测量物理量Q_i；

-对相应于物理量Q_i的整数n_i进行计算及进行 r位编码，其中，

$n_i=E(\frac{\underset{\‾}{t}\×Q_i}{\underset{\‾}{f}\×P}+\mathrm{\α})$

这里，E( a)为对 a取整的数学函数，并且0≤α＜1；

-将整数n_i与其自身通过存储容量不超过 t＝2 ^r 的加法器部件以相加频率 f相加m_i次，其中m_i为对该整数n_i使加法器部件超过存储容量 t所需执行的相加次数；

本发明方法的特征在于还包括下述步骤：

-当超出加法器部件的存储容量时，首先在该加法器部件的一输出端产生一个电脉冲，然后，当比率Q_i/p不是整数时，在该加法器部件的另一输出端产生小数部分误差x_i；

-将所述小数部分误差x_i递进到加法器部件的输入端，当没有新测得的物理量时将其加到整数n_i上，或当有新测得的物理量Q_u+1时将其加到整数n_i+1上；以及

-重复以上在加法器部件的输出端产生电脉冲以及产生小数部分误差并将该小数部分误差递进到加法器部件的输入端的步骤，

其中，所述小数部分误差x_i是从加法器部件的输出端经一锁存器递进到该加法器的一输入端的。

本发明的方法可以由硬件部件实现，硬件部件包括，例如，逻辑加法器或以微处理器中已编程的步骤形成的那些。

本发明的方法在于以相加频率 f实施相加及递进(carry forward)操作。

有利地，本方法在于产生其频率为取样频率 f_e 的控制信号PSY，所述信号同时触发测量物理量Q_i，将整数n_i相加，以及选择相加信号AF的频率 f的步骤。

此外，本发明的方法还在于，将相加信号AF的频率 f伺服控制在测得的物理量的值上。

本发明还提供将由测量设备以取样频率 f_e 测得的物理量Q_i转换为电脉冲的装置，其中，每个脉冲表示流经流量计的流体的单位量P，该装置包括：

-连接到测量设备的输出的计算单元，用于对相应于物理量Q_i的整数n_i进行计算及进行 r位编码，其中，

$n_i=E(\frac{\underset{\‾}{t}{\×Q}_i}{\underset{\‾}{f}\×P}+\mathrm{\α})$

这里，E( a)为对 a取整的数学函数，并且0≤α＜1；

-连接到计算单元的输出的转换单元，用于每当单位量P通过测量设备时产生一个脉冲，这样的脉冲组构成信号IMP，其频率表示通过测量设备的物理量，该转换单元包括存储容量不超过 t＝2 ^r 的加法器部件，

该加法器部件包括两个输入端E₁、E₂和两个输出端S₁、S₂，其中，

-输入端E₁连接到计算单元并接收整数n_i；

-输出端S₁输出两个输入端(E₁，E₂)数据的相加结果，或者当比率Q_i/p不是整数且超出加法器部件的存储容量时，输出所产生小数部分误差x_i；

-输入端E₂经一锁存器连接到输出端S₁，以使在输出端S₁的结果被递进到输入端E₂，由此加法器部件就可以首先将整数n_i与其自身相加m_i次，其中m_i为使加法器部件超过存储容量 t所需执行的相加次数，然后加法器部件在输出端S₁所产生的小数部分误差x_i可以被递进到输入端E₂；以及

-输出端S₂，当超出加法器部件的存储容量时产生信号IMP。

本发明的装置使在达到处理单元的存储容量极限时自动地处理和递进该误差成为可能，并且若干取样周期之后，该误差就被平均掉了。

有利地，所述装置还包括用于选择频率为 f的相加信号AF的部件，相加和进位是基于该频率进行的，所述频率 f被伺服控制在测得的物理量Q_i的值上。因此，所有相加都以预定的频率 f自动地进行。这可能在电脉冲的输出周期产生等于1/ f的不确定常量。选择高的相加频率可以减小这种不确定量并因此可增加脉冲的规则性。如果耗电问题不是不可解决的，则在电脉冲的输出周期产生的该不确定量可以用这种方法明显降低。而且，伺服控制的优点是增加了本发明装置的精确度，并降低了其电耗。

所述选择部件由控制信号PSY控制。

更准确地说，所述选择部件包括连接到计算单元的解码器，其输入连接到该解码器的锁存电路，一组每个都具有两个输入端的AND(与)类逻辑门，其中一个输入端用于接收预定频率的信号，另一个用于接收来自解码器的选择信号，以便仅激活所述AND类逻辑门中的一个；以及连接到AND类型逻辑门的每一个输出端的OR(或)类逻辑门，在其输出端传递来自AND类型逻辑门之一的预定频率信号。

有利地，正是计算单元通过用于激活AND类逻辑门之一的选择信号的解码器控制应用。

根据本发明的一个特征，所述加法器部件由逻辑加法器构成，因此，与通过微处理器中的编程步骤实现的解决方案相比，这种方法可以降低耗电，因为微处理器比逻辑加法器要执行更多的运算。

转换单元包括置于计算整数n_i的单元与加法器部件输入端E₁之间的第一锁存部件，所述第一锁存部件在控制信号PSY控制下授权所述整数n_i对加法器部件进行访问。转换单元还包括置于第一锁存部件与加法器部件输入端E₁之间的第二锁存部件，用于当控制信号PSY对访问授权后接收整数n_i，所述第二锁存部件对该整数以相加信号AF的频率 f所确定的速率被递进送到加法器部件输入端E₁进行授权。此外，在加法器部件的输出端S₁和输入端E₂之间还设置了第三锁存部件，所述锁存部件允许输出端S₁的值以相加信号AF的频率 f的速率进一步被送到输入端E₂。

第一、第二、第三锁存部件中至少有一个是由双稳态电路构成的。其他部件对本领域技术人员来说可以是自然应用的。

对上述类型的装置，整数n_i等于：

$E(\frac{\underset{\‾}{t}}{\underset{\‾}{f}}\frac{\×}{\×}\frac{Q_i}{P}+\mathrm{\α}),$ 其中，0≤α＜1

其中E( a)为对 a取整的数学函数。

下面借助于不是用于限制的所述例子的方法以及附图对本发明的其他特征和优点加以描述，其中：

-图1是本发明的装置的总图；

-图2是图1中转换单元20的示意图；

-图3是信号AF，PSY，以及IMP的时序图；

-图4是产生信号PSY所需的部件以及频率在4赫兹(Hz)至1024赫兹(Hz)范围内的信号的示意图；

-图5是图1中转换单元20的详细说明图；

-图6为误差函数Erq(N)的曲线图；

-图7是用于选择信号AF的相加频率 f的部件30的示意图。

现在以流量计为例对所述方法与装置进行描述。但无论如何，所述方法与装置都可以用于任何类型的、其中测量的物理量被取样、然后进行数字化处理和应用的测量设备。在下面的描述中，用到下列参考标记：

-Q_i：测得的流速值；

-n_i：表示流速Q_i的整数；

-x_i：小数部分误差

-m_i：产生一个脉冲所需的相加次数；

- t：加法器部件的存储容量；以及

- r：位数。

低状态和高状态分别对应于逻辑“0”和逻辑“1”。

图1是表示本发明用于产生电脉冲的装置的示意图，即将流速转换成频率的转换器，它有一个总的标号10。

转换器10处于流量计12的下游，流量计12包括测量单元14，流体如箭头F所示流过测量单元14；与之在一起的还有测量电子部件16，它对流体的流速Q_i和流量V进行测量。

转换器10包括计算单元18，例如微处理器，接收流量计12测量的流速Q_i，并在将流速Q_i提供给转换单元20之前将流速Q_i转换成代表流速Q_i的整数n_i，转换单元20将所述整数n_i转换成电脉冲，每一个电脉冲代表已经流过该流量计的单位流体流量P。所测量的流速越大，则产生的脉冲越多；反之亦然。然后所产生的信号IMP的频率就正比于所测量的Q_i。

举例来说，整数n_i按16位编码，其中，一位相对于例如0伏(V)或3V。

需注意的是，组装在一起的计算单元18和转换单元20也可以集成在测量电子部件16中。

有利地，这些脉冲也可以由集热器或调节设备用作测试台。

具体来说，当给定脉冲权重的流量计12置于测试台上时，用给定的脉冲数N，如1000个脉冲对其进行测试。测试首先要固定(fix)流体流速Q_i，如通过安装活塞，然后确定测试的脉冲数N，然后在产生N个脉冲之后确定该仪表及转换器10在测量流速中产生的误差。

误差源自两种不同的因素：首先是仪表所用的测量方法本身产生的结果，其次是由将测得的流速转换为电脉冲的方式造成的。

本发明主要针对第二类误差。

如图3所示，频率为 f_e 的信号PSY每两秒钟有一个上升沿，这可以是例如连续两次对流体流速取样的时间间隔。

信号PSY以图4所示的方式产生。振荡器11以32千赫(kHz)的频率信号，如方波信号，为12位计数器13的时钟输入端提供信号，该计数器对该信号的频率进行分频，并分别在其输出端Q₅至Q₁₂上输出频率为1024Hz、512Hz、256Hz、128Hz、64Hz、32Hz、16Hz及8Hz的信号。输出端Q₁至Q₃未连接。其复位输入接地0。计数器13的输出Q₁₂还连接到12位计数器4的时钟输入端。计数器4的复位输入接地0。计数器4的输出Q₁输出频率为4Hz的信号，而其输出Q₄输出频率为0.5Hz的信号。

D型双稳态电路15的CLK输入端连接到计数器4的输出端Q₁，从那里接收频率为4Hz的信号，其反向输入端CL经反向器5的反向后连接到计数器4的输出端Q₄，从那里接收频率为0.5Hz的信号。反向输入端 PRE和输入端D都连接到电源Vcc。

双稳态电路15的输出端Q向第二D型双稳态电路17的CLK输入端提供信号。

第二双稳态电路17的反向输入端 PRE和输入端D也连接到电源Vcc。

计数器13的输出端Q₄的频率为2048 Hz的信号通过反向电路19施加到第二双稳态电路17的反向输入端CL。

因此，图3所示的信号PSY的形状是由D型双稳态电路15和17的操作所形成的结果。通过注入双稳态电路15和17反向输入端CL的信号使信号PSY的状态从低到高变化。其结果是，当输入端CL处于高状态及CLK输入端处于上升沿时，双稳态电路17的输出端Q的信号PSY变为高状态；当输入端CL处于低状态，此时无论CLK输入端的状态如何，信号PSY变为低状态。信号PSY表示对流体流速取样的取样信号。每当该信号的状态由低变到高，就实施一次对流速的测量，并将整数n_i相加。信号PSY还作为总体上控制处理器单元20的信号，以触发将整数n_i转换为电脉冲的操作。频率为 f的相加信号AF(如图3所示)，它对应于频率范围为8Hz至1024Hz的某一信号，其形成方式将在下面进行描述。特别是对信号AF的频率选择参照图7进行描述。

如图2所示，本发明的转换单元20包括第一锁存部件22，它有输入端E₂₂和输出端S₂₂。输入端E₂₂连接到计算单元18并接收整数n_i。这些第一部件用于存储整数n_i，并使其在控制信号PSY的控制下能够进到输出端S₂₂。这种授权由信号PSY的上升沿给出(见图3)，即在当该信号从低状态变为高状态时给出。

图5更详细地示出了图2中的转换单元20。图5是一个特别实施例，其中，整数n_i被16位编码，而且整个装置运行在16位系统中。但不管怎样，本领域技术人员可以容易地将该装置的编码及操作调整为16位以外的其他位数。

整数n_i由微处理器18进行16位编码，通过16位总线7传递到由两个用做锁存电路的部件22a和22b组成的第一锁存部件22，每个部件22a，22b都具有八个输入端D₀至D₇及八个输出端Q₀至Q₇，输入端分别接收整数n_i的八位的第一位和最后一位；输出端复制相应的输入端的值。

每个部件还具有接收控制信号PSY的时钟输入端CLK。部件22a和22b均通过其输入端S接地0。

因此，当CLK输入端处于信号PSY的上升沿时，输入端D₀至D₇上的值被复制到输出端Q₀至Q₇。

如图2所示，转换单元20还具有处于第一锁存部件22后面的第二锁存部件24，用于存储整数n_i，并首先在信号PSY释放所述第一锁存部件以及其次在频率为 f的相加信号AF出现上升沿时，用于允许整数n_i被传递到处于其后面的加法器部件26。

如图2所示，第一锁存部件22的输出端S₂₂连接到第二锁存部件24的输入端E₂₄。这些第二部件用于存储整数n_i，并使其在相加信号AF的控制下能够进到输出端S₂₄。这种授权由信号AF的上升沿给出(见图3)，即在当该信号从低状态变为高状态时给出。

如更详细的图5所示，第二部件24与第一部件22相似，包括用做锁存电路的两个锁存电子部件24a和24b。部件24a、24b的每一个都具有分别连接到部件22a，22b的输出端Q₀至Q₇的八个输入端D₀至D₇，以及接收频率为 f的相加信号AF的时钟输入CLK。部件24a和24b均通过其输入端S接地0。

因此，当CLK输入端处于信号AF的上升沿时，输入端D₀至D₇上的值被复制到输出端Q₀至Q₇。

第一、第二锁存部件的优点是非常简单。相当于第一、第二锁存部件22和24的部件也可以用来执行它们的功能，本领域技术人员可以用相互连接的D型双稳态电路以熟知的方式实现。

第一、第二部件因此可用于以步进方式(step manner)在考虑了取样频率f_e 和相加频率 f下将整数n_i从微处理器18的输出端送到加法器部件26的输入端。

如图2所示，转换器10还包括将整数n_i转换为电脉冲的加法器部件26。举例来说加法器部件26由具有两个输入端E₁、E₂和两个输出端S₁、S₂的逻辑加法器构成。输入端E₁在第一和第二锁存部件22和24被释放之后接收整数n_i。输出端S₁输出或者两个输入E₁和E₂相加的结果，或者小数部分误差x_i。加法器部件26的第二个输入端E₂通过第三锁存部件28间接连接到第一个输出端S₁，第三锁存部件在输出端S₁存储该值并在频率为 f的相加信号AF出现上升沿时将其进一步送到输入端E₂。输出端S₂提供作为转换结果的电脉冲。

加法器部件26更详细地示于图5，它包括四个4位逻辑加法器26a、26b、26c和26d。

首先每个加法器具有四个输入A₁至A₄，它们分别接收来自两个部件24a、24b的整数n_i的Q₀至Q₇中的十六个输出端的四位输出，其次加法器26a，26b和26c的输出端CO分别连接到各自随后的加法器26b、26c和26d的输入端CK。

加法器26a的输入端CK接地，而加法器26d的输出端CO产生构成信号IMP的脉冲。

加法器的这种排列使16位加法通过四个4位加法实现。

应注意的是，也可以使用16位加法器，或较小规模加法器的组合，如2位加法器。

第三锁存部件28包括两个用做锁存电路的电子部件28a和28b。

部件28a有八个输入端D₀至D₇，输入端D₀至D₃连接到逻辑加法器26a的输出端S₀至S₃，而输入端D₄至D₇连接到逻辑加法器26b的输出端S₀至S₃。

相似地，部件28b也有八个输入端，其输入端D₀至D₃连接到逻辑加法器26c的输出端S₀至S₃，而输入端D₄至D₇连接到逻辑加法器26d的输出端S₀至S₃。

部件28a还有八个输出端Q₀至Q₇，其中前四个连接到加法器26a的四个输入端B₁至B₄，后四个连接到加法器26b的四个输入端B₁至B₄。

相似地，部件28b也有八个输出端Q₀至Q₇，其中前四个连接到加法器26c的四个输入端B₁至B₄，后四个连接到加法器26d的四个输入端B₁至B₄。

此外，部件28a、28b具有接收频率为 f的相加信号AF的输入端CLK。

部件28a、28b分别具有接地0的输入端S。

下面对图1和图2所示的转换器10是如何产生电脉冲的进行描述。

需注意的是，这种方法同样可以由软件实现。但无论怎样，这样的解决方案会由于需要更贵的微控制器及执行更多的运算而增加耗电量。

加法器部件26的存储容量为 t＝2 ^r ，其中 r为位数，如 r＝16位。

在第一次测量流速时，i＝1，流量计12测量流速Q_i＝Q₁，并由计算单元1 8转换为整数n₁，整数n₁被施加到电脉冲产生装置20的输入。

当控制信号PSY授权并启动频率为 f的相加信号AF的下一次上升时，第一和第二存储部件22和24分别释放置于加法器部件26输入端E₁的整数n₁，所述整数n₁被进而送到输出端S₁，在频率为 f的相加信号AF的上升沿出现释放第三部件28时，此时将该值依次送到输入端E₂。

加法器部件26然后在其输入端E₁和E₂以相加信号AF的速率接收整数n₁(如图3所示)，并执行加法n₁+n₁，然后将所述值2 n₁导向输出端S₁，并进而在频率为 f的相加信号AF的下一个上升沿将其导向输入端E₂。加法器部件26然后在其输入端E₁接收整数n₁，在输入端E₂接收整数2n₁，并执行加法n₁+2n₁，如此循环直至实施的相加结果m₁n₁超过所述加法器的存储容量 t。此时，加法器“溢出”，首先在输出端S₂产生电脉冲IMP，其次在其输出端S₁产生小数部分“误差”x₁。该误差是由于比率Q₁/p不是整数造成的，并因此而相对于未被考虑进生成的脉冲的脉冲权重p的小数部分。

误差x₁满足下述关系：

              m₁×n₁＝ t+x₁，其中，0≤x₁＜n₁

如果x₁＝0则表示转换时脉冲IMP的产生不带任何误差的情况。

误差x₁然后被以频率 f从输出端S₁送到输入端E₂，并与通过输入端E₁加载的整数n₁相加，在m₂次相加之后，加法器会再次“溢出”，由此产生另一个电脉冲IMP与另一个小数部分误差x₂，它们满足下述关系：

              x₁+m₂×n₁＝ t+x₂，其中，0≤x₂＜n₁

当产生了第i个脉冲后，小数部分误差x_i由下述关系给出：

              x_i-1+m_i×n₁＝ t+x_i，其中，0≤x_i＜n₁

当流速被再次取样并且取样值为Q₂时，一个表示该流速的新整数n₂被计算并取代n₁被加载到输入端E₁，相加及递进产生脉冲的误差的操作的方式与上述相同。

由此可见所述应用，所述小数部分误差由逻辑误差以信号AF的相加频率 f自动地处理，该信号AF为相加操作提供时钟，因此该误差总是要被考虑的。

以产生三个脉冲的情况为例，则下述适用：

经简化之后，由这些等式可以推导出下列关系：

由此

或

这意味着在两个脉冲之间的周期为m₁/ f或(m₁-1)/ f。

由此可以看出，按照本发明所建议的方法处理小数部分误差，所获得的转换器10生成的脉冲的输出周期具有常数不确定的误差1/ f，这比常规取样方法的结果要好。

现在考虑整数n_i与流速Q_i之间的关系。

对n_i的直接计算并不总是得到整数值，这是设置下述值的原因：

$N=E(\frac{t{\×Q}_i}{3600\×f\×P}+\mathrm{\α})$ 其中，0≤α＜1

其中E( a)为对 a取整的数学函数。

值 n是随流速Q_i的变化而变化的函数，而α则是在0与1之间选择的一个系数。

为了尽快接近n_i的实际值，设系数α为0.5。

当配备有本发明的转换器10的流量计置于测试台上时，流量计计算来自N个电脉冲输出的流速Q_b，由转换器10在测试周期(N个脉冲)中在流速中引入的相对误差根据：Erq＝100(Q-Q_b)/Q_b以百分比(％)的形式写出，其中Q对应于实验台传给仪表的实际流速。

在计算和简化掉在这里不必要的说明，以避免描述过于冗长之后，对给定流速能够得到的最大误差在下面以绝对值的形式表示：

|Erq|＝100×max(|E₁|；|E₂|)，其中

以及

其中max( a， b)是对 a和 b取其中最大值的数学函数。

以下描述所述方法是如何保证使由产生电脉冲的装置引入的流速误差小于X％的。

E₁和E₂可以分别写为如下形式：

其中

关于E₁和E₂表达式可以通过设k＝E×N×x/n简化为：

如果假设 f，P， t，及Q固定，则作为脉冲数N的数学函数Erq的图形如图6所示。

由图可见最大误差Erq趋于平均，并在无限个脉冲之后趋于C₁值。

此外，如果理想的情况是最大误差|Erq|小于X％，则只需满足下述关系：

$\left(1\right)\frac{1-\mathrm{\&alpha;}}{X}<n$

$\left(2\right)\frac{\mathrm{\&alpha;}}{X}<n$

$\left(3\right)N_{\min 1}=t\&times;\frac{n+1-\mathrm{\&alpha;}}{X-(1-\mathrm{\&alpha;})n}<N$

$\left(4\right)N_{\min 2}=t\&times;\frac{n+1-\mathrm{\&alpha;}}{X-\mathrm{\&alpha;n}}<N$

由此可见，如上所述选择α＝0.5源于不等式(3)和(4)，其中依赖于α的函数N_min1和N_min2当0＝0.5时有最小值。

这意味着当α＝0.5时，为获得低于给定阈值的误差所需的测试脉冲数N以有优势的方式减少了。

数N越小，测试时间就越短，这当然比在给定时间内需要增加被测试的流量计数时是最具优势的。

由于脉冲权重P取决于流量计，所能调整的参数就只有 t＝2 ^r (加法器部件26的存储容量)以及信号AF的相加频率 f了。

当流速降低时，不等式(1)和(2)将不再满足所设的误差X。

由于这个原因，当P和t固定时，本发明人发现通过将信号AF的相加频率 f伺服控制在被测量的流速值来修改信号AF的相加频率 f，以使不等式(1)和(2)关系满足，以及在不同的流速下有Erq＜X％是明智的。所述伺服控制将在下面参照图7加以解释。

举例说明，对于 r＝16位及 f＝256Hz，转换器不能在小于0.1％的误差下转换低于每小时70.24升(l/h)的流速。对于 r＝20位及 f＝256Hz，转换器可以转换流速在6l/h至3600l/h范围内的流速。本例中可见，误差在两个脉冲之后趋于平均。

本例说明一个可以从上述不等式推导出的现象，即要使误差小于预定阈值(如0.1％)所需的脉冲数，随加法器部件26的存储容量的增加而减少。

无论如何，要想在保证不超过允许的最大转换误差的情况下限制本发明的电脉冲产生装置的电耗，适当地选择参数 t＝2 ^r 和频率 f是必要的。

参数值 t的选择是折中的结果：首先，存储容量不能太大，以避免体积过大，耗电过多；此外，存储容量不能太小，以保证脉冲数N根据不等式(3)和(4)不会过大。

这种折中可以通过例如 t＝2¹⁶得到。

相加信号AF的频率 f被伺服控制在流量计测得的，传递给微处理器18的流速值上。

举例说明，对于Q_n＝1000l/h，P＝25ml，及 r＝16位的水表，信号AF的相加频率 f需要按下表中综述的，作为测得的流速的函数被伺服控制，以保证误差低于0.1％。

f(Hz)	16	64	128
				流速范围(l/h)	5至24	24至96	96至2000
最小测试脉冲数	50	60	＞60

转换器10包括用于选择相加频率的部件30，以使相加信号AF的频率 f可以被修改，该部件示于图7。

该部件包括解码器32。解码器32首先有三个输入端A₀、A₁、A₂，分别接收来自微处理器18的三个信号D₁、D₂、D₃，此外，它有八个输出端Y₀至Y₇。

解码器的输入端CS1连接到电源，两个输出端CS2，CS3接地。在缺省的情况下，微处理器18以高状态传递三个信号D₁、D₂及D₃。设解码器32的输入端CS1上施加的电压为Vcc，则所有输出端Y₀至Y₇处于高状态。当微处理器18修改信号D₁、D₂及D₃中的一个或多个信号时，则输出端Y₀至Y₇中之一将从高状态变为低状态。

选择部件30还包括锁存电路34，首先锁存电路34包括八个输入端D₀至D₇，其中前七个分别连接到解码器32的七个输出端Y₀至Y₆(第八个输出端Y₇未连接)，它还有八个输出端Q₀至Q₇。

电路34也有接收控制信号PSY的时钟输入端CLK，其输入端S和D₇接地0。

选择部件30还包括七个逻辑转换器(inverter)电路36、38、40、42、44、46、48，它们的输入端分别连接到锁存电路34的前七个输出端Q₀至Q₆(第八个输出端Q₇未用)；以及七个AND类逻辑门50、52、54、56、58、60、62，它们中每一个的两个输入之一分别与逻辑转换器电路36、38、40、42、44、46、48的对应输出相连接。

各逻辑门的另一个输入端分别接收频率为8Hz、32Hz、64Hz、128Hz、256Hz、512Hz和1024Hz的信号。这些信号由图4所示装置按如上所述提供。

OR类逻辑门64的各输入端分别接收对应于AND逻辑门50至62的七个输出，其输出端为频率为 f的相加信号AF。

假设微处理器18设置的频率为16Hz，作为上述例子中指定的流速的相加速率，即5l/h至24l/h，内的相加频率(见表)，则所有三个逻辑信号D₁、D₂及D₃都为0，由此使Y₀处于低状态，而所有其他输出端Y₁至Y₆保持在高状态。这样，只有锁存电路34的输入端D₀转为低状态，而其他输入端D₁至D₆，仍处于高状态。

控制信号PSY的上升沿使电路34的输出端Q₀转变为低状态，并使所有其他输出端处于高状态，这使第一个AND门50的第一个输入端处于高状态，而所有其他AND门52至62的第一输入端都处于低状态。

由此，频率为16Hz的信号被选择，并被施加到OR门64的一个输入端，而其他输入端均处于低状态，因此，该门输出的频率为f的相加信号AF是16Hz的，用作图2和5所示的方框20中的相加和递进操作的时钟信号。

因此，相加频率选择部件30使相加频率可以被修改。相加频率的改变由微处理器18控制。由此，将微处理器和相加频率选择部件相关联，使得对将相加频率作为测得的流速值的函数，即整数n_i的函数进行伺服控制成为可能，微处理器18选择最合适的频率作为测得的流速范围的函数。

Claims (15)

1.一种将测量设备测得的物理量Q i转换为电脉冲的方法，每个脉冲表示流经流量计的流体的单位量P，所述方法由以下步骤组成：

-以取样频率 f_e 测量物理量Q_i；

-对相应于物理量Q_i的整数n_i进行计算及进行r位编码，其中，

$n_i=E(\frac{\underset{\&OverBar;}{t}\&times;Q_i}{\underset{\&OverBar;}{f}\&times;P}+\mathrm{\&alpha;})$

这里，E( a)为对 a取整的数学函数，并且0≤α＜1；

-将整数n i与其自身通过存储容量不超过 t＝2 ^r 的加法器部件以相加频率 f相加m_i次，其中m_i为对该整数n_i使加法器部件超过存储容量 t所需执行的相加次数；

其特征在于，所述方法还包括下述步骤：

当超出加法器部件的存储容量时，首先在该加法器部件的一输出端产生一个电脉冲，然后，当比率Q_i/p不是整数时，在该加法器部件的另一输出端产生小数部分误差x_i；

-将所述小数部分误差x_i递进到加法器部件的输入端，当没有新测得的物理量时将其加到整数n_i上，或当有新测得的物理量Q_i+1时将其加到整数n_i+1上；以及

-重复以上在加法器部件的输出端产生电脉冲以及产生小数部分误差并将该小数部分误差递进到加法器部件的输入端的步骤，

其中，所述小数部分误差x_i是从加法器部件的输出端经一锁存器递进到该加法器的一输入端的。

2.根据权利要求1所述的方法，其特征在于，以频率 f产生相加信号AF，该AF信号为相加操作提供时钟，所述相加和递进步骤以频率 f执行，所述频率 f作为测得的物理量的函数被修改，因此将频率 f作为物理量Q_i的函数进行伺服控制。

3.根据权利要求1所述的方法，其中α＝0.5。

4.根据权利要求1或2所述的方法，其特征在于，以取样频率f e的频率产生控制信号PSY，所述信号PSY同时触发测量物理量Q_i的步骤、将整数n_i相加的步骤以及选择相加信号AF的频率 f的步骤。

5.一种用于将测量设备(12)以取样频率 f_e 测得的物理量Q_i转换为电脉冲的装置(10)，其中每个脉冲表示流经流量计的流体的单位量P，所述装置包括：

-连接到测量设备(12)的输出的计算单元(18)，用于对相应于物理量Q_i的整数n_i进行计算及进行 r位编码，其中，

$n_i=E(\frac{\underset{\&OverBar;}{t}\&times;Q_i}{\underset{\&OverBar;}{f}\&times;P}+\mathrm{\&alpha;})$

-这里，E( a)为对 a取整的数学函数，并且0≤α＜1； f为相加频率；

-连接到计算单元(18)的输出的转换单元(20)，用于每当单位量P通过测量设备时产生一个脉冲，这样的脉冲组构成信号IMP，其频率表示通过所述测量设备(12)的物理量，该转换单元(20)包括存储容量不超过 t＝2 ^r 的加法器部件(26)，

其特征在于，所述加法器部件(26)包括两个输入端E₁、E₂和两个输出端S₁、S₂：

-输入端E₁连接到计算单元(18)并接收整数n_i；

-  输出端S₁输出两个输入端(E₁，E₂)数据的相加结果，或者当比率Q_i/p不是整数且超出加法器部件(26)的存储容量时，输出所产生小数部分误差x_i；

-输入端E₂经一锁存器连接到输出端S₁，以使在输出端S₁的结果被递进到输入端E₂，由此加法器部件(26)就可以首先将整数n_i与其自身以所述相加频率 f相加m_i次，其中m_i为使加法器部件(26)超过存储容量 t所需执行的相加次数，然后加法器部件(26)在输出端S₁所产生的小数部分误差x_i可以被递进到输入端E₂；以及

-输出端S₂，当超出加法器部件(26)的存储容量时产生信号IMP。

6.根据权利要求5所述的装置，其特征在于，它还包括选择部件(30)，用于选择频率为 f的相加信号AF，该AF信号为相加操作提供时钟，所述相加及递进操作以此频率进行，所述频率 f作为测得的物理量Q_i的函数被修改，因此将频率 f作为物理量Q_i的函数进行伺服控制。

7.根据权利要求6所述的装置，其特征在于，选择部件(30)由控制信号PSY控制，其中，PSY是用于控制以取样频率对流速进行取样并触发将整数n_i转换为电脉冲的信号。

8.根据权利要求6所述的装置，其特征在于，所述选择部件(30)包括：

-连接到计算单元(18)的解码器(32)；

-其输入端连接到该解码器的锁存电路(34)；

-一组两输入端与类逻辑门(50，52，54，56，58，60，62)，各逻辑门的一个输入端以预定的频率接收信号，而为只激活所述与门中的一个，另一个输入端接收来自解码器(32)的一个选择信号；以及

-或类逻辑门(64)，与每个所述与门的输出端相连，并在其输出端传递由所述与门之一提供的预定频率的信号。

9.根据权利要求8所述的装置，其特征在于，所述计算单元(18)使解码器(32)发出激活与门之一的选择信号。

10.根据权利要求5所述的装置，其特征在于，所述加法器部件(26)由逻辑加法器(26a，26b，26c，26d)组成。

11.根据权利要求5所述的装置，其特征在于，所述转换单元(20)还包括位于计算整数n_i的计算单元(18)和加法器部件(26)的输入端E₁之间的第一锁存部件(22，22a，22b)，所述第一锁存部件在控制信号PSY控制下使所述整数n_i能够访问加法器部件，其中，PSY是用于控制以取样频率对流速进行取样并触发将整数n_i转换为电脉冲的信号。

12.根据权利要求11所述的装置，其特征在于，所述转换单元(20)包括位于第一锁存部件(22，22a，22b)和加法器部件(26)的输入端E₁之间的第二锁存部件(24，24a，24b)，当控制信号PSY对访问授权时，接收整数n_i，所述第二锁存部件对所述整数n_i授权，以使其能够在频率 f下以相加信号AF的速率递进到加法器部件(26)的输入端E₁。

13.根据权利要求12所述的装置，其特征在于，该装置包括位于加法器部件(26)的输出端S₁与输入端E₂之间的第三锁存部件(28，28a，28b)，所述第三锁存部件对输出端S₁的值授权，以使其能够在频率 f的相加信号AF的速率递进到加法器部件(26)的输入端E₂。

14.根据权利要求11至13中任一权利要求所述的装置，其特征在于，第一，第二，第三锁存部件(22，24，28)中至少一个由双稳态电路构成。

15.根据权利要求5所述的装置，其中α＝0.5。

Images