CN116686094A - 一种晶体管装置 - Google Patents
一种晶体管装置 Download PDFInfo
- Publication number
- CN116686094A CN116686094A CN202180083276.9A CN202180083276A CN116686094A CN 116686094 A CN116686094 A CN 116686094A CN 202180083276 A CN202180083276 A CN 202180083276A CN 116686094 A CN116686094 A CN 116686094A
- Authority
- CN
- China
- Prior art keywords
- region
- emitter
- collector
- transistor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000005192 partition Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 75
- 239000002019 doping agent Substances 0.000 description 9
- 230000005669 field effect Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
一种晶体管装置，其为具有半导体结构的双极晶体管，所述结构包括与集极区及射极区相同的半导体类型的通道。所述通道比与之相交界的基极区更为浅薄。本发明结构能够改善电流增益，其亦能使晶体管装置在开启时，有选择地通过控制贯穿射极端子与集极端子间的电压，来实现单极传导或实现双极传导的工作模式。
Description
技术领域
本发明涉及一种晶体管装置，尤其涉及一种优于传统横向双极性结面型晶体管(bipolar junction transistor,BJT)的电流增益特性的晶体管装置。
背景技术
BJT的半导体结构与对应的结构配置使其射极与集极间的电流(受控电流)成为电子与电洞流电荷载流运动的结果，称为双极传导。
相比之下，在场效应晶体管(field effect transistor,FET)或结面场效晶体管(junction field effect transistor,JFET)中，源极端子与漏极端子间的电流(受控电流)主要是由于电子或电洞流的移动，而无法同时归因于两者，此称为单极传导或单载子型操作。
美国专利US6251716B1、US200316704A1与US2009206375是熟知的JFET配置的范例，因此其源极与漏极间的电流主要归因于单极传导。也即，一般本领域技术人员无法得到符合实际运用需求的晶体管装置。
发明内容
本发明的主要目的在于，克服现有技术所遭遇的上述技术问题并提供了一种晶体管装置，其由于通道的存在，与传统BJT半导体结构不同，晶体管装置可作为常开装置或常关装置来操作，取决于所施加在跨越射极端子与集极端子之间的电压。
在第一方面，本发明提供一种晶体管装置，具有：由第一类型半导体的第一区域所提供的集极区；与所述集极区关联的集极端子；由第一类型半导体的第二区域所提供的射极区；与所述射极区关联的射极端子；由位于所述集极区与所述射极区之间且与二者交界的半导体的第三区所提供的基极区；与所述基极区关联的基极端子；其中，所述基极区包括：第二类型半导体的次分区，及所述第一类型半导体的通道，其中，所述基极端子接触所述次分区；所述次分区与所述通道交界以提供第一二极管结面，并且与所述射极区及所述集极区二者交界以进一步形成数个二极管结面，所述通道与所述集极区及所述射极区两者交界并与两者互连，使所述装置在第一条件下的电路中实现时，即配置高于第一阈值电压的电压贯穿所述射极端子与集极端子，且所述基极端子是浮动或与所述射极端子形成短路时，所述集极端子与所述射极端子之间的电流至少主要归因于单极传导；通道的净掺杂浓度小于所述射极区与所述集极区的净掺杂浓度；并且所述通道具有自远离所述第一二极管结面所延伸而来足够小的深度，使所述装置在第二条件下的电路中实现时，即跨越所述射极端子与所述集极端子的电压低于第一阈值电压，且所述基极端子在浮动或与所述射极端子形成短路时，在所述第一二极管结面附近形成耗尽区用以约束所述通道，使所述装置的所述集极端子与所述射极端子之间基本上没有电流；以及，当所述装置在第三条件下的电路中实现时，即施加电压贯穿所述射极端子与所述集极端子，且贯穿所述射极端子与基极端子的电压导致电流通过所述基极端子时，所述集极端子与所述射极端子之间的电流至少主要归因于双极传导。
由于该通道的存在，与传统BJT半导体结构不同，该装置可作为常开装置或常关装置来操作，取决于所施加在跨越射极端子与集极端子之间的电压。
该阈值电压地值与在射极区与集极区间延伸的该通道的长度相关，因此通常也与该射极区与集极区之间的间隔距离相关。因此，对于预期的射极—集极电压范围而言，可以通过选择该通道的长度来制作该晶体管装置以在常开或常关下操作。
相同的屏蔽效应可以用来定义电路中所有晶体管装置的间距。这样的优势是，使得制造包含常开与常关晶体管的集成电路成为可能，而无需额外的处理步骤。此类电路可用来执行通常需要使用互补晶体管的功能，例如NMOS与PMOS，其需要更多的半导体层和/或生产步骤来实现。可根据此有益效果进一步应用包含逻辑门电路、仿真比较器与运算放大器电路。
在该第一条件下操作时，所施加贯穿射极端子与集极端子的电压(Vce)大于该第一阈值，且本晶体管装置系作为常开装置；该通道允许该些集极端子与射极端子间之单极传导，尽管没有电流通过该基极端子。
在该第二条件下操作时，贯穿射极端子与集极端子的电压低于第一阈值，该通道的非常小的深度(深度指提供给该通道的半导体层的小深度功能)意味着存在于该第一二极管结面附近之耗尽区足以使该通道具有足够高的电阻用以防止电流通过该通道。
换言之，当Vce大于阈值时，足以克服耗尽区，允许该射极与集极间存在电流。随着该通道长度的增加，克服耗尽区所需的Vce值也增加。
该通道非常小的绝对深度，以及其与基极次分区的深度相比的相对较小的深度，意味着在第三条件下操作时，即贯穿射极端子与基极端子的电压(Vbe)大于该基极—射极二极管结面之正向偏电压(bias voltage)(Vft)时，通过该基极端子电流的一大部分将归因于该射极及该基极次分区的双极传导，而非该通道的双极传导。
尽管如此，在第三条件下操作时，与具传统结构的BJT晶体管相比，该通道的存在给该晶体管提供改进的增益特性。这是因为该通道提供该些射极与集极区间的传导路径，其无需穿过二极管结面，且其能够提供相对较低电阻。
本晶体管装置的工作方式的一个结果为，当Vbe值变化至高于Vft时，Ice的比例可归因于双极传导与单极传导的变化，从而该晶体管之电流增益发生变化；随着双极传导比例的增加，该电流增益亦下降。
本发明提供的晶体管设计地另一有利的特征为，通过已知的Vce的电压范围选择该通道的长度，可让常关晶体管在Vbe值低于该基极射极二极管结面之正向偏电压时切换为开启。
换句话说，当电路工作于第四条件下，即其中贯穿射极端子与集极端子的电压介于该第一阈值(Vt)与第二阈值(Vt')之间(其中|Vt'|<|Vt|)时，工作为一常关晶体管的晶体管装置，当Vbe小于该基极射极二极管结面之正向偏电压(Vft)时，切换为开启。
在工作于第四条件下时，该射极与集极之间的电流是通过该通道的单极传导的结果，因此与在第四条件下状态相比，该装置具有更高的增益，尽管该射极与集极间的最大电流较小。
本晶体管装置用于在工作状态转为关闭和在第四条件下作切换时，通道因其太长(当Vbe＝0时)，对一个小于Vt值的Vce来说，得以克服该第一二极管结面附近之耗尽区。然而，若通道足够短，施加小的正向电压贯穿基极端子与射极端子(Vbe大于0)，又不足以克服该基极射极二极管结面附近的耗尽区(Vbe<Vft)，因此使Ibe＝0，足以削弱该第一二极管结面附近的耗尽区至容许该射极与集极间借由该通道流通电流的程度。在该第四条件下工作的本晶体管装置所需的Vbe最小值将取决于该晶体管装置的Vce与Vt值。
本发明实施例还公开了一个驱动器电路，其有助于数个第一级晶体管减少双极传导(即较多的单极传导—其中可能只有单极传导)以提供更高的增益，而数个第二级晶体管则增加双极传导以允许更高的额定电流，同时使得该装置的表面积最小(平面面积)。
对于本发明实施例，该通道的存在允许本晶体管装置在开启(在第一或第四条件下操作)与关闭间切换用以响应小于该基极—射极二极管正向电压绝对值(Vft)的Vbe变化，如此可允许例如二个具有相同配置的晶体管装置，例如皆为NPN或皆为PNP，用于切换驱动电路的两侧(高与低)，而非依照对一互补电路的现有技术的要求。
该通道的合适深度将取决于该晶体管设计的用来操作之Vce值和/或该通道之掺杂浓度。
例如，对于用来在0V与│5V│间电压下操作之晶体管而言，小于0.25μm(0.1μm或更小更好)的通道深度可能是合适的。
然而，在给定的工作电压下，该通道所允许的最大深度将明显小于设计的用来操作在可比对的操作电压下的JFET所会存在的深度。
相反地，与该第一二极管结面相反方向所延伸的次分区的深度可以等于或大于该通道的深度的五倍；在一些实施例中，该次分区的深度可以是该通道的深度的至少二十倍。
该次分区可包含第一部分与第二部分，且其中：该第一部分具有比该第二部分更高的净掺杂浓度；该基极端子透过该第一部分与第二部分电性连接；以及，其中该第二部分与该通道交界用以提供该第一二极管结面，且与该射极区与集极区两者交界以形成该另一二极管结面。如此可确保在该基极接点使用相对高掺杂的区域以提供奥姆接点，而较低掺杂的区域则与该信道、射极区与集极区相互交界。
为确保在第三条件下工作时以双极传导为主，需要仔细选择射极区、集极区与基极区的次分区的净掺杂浓度，以及射极区与集极区间之间的间距(亦称为基极宽度)；其确切数值将取决于各变量，例如Vce与Vbe的预期工作电压范围以及其半导体制造工艺所使用的材料；用于选择上述变量的值的方法与设计传统BJT结构的方法相同且常见，因此熟知本领域技术之人员将很容易理解。
该通道之净掺杂浓度可以等于或小于(例如0.1到1倍间)该次分区净掺杂浓度；如此可确保该第一二极管结面处的耗尽区与该次分区相比，优先存在于该通道内。例如，在该通道由P型半导体材料所构成，次分区由N型半导体材料所构成的情况下，该通道中P型掺杂剂之净掺杂浓度可为该通道中N型掺杂剂之净掺杂浓度的0.1到1倍。
为在该次分区的第一部分内提供良好导电特性，该次分区的第一部分的每平方公分具有1e16至5e17之净掺杂浓度，包括端值。
良好的双极传导特性还取决于集极区与射极区之间相对小的侧面间距，因此该些集极区与射极区之间的侧面间距可小于或等于1.5微米。
射极区和/或集极区可至少部分位于该基极的次分区内。
另一方面，本发明提供一种晶体管装置，其具有：由第一类型半导体的第一区域所提供的集极区；与所述集极区关联的集极端子；由第一类型半导体的第二区域所提供的射极区；与所述射极区关联的射极端子；由位于所述集极区与所述射极区两者之间且与二者交界的半导体第三区所提供的基极区；与所述基极区关联的基极端子，其中，所述基极区包括：第二类型半导体的次分区，和第一类型半导体的通道，其中，所述次分区与所述通道交界以提供二极管结面，且所述通道与所述集极区及所述射极区两者交界并相互互连；所述通道的净掺杂浓度系小于所述射极区与所述集极区的净掺杂浓度；且所述通道具有远自所述第一二极管结面延伸而来的与所述次分区相比足够小的深度，当在电路中运行该装置，而其中电压贯穿数个射极端子与集极端子且所述基极端子是浮动或与所述射极端子短路时，在该PN结面附近系形成耗尽区用以约束该信道，使该装置的集极端子与射极端子之间基本上没有电流。
该基极的次分区系可形成于该第一类型半导体基板层中，该基板因此可提供隔离多个个别半导体基体组件的功能。
为了最小化由所述基板、次分区及集极和/或射极区所组合导致的寄生晶体管的影响，该装置可进一步包含半导体第二类型地高掺杂区，使其安插以便分隔，在所述次分区与所述基板之间，高掺杂区具有比所述次分区高的净掺杂浓度。
该射极区与集极区可以，至少一部分，由多晶硅层提供；所掺杂多晶硅的图样可位于形成该基极区的硅芯片的表面上。
该射极区可以具有比该集极区更高的净掺杂浓度；或，该射极区与集极区的净掺杂浓度可基本相同。
附图说明
图1是本发明其中一种实施例中的晶体管的半导体结构的截面示意图；
图2是本发明图1中晶体管装置的操作特性如何随Vbe与Vce的变化而变化的示意图；
图3A是本发明图1中配置在开启条件下且其射极与集极间的传导主要归因于双极传导的晶体管截面示意图；
图3B是本发明图1中配置在关闭条件下的晶体管截面示意图；
图3C是本发明图1中配置在开启条件下且其射极与集极间的传导主要归因于单极传导的晶体管截面示意图；
图4A是本发明类似于图1但具更短间距X且其配置在开启条件下而射极与集极间的电流主要归因于单极传导的晶体管截面示意图；
图4B是本发明图4A中配置在关闭条件下的晶体管截面示意图；
图5A是本发明具体实施例中晶体管装置的另一半导体结构的截面示意图；
图5B是本发明图5A中半导体结构所实作的晶体管平面示意图；
图6A～图6I是本发明图5A与图5B中晶体管装置与其制造程序的示意图；
具体实施方式
本发明现在将参考以下附图和具体实施范例中加以描述。
请参阅图1所示，图1是晶体管的半导体结构的截面示意图。如图所示：本发明提供一种晶体管装置1，该晶体管装置1被视为对双极性结面晶体管(bipolar junctiontransistor,BJT)装置的改进并且在某些方面以类似方式工作；为此，本发明使用BJT标示该装置的各端子。
该装置1在本实施例中为PNP型且未按比例显示，其由掺杂的半导体材料所构成，提供了集极区2、射极区3与基极区4。该基极区4位于该集极区2与射极区3之间。
该集极区2与射极区3皆为P型半导体，按照惯例，该射极区3可以有比该集极区2更多的掺杂属性。例如，该集极区2的净掺杂浓度可大于或等于1×1018cm-3，该射极区3的净掺杂浓度可大于或等于2×1018cm-3；或，为便于制造，可以改为具有基本相同的净掺杂浓度。该集极端子C连接至该集极区2，该射极端子E连接至该射极区3，该基极端子B连接至该基极区4。
与传统BJT相比，该晶体管装置1的基极区4由二个不同类型的半导体区域组成：N型材料的第一区，下文中称为N型基极区4A，以及P型材料的第二区，下文中指该通道4B。
该基极端子B通过该N型区4A连接至该基极区4。该N型基极区4A与该通道4B直接交界以形成PN结面5。该N型基极区4A分别与该集极区2与射极区3直接交界。
该通道4B在该集极区2与射极区3两者之间延伸并与两者直接交界。与该集极区2和射极区3相比，该通道4B的净掺杂浓度非常小；例如，该通道的净掺杂浓度可小于或等于5×1016cm-3。
此外，该通道4B具有深度，即与NP结面5正交所延伸的尺寸，其比传统结面场效晶体管(junction field effect transistor,JFET)浅得多。
该次分区由第一部分与第二部分所构成。该第一部分的N掺杂剂的净浓度可在1e17/cm3左右；该第二部分的净掺杂浓度优选为例如约1e18/cm3或1e19/cm3。
下面描述实作上述特征的半导体结构。
该结构具有P型基板100，优选为硅晶圆或在该晶圆顶部磊晶所沉积的硅层。在该基板100内具N型区101；该N型区101与该基板100以N+型区102加以间隔；在该N型区101内具有延伸至该基板材料表面的额外的N+型区101A；该N型区101与额外的N+型区101A构成该晶体管装置1的N型基极区4A，伴随基极接点B透过额外的N+型区101A加以连接；该N型区101中N掺杂剂的净浓度可约为1e17/cm3；该N+型区102与额外的N+型区101A的净掺杂浓度优选为大约1e18/cm3或1e19/cm3。
该N型区101顶部贯穿延伸有轻掺杂P-区103，具备通道4B且与该N型区101交界用以提供该二极管结面5；该结构亦包含二个分离的P型区104、105。每一P型区104、105的第一部分104A、105A由P型掺杂多晶硅层的各自独立部分所提供；每一P型区104、105的第二部分104B、105B形成于该硅晶圆中且与该N型区101交界以提供相应的二极管结面5A、5B。
该半导体结构其中之一的范例制造程序描述如下。第一注入与扩散程序，使用第一屏蔽以在该P型基板100中形成该N+型区102；使用第二屏蔽形成该N型区101，借由P掺杂剂来反掺杂该N+型区101以将该N型区101延伸至该晶圆表面。
优选地可以不使用屏蔽，该晶圆表面进一步掺杂P掺杂剂以形成该P-层103贯穿该晶圆表面；该P-区103的净掺杂浓度优选为例如5e16/cm3或更小；确保很少或没有扩散发生，该P-区103的深度被保持得非常小。为便于理解，该P层103的相对厚度与其他层相比在图1中被夸大了。
使用第三屏蔽，N掺杂剂透过该晶圆表面被注入以反掺杂该P-区103的一部分来形成该额外的N+型区101A，使其延续该N型区101。
使用第四屏蔽，沉积并蚀刻多晶硅材料层以提供集极区与射极区2、3的数个部分104A、105A。使用第五屏蔽，该多晶硅材料以P掺杂剂加以掺杂并向下扩散以形成与该N型区101交界的数个第二部分104B、105B。
P掺杂剂注入后接着有一短暂退火，例如10秒，以修复该多晶硅与硅(polysiliconand silicon)之晶圆的晶体结构。
具体的工作模式：
请参阅图2所示，图2显示图1的晶体管装置的工作特性或模式，其如何根据贯穿该集极端子与射极端子的电压(Vce)以及贯穿该基极端子与射极端子的电压(Vbe)的变化而改变的示意图。如图所示：
借由PNP装置，例如图1所示的装置，无论工作模式如何，通常都以负极Vce操作，即施加至该集极的电压是比施加至该射极的电压更强的负极，而Vbe与阈值电压Vft为正向关系的负极的基极—射极结面则可为正极或负极。任何通过该基极端子的电流皆为负极的(亦即，电流是经由该基极端子引出)。相比之下，NPN装置是通常以正极Vce操作且具有正极Vft，而任何通过该基极的电流将为正极(亦即，电流是经由该基极推送入该装置)。
五种工作模式系标示为K、J、L、M与N来加以显示。当该装置关闭且没有电流通过任何端子时，该装置工作于区域K；当该装置开启时，则可在模式J、L、M与N中之一种模式下工作。
当该装置开启(即该集极与射极之间有电流)且没有或几乎没有(deminimus)电流通过该基极端子(即Ib＝0A)时，排除任何由电容效应所引起的临时开关电流，该装置工作在区域L或M；当该装置开启(即该集极与射极间存在非零电流)且该基极端子有电流(即Ib<0A)时，该装置工作在区域J或N。
|Vce|<|Vt|下的操作
当本晶体管装置1在|Vce|小于|Vt|时工作，本晶体管装置1作为常关装置。亦即，当Vbe为零时，该射极2与集极3间没有电流(该装置关闭(在(K)区操作))。
若|Vbe|增加致使该基极—射极二极管结面5B变为正向偏压时(即对一PNP晶体管而言，Vbe变得比–Vft更为负极；对一NPN晶体管而言，Vbe变得比Vft更为正极)，则该装置切换为开启，操作于开启的主要双极(Majority Bipolar)区J中，其电流通过该基极端子汲取，且该集极与射极间的电流主要归因于双极传导；
或者，若|Vbe|以相反方向增加，使该基极—射极二极管结面5B的反向偏压更强(即对一PNP晶体管而言，Vbe变得更为正极；对一NPN晶体管而言，Vbe变得更为负极)，之后该装置维持关闭(操作于区域K)。
在|Vce|大于|Vt'|且小于|Vt|处，该装置的工作与|Vce|小于|Vt'|处类似，唯有当|Vbe|接近但小于|Vft|时例外，该装置进入开启的主要双极区L中工作，在其中该装置为开启状态且通过该基极端子的电流为零，而该集极与射极间的电流主要归因于单极传导。
而当|Vbe|变得大于|Vft|，就进入过渡区N，其中该单极传导电流为最大，且双极传导电流增加直到双极传导电流大于单极传导电流，以此使该装置工作在开启的主要双极传导区J。
有利的是，常关装置可以在低于现有BJT的Vbe下切换为开启并在区域L中操作，且是具有优势地低于该基极射极二极管结面正向电压(Vft)。当在L区内操作时，与在J区内操作相比，对于相同的Vce而言，该装置具有明显更高的电流增益，但最大集极电流的数值较小。由于Vbe显著较低，当该装置在该L区操作时，具有比现有BJT显然更高的电流增益—接近无限增益，因其通过该基极端子的电流基本为零。
|Vce|>|Vt|下的操作
当本晶体管装置1在|Vce|大于阈值电压|Vt|下运作时，本晶体管装置1作为常开装置。亦即，当Vbe为零，例如因为该基极浮动或连接至该射极时，该射极与集极间的电流系超过最小(de minimis)电流。
当|Vce|大于|Vt|且Vbe为零或接近零时，该晶体管工作在开启的主要单极操作区域M中，其中，通过该基极端子的电流为零，且该集极与射极间的电流主要归因于单极传导。
当|Vbe|增加至Vft以上，致使该基极—射极二极管结面5B变为正向偏压时(即，对一PNP晶体管而言，Vbe变得比-Vft更为负极；对NPN晶体管而言，Vbe变得比Vft更为正极)，则该装置操作在该过渡区N，其中，该单极传导达至最大值，且该双极传导增加。当|Vbe|进一步增加，可归因于双极传导的Ice比例变得大于归因于单极传导电流之比例，其上的工作为开启且主要为双极(区域J)。
在该J区域中运行所需的Vbe幅度随着Vce的增幅而增加。
或者，若|Vbe|以反方向增加，致使该基极—射极二极管结面5B的反向偏压更强时(即对一PNP晶体管而言，Vbe变得更为正极；对一NPN晶体管而言，Vbe变得更为负极)，则该装置将关闭(操作区域K)。
在该关闭之区域K与该开启的主要单极区L与M之间是过渡区O，其中，该装置的工作不可预测或难以控制。例如，若该关闭的区域K中该集极电流小于1nA，且该开启的区域L与M中该集极电流为1uA或更大的数量级，则该过渡区O内该集极电流将为10nA至100nA的数量级。
该装置1在该集极区2与射极区3间具有距离X的横向间距，控制该通道4B的长度。Vt及Vt'之值与该射极区及集极区间的间距X相关。随X值的增加，|Vt|与|Vt'|的幅度亦增加。为使装置在该J区操作时具良好之双极传导特性，X的最大值通常为1.5微米。
电路的额定工作电压范围决定了将应用于其中晶体管之Vce值的范围。在已知Vce之情况下，可在设计该电路时选择电路内每个晶体管装置1的间距X用以决定其为常开装置或常关装置的工作模式。
请参阅图3A～图3C所示，其分别显示图1中配置在开启条件下且其射极与集极间的传导主要归因于双极传导的晶体管截面示意图、图1中配置在关闭条件下的晶体管截面示意图、和图1中配置在开启条件下且其射极与集极间的传导主要归因于单极传导的晶体管截面示意图。如图所示：图3A～图3C显示图1的装置，其射极区与集极区间的横向间距X被相对选择为较大，致使|Vce|小于|Vt|，且因此该装置工作为常关晶体管。在当前示例中，该间距X使Vce位于Vt与Vt'之间，从而允许该装置根据Vbe以区域J、K或L中任一个的特性操作。
图3A是图1中配置在开启条件下且其射极与集极间的传导主要归因于双极传导的晶体管截面示意性。
图3A是显示在主要为开启之双极条件下(图2之区域J)操作的常关装置。由于该射极端子E与基极端子B相比具有相对正极的电压，致使Vbe比Vft更为负极，由N型区101所提供居于该射极区3与次分区4A间的二极管结面5B具正向偏压，允许电流通过该射极端子E与基极端子B间的二极管结面5B流动(以箭头6表示)。因此，在该射极3与集极2间存在相应但大得多之电流，其归因于共同流过该通道4B的两种单极电流(以箭头7A表示)，及归因于流过该N型基极区4A双极传导的更大电流(以箭头7B表示)。通过该通道4B的单极传导的出现为该晶体管提供优于具有传统BJT结构晶体管之增益特性。
在具有大幅集极—射极电流处，该双极电流7B可明显大于该单极电流7A(例如大10倍之数量级)。相比之下，JFET的所有(或几乎所有)电流皆可归因于通过该通道之单极传导。
图3B显示图2中区域K所展示的处于关闭状态的装置。VCE与图3A中的所示相同，但该基极端子B浮动或连结至该射极端子E，因此没有电流通过该基极端子B。
此条件下生出耗尽区8，其概念如该PN结面5附近的虚线所示，由于该通道4B与该基极次分区相比非常浅薄且掺杂较弱，因此约束该通道4B以增加该通道4B的电阻使该射极3与集极2间达到基本上没有电流的程度。
图3C显示该装置操作于主要为开启的单极条件下(图2的区域L)，通过施加小于Vft且贯穿该射极与基极的非零电压Vbe。由于Vbe小于Vft，该射极3与N型基极区4A间的二极管结面5B没有足够的正向偏压以允许电流通过，因此没有电流通过该基极端子B或基极区4A；然而，由于该通道4B的净掺杂级数非常低，Vbe足以将二极管结面5周围之该耗尽区8减小至允许电流透过该射极区3与集极区2间的单极传导流过该通道4B的程度(以箭头7A表示)。在区域L内操作时，该晶体管藉由Ib＝0A而具高增益特性。然而，由于该信道浅薄，在该通道饱合之前可获得的最大电流与在区域J操作相比相对较低。
请参阅图4A与图4B所示，分别显示类似于图1但具更短间距X且其配置在开启条件下而射极与集极间的电流主要归因于单极传导的晶体管截面示意图、和该图4A中配置在关闭条件下的晶体管截面示意图。如图所示：图4A与图4B显示具有与图1半导体结构相同的不同装置，其不同之处在于该集极区2与射极区3间的间距X更小而因此具有更短通道4B。所选择的间距使得在为图3A～图3C的装置提供相同Vce范围的电路中操作时，Vce大于Vt且使该装置作为常开晶体管操作。
应该注意的是，虽然选择集极区与射极区之间的横向间距是控制该通道长度最方便的方法，但是借由在射极区与集极区间形成迂回路径的该信道，可对给定的横向射极—集极间距提供更长的通道长度。
图4A是显示处在主要为开启的单极条件下的该装置。VCE是与图3A～图3C中相关描述相同，不同在于与该集极2与射极3间的间距X更近，且因此该通道4B更短，所以即便在该基极端子B悬空或连接至该射极端子E的条件下，也足以克服二极管结面5周围的本质耗尽区。因此，虽然没有电流通过该基极端子B，该射极与集极间仍有电流通过该通道4A。
图4B是显示处于关闭状态的该装置，其是通过使该基极端子B比该射极端子E更大幅地为正极而达成。
请注意，该晶体管的表面积(即图1、图3A～3C图及图4A、图4B页面所示之尺寸)可根据该晶体管装置1所需要满足的最大额定电流加以选择，以增加包括该通道4B在内的该基极区域的宽度。
该基板层100是可连接至低电压以确保该基板与该N+层102间的该PN结面具有反向偏压，其可抑制来自相邻晶体管基极区之间的寄生横向NPN BJT晶体管的不良影响。
需要该横向N+层102的部分原因是为防止该P注入区103在该射极与基板间造成短路，并保证在该射极与该基板间所形成的该寄生垂直PNP BJT具很差的电流传导特性，有利于以比该装置集极电流大100多倍之幅度降低该寄生电流。
具不同半导体结构与制造方法之替代实施例
请参阅图5A与图5B所示，分别显示实际操作晶体管装置的另一半导体结构的截面示意图、及该图5A中半导体结构所实际操作的晶体管平面示意图。如图所示：图5A是实际操作的晶体管装置的另一半导体结构。与图1的结构相比，该结构更有利于制造生产。该虚线QR代表图5A的切面轴线。
例如，提供P型基板200，其可以是通过磊晶而沉积在晶圆顶部的硅晶圆或硅晶层。在该基板200内提供由上层N型区211、下层N型区212和位于两者之间的N+型区213所组成的N型井区210。
另一N+型区214的环系围绕该上层N型区211与该N+型区213。该N+型环214是与该N型井210重叠并据以向外延伸以提供该晶体管的该N型区4A。
提供该晶体管的信道4B的P-信道层220是位于该上层N型区211上方并与之直接接触。该P-通道层与其下方的该N型区211直接接触以提供二极管结面5。
值得注意的是，该N+型环区域214系向上延伸，围绕该P-通道层220以使该通道4B与该基板隔离。
该N型区211的掺杂浓度系在1e17/cm3至5e17/cm3的范围内。此与经常在JFET栅极中发现的高掺杂级数(>1e19/cm3)形成对比。
该P-通道层220具有1e16/cm3至1e17/cm3数量级的净掺杂浓度。
氧化层221位于该P-通道层220上方。该结构亦包含二个分离的P型区222、223，每个P型区皆延伸穿过该氧化层221及该P-通道层220，以提供相应的集极与射极区2、3。
每个P型区222、223的第一部分222A、223A是由位于该氧化层221上的P掺杂多晶硅层的数个部分所提供，以将射极端子与集极端子连接至该电路中。每个P型区222、223的第二部分222B、223B是由该延伸穿过该氧化层221的多晶硅层的数个部分所提供，以接触该晶圆表面。每个P型区222、223的第三部分222C、223C是形成在该硅晶圆中且与该N型区211交界，以提供相应的二极管结面5A、5B。
图形化的氧化层500及一金属层224系位于该氧化物与多晶硅层221、223之上。该金属层的第一部分224A是被图形化，以提供数个导电区域。该金属层224的第二部分224B是延伸穿过氧化层500、221内的孔洞，以接触该N+型区214提供该基极端子。
请参阅图6A～图6I所示，显示该图5A与图5B中晶体管装置其制造程序之示意图。如图所示：该图6A～图6I是范例程序，显示制造集成电路的部分区域，为二个具有图5A与图5B结构的晶体管。
该晶体管中的第一个是在集极区与射极区之间形成有相对小之间距X，而另一个则具有相对大之间距，选择该间距作为使在操作时，该第一个作为一常开晶体管操作，而另一个则作为一常关晶体管操作。可选择该第二晶体管的通道长度，使其在开启时以与图2之L、N或J区域所述相关的特性进行操作。
请参考图6A，系提供P型基板200。再参考图6B，其使用屏蔽、注入再扩散之程序以在P型晶圆200中形成数个单独的环形(圆形或其他相似形状)N+型区域214，每个晶体管一个。
请参考图6C，是使用屏蔽及注入之程序以在相对应的环214内形成数个N型井210。该扩散程序被省略以在表面下方(在该些N型层211、212间)留下更高掺杂的该N+层213。
请参考图6D，是使用未被屏蔽的P型注入程序以形成该P-通道层220。此可以为无扩散或退火的程序加以实施。因为形成该P通道区所需的掺杂非常弱，所以该注入对该N+型区不会有决定性影响。
请参考图6E，系将氧化层221通过沉积程序添加至该晶圆。沉积程序系被使用以确保该p-通道层220不受损。
光刻胶300被施加于该氧化层上。该光阻剂系被图形化以限定集极区与射极区间的间距X，并从而限定该通道4B的长度。在本范例中，该左侧晶体管的间距X系被选择为相对较小以提供一常开晶体管，而该右侧晶体管之间距X则被选择为相对较大以提供常关晶体管。
仅以一1um制造程序的尺寸为例，该右侧晶体管可以具有介于1.2微米与1.5微米间的通道长度；而该左侧晶体管则可以具有等于或小于0.8微米之通道长度。
请参考图6F，是蚀刻该氧化层并移除该屏蔽。
请参考图6G，是沉积多晶硅层400在该晶圆上(可选择整片晶圆)。该多晶硅层223直接接触该P-层220被暴露的表面，其上的该氧化层221已被去除以形成该些集极与射极接点222B、223B。
P型注入程序401(以箭头表示)是实施以将该多晶硅转化为P型，该程序亦增加与该多晶硅直接接触的P-层区域的净掺杂浓度，以形成集极端子与射极端子2、3之区域222C、223C。短退火步骤是激活注该入而不引发该P通道220的扩散。亦或，为减少处理时间，可沉积P型多晶硅。
请参考图6H，是屏蔽并蚀刻该多晶硅层400，以图形化具轨道222A、223A的集极端子与射极端子2、3。
请参考图6I，是进一步使用屏蔽与蚀刻程序以随之暴露该N+型环214之一区域及沉积金属224以提供该基极接点224B，并蚀刻图样以提供绕线层224A。
如以上各式所述的装置皆可被替代为NPN装置，使其具N型通道、数个射极及集极区，并P型基极次分区；如此，该装置将可以与上述相反的极性加以操作。
该射极区和/或该集极区可完全形成在该晶圆内，而非使用晶硅层。
上述结构系可结合齐纳二极管(zener diode)加以改变，通过提供附加P型区以在该些基极与集极端子间电性连接，如WO2019/229432所述参考引用；
该金属基极接点是可以多晶硅掺杂接点代替；如此将在该基极端子中引入齐纳二极管，好处为不需要任何金属层在邻近该装置处布线。
Claims (34)
1.一种晶体管装置，其特征在于，具有：
由第一类型半导体的第一区域提供的集极区；与所述集极区关联的集极端子；
由所述第一类型半导体的第二区域提供的射极区；与所述射极区关联的射极端子；
由位于所述集极区与所述射极区之间且与二者交界的半导体的第三区域所提供的基极区；与所述基极区关联的基极端子；
其中，所述基极区包括：
第二类型半导体的次分区，以及，
所述第一类型半导体的通道，
其中，所述基极端子接触所述次分区；
所述次分区与所述通道交界以提供第一二极管结面，并且所述次分区与所述射极区及所述集极区二者交界以进一步形成数个二极管结面，
所述通道与所述集极区及所述射极区两者交界并与两者互连，使所述装置在第一条件下的电路中实现时，即配置高于第一阈值电压的电压贯穿所述射极端子与所述集极端子，且所述基极端子是浮动或与所述射极端子之间形成短路时，所述集极端子与所述射极端子之间的电流至少主要归因于单极传导；
所述通道的净掺杂浓度小于所述射极区与所述集极区的净掺杂浓度；并且所述通道具有自远离所述第一二极管结面所延伸而来足够小的深度，使所述装置在第二条件下的电路中实现时，即跨越所述射极端子与所述集极端子的电压低于第一阈值电压，且所述基极端子在浮动或与所述射极端子形成短路时，在所述第一二极管结面附近形成耗尽区用以约束所述通道，使所述装置的所述集极端子与所述射极端子之间基本上没有电流；以及，
当所述装置在第三条件下的电路中实现时，即施加电压贯穿所述射极端子与所述集极端子，且贯穿所述射极端子与基极端子的电压导致电流通过所述基极端子时，所述集极端子与所述射极端子间之间的电流至少主要归因于双极传导。
2.根据权利要求1或2所述的晶体管装置，其特征在于，所述集极区与所述射极区之间的间隔小于或等于1.5微米。
3.一种晶体管，其特征在于，从第一二极管结面延伸而来的通道深度小于或等于0.25微米，最好小于或等于0.1微米。
4.根据前述任一项权利要求所述的晶体管装置，其特征在于，所述基极区的次分区包含第一部分与第二部分，其中：
所述第一部分具有比所述第二部分更高的净掺杂浓度；
所述基极端子通过所述第一部分电性连接所述第二部分；并且，
其中所述第二部分与所述通道交界以提供所述第一二极管结面，且与所述射极区及所述集极区二者交界以进一步形成所述数个二极管结面。
5.根据权利要求4所述的晶体管装置，其特征在于，所述通道的净掺杂浓度小于或等于所述次分区的第二部分的净掺杂浓度的一倍。
6.根据权利要求5所述的晶体管装置，其特征在于，所述通道的净掺杂浓度小于或等于所述次分区的第二部分的净掺杂浓度的0.1倍。
7.根据权利要求6所述的晶体管装置，其特征在于，所述基极的次分区的第二部分的净掺杂浓度在5e16/cm3到5e17/cm3之间。
8.根据权利要求7所述的晶体管装置，其特征在于，所述基极的次分区的第一部分的净掺杂浓度大于或等于1e18/cm3。
9.根据权利要求1所述的晶体管装置，其特征在于，所述次分区位于所述第一类型半导体基板层中，且所述装置进一步包含所述第二类型半导体的高掺杂区，其位于所述次分区的第二部分与所述基板两者之间并将二者分开；与所述次分区相比，所述高掺杂区具有高净掺杂浓度。
10.根据前述任一项权利要求所述的晶体管装置，其特征在于，所述射极区和/或所述集极区由掺杂多晶硅层提供，所述掺杂多晶硅层设于限定所述基极区的硅芯片上。
11.根据权利要求1所述的晶体管装置，其特征在于，所述次分区位于所述第一类型半导体基板层中，且所述装置进一步包含所述第二类型半导体的高掺杂区，其位于所述次分区的第二部分与基板两者之间并将二者分开；与所述次分区相比，所述高掺杂区具有高净掺杂浓度。
12.根据前述任一项权利要求所述的晶体管装置，其特征在于，所述射极区和/或所述集极区系由掺杂多晶硅层所提供，所述掺杂多晶硅层设于限定所述基极区的硅芯片上。
13.一种集成电路，其特征在于，包含二个如前述任一项权利要求所述的晶体管，其中，第一个晶体管的通道相对长，且在第一个晶体管的集极区与发射区之间存在相对大的横向间距；而第二个晶体管的通道相对短，且第二个晶体管的集极区与射极区之间具有相对小的横向间距。
14.一种集成电路的工作方法，所述集成电路为如权利要求11所述的集成电路，其特征在于，所述第一晶体管与所述第二晶体管在相同的集极—射极电压范围内工作，所述电压范围被选择为使所述第一晶体管与所述第二晶体管均作为常关型晶体管工作，以这种方式，所述第一晶体管的射极与集极之间的电流具有大于所述第二晶体管的双极传导分量，而所述第一晶体管作为常开型晶体管工作，所述第二晶体管作为常关型晶体管工作。
15.根据权利要求11所述的集成电路的工作方法，其特征在于，所述第一晶体管与所述第二晶体管均位于相同的集极—射极电压范围内工作，所述集极-射极电压范围被选择。
16.一种集成电路的制造方法，其特征在于，该集成电路包含两个如权利要求1所述的晶体管，
所述方法包含制造所述晶体管中的第一个，其在射极区与集极区之间具有第一横向间距；以及制造所述晶体管中的第二个，其在射极区与集极区之间具有第二横向间距；并且所述第一横向间距与所述第二横向间距不同。
17.根据权利要求13所述的集成电路的工作方法，其特征在于，包含：使用相同的屏蔽用于限定第一晶体管与第二晶体管二者的射极区与集极区之间的间隔。
18.根据权利要求14所述的集成电路的工作方法，其特征在于，包含在材料去除程序中使用屏蔽用于定义两个晶体管的射极区与集极区。
19.根据权利要求15所述的集成电路的工作方法，其特征在于，包含在所述基极区上沉积氧化层；使用屏蔽去除所述氧化层的数个部份；并在所述氧化层被去除的区域沉积多晶硅，用以提供集极区与射极区。
20.一种晶体管装置，其特征在于，具有：
由第一类型半导体的第一区域提供的集极区；与所述集极区关联的集极端子；
由所述第一类型半导体的第二区域所提供的射极区；与所述射极区关联的射极端子；
由位于所述集极区与所述射极区之间且与二者交界的半导体的第三区域所提供的基极区；与所述基极区关联的基极端子；
其中，所述基极区包括：
第二类型半导体的次分区，以及，
所述第一类型半导体的通道，
其中，所述基极端子接触所述次分区，
其中，所述基极区的次分区包含第一部分与第二部分，
所述第一部分具有比所述第二部分高的净掺杂浓度；
所述基极端子通过所述第一部分电性连接所述第二部分；并且，
所述第二部分与所述通道交界以提供第一二极管结面，并且与所述射极区及集极区二者交界以进一步形成数个二极管结面，
所述通道与所述集极区及所述射极区两者交界并与两者互连。
21.根据权利要求20所述的晶体管装置，其特征在于，所述集极区与所述射极区之间的间隔小于或等于1.5微米。
22.根据权利要求20或21所述的晶体管装置，其特征在于，所述通道的净掺杂浓度小于所述射极区与所述集极区的净掺杂浓度。
23.根据权利要求20～11任一项所述的晶体管装置，其特征在于，从第一二极管结面延伸而来的通道深度小于或等于0.25微米，且最好小于或等于0.1微米。
24.根据权利要求20～23任一项所述的晶体管装置，其特征在于，所述次分区的第二部分的净掺杂浓度在1e16/cm3至5e17/cm3之间。
25.根据权利要求20～24任一项所述的晶体管装置，其特征在于，所述集极区与所述射极区之间的横向隔离小于或等于1.5微米。
26.一种晶体管装置的工作方法，所述晶体管装置为如前述任一项权利要求所述的晶体管装置，其特征在于，
其中，当装置开启时，|Vce|<|Vft|，且|Vbe|<＝|Vce|；
其中，Vce是贯穿集极端子与射极端子的电压，
Vft是基极射极二极管结面的正向偏电压；以及
Vbe是贯穿集极端子与射极端子的电压。
27.根据权利要求26所述的工作方法，其特征在于，|Vce|≤1/2|Vft|。
28.根据权利要求26或27所述的工作方法，其特征在于，当处于关闭状态时：
|Vbe|<|Vft|。
29.一种晶体管装置，其特征在于，具有：
由第一类型半导体的第一区域提供的集极区；与所述集极区关联的集极端子；
由所述第一类型半导体的第二区域所提供的射极区；与所述射极区关联的射极端子；
由所述集极区与所述射极区之间且与二者交界的半导体的第三区域所提供的基极区；与所述基极区关联的基极端子；
其中，所述基极区包括：
第二类型半导体的次分区，以及，
所述第一类型半导体的通道，
其中，所述基极端子接触所述次分区；
所述次分区与所述通道交界以提供二极管结面，且所述通道与所述集极区及所述射极区两者交界并与两者互连；
所述通道的净掺杂浓度系小于射极区与集极区的净掺杂浓度；
所述通道具有远自所述第一二极管结面延伸而来足够小的深度，当在电路中实现所述装置，其中电压贯穿数个射极端子与集极端子且所述基极端子浮动或与所述射极端子短路时，在对应的PN结面附近形成耗尽区用以约束所述通道，使所述装置的集极端子与射极端子间基本上没有电流。
30.根据权利要求29所述的晶体管装置，其特征在于，所述通道是提供与集极区及射极区其中之一交界或与二者交界的唯一界面。
31.根据权利要求29所述的晶体管装置，其特征在于，所述次分区分别与射极区及该集极区二者交界以进一步形成数个二极管结面。
32.根据权利要求29或31所述的晶体管装置，其特征在于，所述次分区围绕射极区与集极区。
33.根据权利要求29，31或32所述的晶体管装置，其特征在于，所述次分区形成在第一类型半导体基板层中，所述装置进一步包含第二类型半导体的高掺杂区，其位于所述次分区与基板之间并将二者分开；与所述次分区相比，所述高掺杂区具有高净掺杂浓度。
34.根据权利要求29～33任一项所述的晶体管装置，其特征在于，射极区与集极区由掺杂多晶硅层所提供，所述掺杂多晶硅层设于限定所述基极区的硅芯片上。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB2019401.5 | 2020-12-09 | ||
| GB2116047.8 | 2021-11-08 | ||
| GB2116047.8A GB2612643A (en) | 2021-11-08 | 2021-11-08 | A novel transistor device |
| PCT/GB2021/053234 WO2022123261A1 (en) | 2020-12-09 | 2021-12-09 | A transistor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116686094A true CN116686094A (zh) | 2023-09-01 |
Family
ID=87781393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180083276.9A Pending CN116686094A (zh) | 2020-12-09 | 2021-12-09 | 一种晶体管装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116686094A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393575A (en) * | 1979-03-09 | 1983-07-19 | National Semiconductor Corporation | Process for manufacturing a JFET with an ion implanted stabilization layer |
| EP0268426A2 (en) * | 1986-11-17 | 1988-05-25 | Linear Technology Corporation | High speed junction field effect transistor for use in bipolar integrated circuits |
| US6251716B1 (en) * | 1999-01-06 | 2001-06-26 | Lovoltech, Inc. | JFET structure and manufacture method for low on-resistance and low voltage application |
| US20200203333A1 (en) * | 2018-12-21 | 2020-06-25 | Texas Instruments Incorporated | Vertical bipolar transistor for esd protection and method for fabricating |
-
2021
- 2021-12-09 CN CN202180083276.9A patent/CN116686094A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393575A (en) * | 1979-03-09 | 1983-07-19 | National Semiconductor Corporation | Process for manufacturing a JFET with an ion implanted stabilization layer |
| EP0268426A2 (en) * | 1986-11-17 | 1988-05-25 | Linear Technology Corporation | High speed junction field effect transistor for use in bipolar integrated circuits |
| US6251716B1 (en) * | 1999-01-06 | 2001-06-26 | Lovoltech, Inc. | JFET structure and manufacture method for low on-resistance and low voltage application |
| US20200203333A1 (en) * | 2018-12-21 | 2020-06-25 | Texas Instruments Incorporated | Vertical bipolar transistor for esd protection and method for fabricating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605412B2 (en) | Distributed high voltage JFET | |
| US9620496B2 (en) | Stacked protection devices with overshoot protection and related fabrication methods | |
| JP2007535812A (ja) | 半導体デバイスおよびその製造方法 | |
| JP2009539248A (ja) | バイポーラ接合トランジスタのためのコレクタ基板静電容量を減少させる構造体および方法 | |
| JPH0347593B2 (zh) | ||
| EP4070384B1 (en) | A transistor device | |
| US7888226B2 (en) | Method of fabricating power semiconductor device for suppressing substrate recirculation current | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| KR20160004193A (ko) | 정션 게이트 전계효과 트랜지스터, 반도체 디바이스 및 제조 방법 | |
| US7309905B2 (en) | Bipolar-based SCR for electrostatic discharge protection | |
| CN116686094A (zh) | 一种晶体管装置 | |
| WO2023079316A1 (en) | A transistor device and a method of operating thereof | |
| TWI836306B (zh) | 一種新型電晶體裝置 | |
| TWI855892B (zh) | 一種新型電晶體裝置 | |
| KR20230112730A (ko) | 트랜지스터 디바이스 | |
| TW202232715A (zh) | 半導體裝置、積體晶片及為積體晶片提供靜電放電保護的方法 | |
| TW202412260A (zh) | 新型電晶體裝置 | |
| KR100480674B1 (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
| CN118382934A (zh) | 一种晶体管器件及操作其的方法 | |
| JP2957795B2 (ja) | 半導体装置及びその製造方法 | |
| US20240332430A1 (en) | Semiconductor device | |
| JPH03227054A (ja) | Ｃｍｏｓプロセスとコンパチブルな相補型バイポーラ・トランジスタ | |
| JPS6241427B2 (zh) | ||
| KR100591247B1 (ko) | 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
| JP4231658B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 40098672 Country of ref document: HK |