CN116682832A - 一种阵列基板、显示面板及显示装置 - Google Patents
一种阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN116682832A CN116682832A CN202310769388.0A CN202310769388A CN116682832A CN 116682832 A CN116682832 A CN 116682832A CN 202310769388 A CN202310769388 A CN 202310769388A CN 116682832 A CN116682832 A CN 116682832A
- Authority
- CN
- China
- Prior art keywords
- sub
- groove
- substrate
- array substrate
- orthographic projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 260
- 239000002131 composite material Substances 0.000 claims abstract description 12
- 230000007704 transition Effects 0.000 abstract description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010618 wire wrap Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000011173 biocomposite Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请实施例提供一种阵列基板、显示面板及显示装置。阵列基板包括基底；复合走线层，复合走线层内包括触控信号线、第一显示信号线；第一绝缘层，位第一绝缘层上开设第一过孔；触控电极层包括多个触控电极，触控电极通过第一过孔与触控信号线电连接；第二绝缘层，第二绝缘层包括第一部分，第一部分在基底上的正投影覆盖第一过孔在基底上的正投影；第一部分远离基底的一侧包括凹槽，第一凹槽位于第二凹槽的至少一侧且第一凹槽的最大深度小于第二凹槽的最大深度，第二凹槽在基底上的正投影与第一过孔在基底上的正投影交叠。第一凹槽使第二凹槽与阵列基板上除第一部分之外的其他区域之间有一定过渡，进而减小阵列基板出现显示不均等显示问题的风险。
Description
【技术领域】
本申请涉及显示技术领域，其特别涉及一种阵列基板、显示面板及显示装置。
【背景技术】
随着科学技术的不断发展，各种各样的阵列基板已广泛应用于人们的日常生活以及工作中。目前，为了减薄阵列基板厚度，部分阵列基板中会将触控走线与部分显示信号线同层设置，且触控走线与触控信号线通过过孔电连接。
然而，由于过孔附近的阵列基板与阵列基板上其余部分相比存在明显的凹陷，在电场驱动下，阵列基板容易出现显示不均等显示问题，影响显示效果。
【申请内容】
有鉴于此，本申请实施例提供了一种阵列基板、显示面板及显示装置。
第一方面，本申请实施例提供了一种阵列基板，包括：
基底；
复合走线层，位于基底一侧，复合走线层内包括触控信号线、第一显示信号线；
第一绝缘层，位于复合走线层远离基底一侧，第一绝缘层上开设第一过孔；
触控电极层，位于第一绝缘层远离复合走线层的一侧；触控电极层包括多个触控电极，触控电极通过第一过孔与触控信号线电连接；
第二绝缘层，位于触控电极层远离第一绝缘层一侧；
其中，第二绝缘层包括第一部分，第一部分在基底上的正投影覆盖第一过孔在基底上的正投影；第一部分远离基底的一侧包括第一凹槽和第二凹槽，第二凹槽在基底上的正投影与第一过孔在基底上的正投影交叠，第一凹槽位于第二凹槽的至少一侧且第一凹槽的最大深度小于第二凹槽的最大深度。
在第一方面一些可实现方式中，第一凹槽在基底上的正投影环绕第二凹槽在基底上的正投影。
在第一方面一些可实现方式中，第一凹槽在基底上的正投影与第一过孔在基底上的正投影至少部分交叠。
在第一方面一些可实现方式中，第一凹槽在基底上的正投影与第一过孔在基底上的正投影无交叠。
在第一方面一些可实现方式中，阵列基板还包括遮光结构；沿垂直于阵列基板所在面的方向，第一部分包括沿第一方向排布的第一子部分与第二子部分，第一方向与第一显示信号线的延伸方向交叉；
沿垂直于阵列基板所在面的方向，遮光结构覆盖第一子部分的至少部分，遮光结构覆盖第二子部分；第一子部分中被遮光结构覆盖的部分包括第一边缘，第二子部分包括第二边缘；沿第一方向，第一边缘位于第一子部分被遮光结构覆盖的部分中远离第二子部分的一侧，第二边缘位于第二子部分远离第一子部分的一侧；
其中，第一边缘在基底上的正投影与遮光结构在基底上的正投影沿第一方向的最小距离为d1，第二边缘在基底上的正投影与遮光结构在基底上的正投影沿第一方向的最小距离为d2，d1＜d2；第一子部分包括第一凹槽，第二子部分包括第二凹槽且不包括第一凹槽。
在第一方面一些可实现方式中，第一过孔包括第三子部分与第四子部分，沿垂直于阵列基板所在面的方向，第三子部分与第一子部分交叠且第四子部分与第二子部分交叠；
第三子部分包括第一凹槽，第四子部分包括第二凹槽且不包括第一凹槽。
在第一方面一些可实现方式中，第三子部分的至少部分区域内未设置触控电极，第四子部分的至少部分区域内设置触控电极。
在第一方面一些可实现方式中，第四子部分中包括至少两个深度不同的第二凹槽。
在第一方面一些可实现方式中，第一部分中包括至少两个深度不同的第一凹槽。
在第一方面一些可实现方式中，阵列基板还包括多个子像素，多个子像素中包括红色子像素及第一颜色子像素；
第一部分在基底上的正投影与相邻的红色子像素在基底上的正投影之间距离为d3，第一部分在基底上的正投影与相邻的第一颜色子像素在基底上的正投影之间距离为d4，d3＜d4。
在第一方面一些可实现方式中，第一凹槽的最大深度在0.05um～0.18um之间。
在第一方面一些可实现方式中，第一凹槽在基底上的正投影的宽度大于等于0.6um。
第二方面，本申请实施例提供了一种显示面板，包括如第一方面提供的阵列基板。
第三方面，本申请实施例提供了一种显示装置，包括如第二方面提供的显示面板。
在本申请实施例中，在阵列基板的第二绝缘层上的第一部分远离基底一侧设置第一凹槽与第二凹槽，第一部分在基底上的正投影覆盖第一过孔在基底上的正投影，且第一凹槽最大深度小于第二凹槽最大深度，即在第二绝缘层的第一部分采用深浅孔的设计，第一凹槽的存在使第二凹槽与阵列基板上除第一部分之外的其他区域之间有一定过渡，避免了阵列基板表面有明显凹陷，进而减小阵列基板出现显示不均等显示问题的风险。
【附图说明】
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种阵列基板的剖面示意图；
图2为本申请实施例提供的一种阵列基板的剖面示意图；
图3为图1中A区域的放大示意图；
图4为相关技术提供的一种阵列基板局部剖面图；
图5为本申请实施例提供的一种阵列基板局部俯视图；
图6为本申请实施例提供的一种阵列基板局部俯视图；
图7为本申请实施例提供的一种阵列基板局部俯视图；
图8为图7中M1M2的剖面示意图；
图9为本申请实施例提供的一种阵列基板局部示意图；
图10为图9中B部分的一种放大示意图；
图11为图9中B部分的一种放大示意图；
图12为图9中J1J2方向的一种剖面示意图；
图13为图1中A部分的放大示意图；
图14为图9中J1J2方向的一种剖面示意图；
图15为图9中J1J2方向的一种剖面示意图；
图16为图9中J1J2方向的一种剖面示意图；
图17为图1中A部分的放大示意图；
图18为本申请实施例提供的一种阵列基板局部俯视图；
图19为本申请实施例提供的一种显示装置示意图。
其中，00-阵列基板；S-基底；CL-复合走线层；D1-第一绝缘层；D2-第二绝缘层；P1-第一区域；01-第一过孔；13-第三子部分；14-第四子部分；T-触控电极层；TX-触控信号线；TE-触控电极；L1-第一显示信号线；DR-漏极；P1-第一部分；P11-第一子部分；P12-第二子部分；G1-第一凹槽；G2-第二凹槽；BM-遮光结构；CV-第一晶体管；F1-第一边缘；F2-第二边缘；Ir-红色子像素；I1-第一颜色子像素；Ig-绿色子像素；Ib-蓝色子像素；10-显示面板。
【具体实施方式】
为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本说明书的描述中，需要理解的是，本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语，是指在合理的工艺操作范围内或者公差范围内，可以大体上认同的，而不是一个精确值。
应当理解，尽管在本申请实施例中可能采用术语第一、第二、第三等来描述绕线部、子部等，但这些绕线部、子部等不应限于这些术语。这些术语仅用来将绕线部、子部等彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一绕线部也可以被称为第二绕线部，类似地，第二绕线部也可以被称为第一绕线部。
本案申请人通过细致深入研究，对于现有技术中所存在的问题，而提供了一种解决方案。
图1为本申请实施例提供的一种阵列基板的剖面示意图。
如图1所示，本申请实施例提供了一种阵列基板00，包括：基底S；基底S可以为刚性基底，如玻璃基底；也可以为柔性基底，如聚合物基底、生物复合膜基底。
复合走线层，复合走线层位于基底S一侧，复合走线层内包括触控信号线TX、第一显示信号线L1，触控信号线TX与第一显示信号线L1同层，二者同层可以减少阵列基板00的厚度，以实现薄面板。可选地，第一显示信号线L1可以为数据线，也可以为扫描线。
第一绝缘层D1，位于复合走线层远离基底S一侧，第一绝缘层D1上开设第一过孔01。
触控电极层，位于第一绝缘层D1远离复合走线层的一侧，用于对用户的触控操作做出响应。触控电极层包括多个触控电极TE，触控电极TE通过第一过孔01与触控信号线TX电连接。
第二绝缘层D2，位于触控电极层远离第一绝缘层D1一侧，避免触控电极层远离第一绝缘层D1的一侧与其他导电结构发生电接触。
可选地，阵列基板00可以为液晶阵列基板，即阵列基板00可以作为液晶显示面板中的阵列基板。如图1所示，触控电极TE可以复用为公共电极CE，阵列基板00还可以包括像素电极PE。
图2为本申请实施例提供的一种阵列基板的剖面示意图。
可选地，当阵列基板00为液晶阵列基板时，如图1所示，像素电极PE可以位于公共电极CE远离第一信号线L1/触控走线TX的一侧；可选地，如图2所示，公共电极CE可以位于像素电极P远离第一信号线L1/触控走线TX的一侧。
当阵列基板00为液晶阵列基板时，第二绝缘层D2远离触控电极层T的一侧还可以包括配向层。
图3为图1中A区域的放大示意图。
如图1-3所示，第二绝缘层D2包括第一部分P1，第一部分P1在基底S上的正投影覆盖第一过孔01在基底S上的正投影，其中，第一部分P1为第二绝缘层D2上相对于第二绝缘层D2其他区域具有凹陷的区域，或者第一部分P1为第二绝缘层D2上相对于第二绝缘层D2其他区域具有更深凹陷的区域。如图3所示，第一部分P1远离基底S的一侧包括第一凹槽G1和第二凹槽G2，第二凹槽G2在基底S上的正投影与第一过孔01在基底S上的正投影交叠。
需要说明的是，当阵列基板00为液晶阵列基板时，第一凹槽G1与第二凹槽G2的形成过程可以不同。
第二凹槽G2的形成过程可以为：在阵列基板00制备过程中，由于第一过孔01存在，触控电极TE在第一过孔01内产生第二凹槽G2，即当蒸镀位于第一过孔01远离基底S的各个膜层时，例如，蒸镀触控电极层T、第二绝缘层D2时，由于触控电极层T、第二绝缘层D2均在前一膜层的基础上随形附着，因此第二绝缘层D2在第一过孔01使得第二绝缘层D2在垂直于基底S方向上的正投影所在区域及附近产生第二凹槽G2。
第一凹槽G1的形成过程可以为，根据第二凹槽G2的位置确定设置第一凹槽G1的位置，并对第二绝缘层D2上该位置进行湿法刻蚀或干法刻蚀产生。
图4为相关技术提供的一种阵列基板局部剖面图。
如图4所示，在本申请之前的相关技术中，第二绝缘层D2上只包括第二凹槽G2而不包括第一凹槽G1，由于第二凹槽G2深度较大，第二凹槽G2在阵列基板00上为明显凹陷，容易导致阵列基板00出现显示不均等显示问题。进一步地，当阵列基板00为液晶阵列基板时，则阵列基板00相对设置有对置基板，且阵列基板00与对置基板之间有液晶。阵列基板远离衬底S的表面在第二凹槽G2上存在明显凹陷，则阵列基板21上的配向层会在第二凹槽G2内大量聚集，导致配向层的厚度在第二凹槽G2的边缘附近明显变薄，则第二凹槽G2附近的液晶配向混乱，
需要说明的是，在本申请之前的相关技术中，当阵列基板00为液晶阵列基板时，当像素电极PE位于公共电极CE远离第一信号线L1/触控走线TX的一侧时，像素电极PE与数据线D在沿垂直于阵列基板00所在面的方向上距离较远，导致第二凹槽G2的面积较大且深度更大，更易产生上述技术问题。
还需要说明的是，在本申请之前的相关技术中，当阵列基板00为液晶阵列基板时，当公共电极CE位于像素电极PE远离第一信号线L1/触控走线TX的一侧时，公共电极CE与触控走线TX在沿垂直于显示模组00所在面的方向上距离较远，导致第二凹槽G2的面积较大且深度更大，更易产生上述技术问题。
如图1-3所示，第一凹槽G1位于第二凹槽G2的至少一侧且第一凹槽G1的最大深度小于第二凹槽G2的最大深度。即在第二绝缘层D2的第一部分P1采用深浅孔的设计，第一凹槽G1的存在使得第二凹槽G2所在区域与阵列基板00除第一部分P1以外的其他区域远离基底S的表面高度之间有一定过渡，避免了阵列基板00表面有明显凹陷，进而减小阵列基板00出现显示不均等显示问题的风险。
需要说明的是，当阵列基板00为液晶阵列基板时，在阵列基板00制作时，配向层部分流动到第一凹槽G1，可以避免配向层过快地流向第二凹槽G2内导致第二凹槽G2边缘的配向层厚度过薄的问题，进而减小阵列基板00出现显示不均等显示问题的风险。
图5为本申请实施例提供的一种阵列基板局部俯视图。
可选地，如图5所示，第一凹槽G1在基底S上的正投影至少部分环绕第二凹槽G2在基底S上的正投影。使第二凹槽G2至少部分边缘与阵列基板00上除第一部分P1的其他部分之间有一定过渡，进而减小阵列基板00出现显示不均等显示问题的风险。
图6为本申请实施例提供的一种阵列基板局部俯视图。
在一些实施例中，如图6所示，第一凹槽G1在基底S上的正投影环绕第二凹槽G2在基底S上的正投影。使第二凹槽G2的全部边缘与阵列基板00上除第一部分P1的其他部分之间有一定过渡，避免了第二凹槽G2部分边缘处在阵列基板00上有明显凹陷，进而减小阵列基板00出现显示不均等显示问题的风险。
当阵列基板00为液晶阵列基板时，在阵列基板00制作时，进入第一凹槽G1的配向层环绕第二凹槽G2，从而配向层在第二凹槽G2的边缘上均匀分布，减少第二凹槽G2部分边缘出现显示不均等显示问题的风险。
进一步地，第一凹槽G1在基底S上的正投影环绕第二凹槽G2在基底S上的正投影，且第一凹槽G1的深度及坡度一致，当阵列基板00为液晶阵列基板时，配向层在第一凹槽G1内的流速一致，减少第一凹槽G1边缘由于配向层厚度不均带来显示不均等显示问题的风险。
在一些实施例中，如图3所示，第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影至少部分交叠。由于第二凹槽G2深度较大容易引起阵列基板00产生显示不均现象，而第二凹槽G2的形成原因为阵列基板00上存在第一过孔01，因此第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影至少部分交叠，第一凹槽G1占据第二凹槽G2的至少部分边缘，从而减小第二凹槽G2底部到边缘的距离，进而减小阵列基板00上的明显凹陷。且第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影至少部分交叠可以减小第一凹槽G1及第二凹槽G2在第二绝缘层D2上所占区域的面积，减小对阵列基板00发光显示的影响。
可选地，第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影部分交叠；可选地，第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影全部交叠。
需要说明的是，当阵列基板00为液晶阵列基板且第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影至少部分交叠时，第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影的交叠面积大小设计可以取决于第二凹槽G2内壁的坡度。若第二凹槽G2内壁坡度越大，配向层在第二凹槽G2边缘处流动速度过快，则对应的第一凹槽G1应宽度较大，以尽可能减缓配向层在第二凹槽G2边缘的流动速度，此时第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影的交叠面积较小；反之，若第二凹槽G2内壁坡度越小，配向层在第二凹槽G2边缘处流动速度较慢，则对应的第一凹槽G1可以宽度较小，此时第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影的交叠面积较大。
图7为本申请实施例提供的一种阵列基板局部俯视图；图8为图7中M1M2的剖面示意图。
在一些实施例中，如图7、图8所示，第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影无交叠。第一凹槽G1在阵列基板00上也产生一定的凹陷，从而降低第二凹槽G2的明显程度。
当阵列基板00为液晶阵列基板时，配向层向第二凹槽G2流动时，配向层被第一凹槽G1拦截一部分，从而避免配向层在第一部分P1流动过快，进而避免配向层在第一凹槽G1的边缘过薄，进而减少阵列基板产生显示不均等显示问题的风险。
需要说明的是，当阵列基板00为液晶阵列基板且第一凹槽G1在基底S上的正投影与第一过孔01在基底S上的正投影无交叠时，第一凹槽G1的宽度与第二凹槽G2的深度有关，若第二凹槽G2深度较大，则配向层在第二凹槽G2边缘处流动速度较快，则对应的第一凹槽G1应宽度较大，以使第一凹槽G1尽可能减缓配向层流动速度，减少第二凹槽G2边缘处配向层厚度过薄的风险，进而减少阵列基板00产生斜线不良的风险。
图9为本申请实施例提供的一种阵列基板局部示意图。
在一些实施例中，如图9所示，阵列基板00还包括遮光结构BM；阵列基板00中的信号线(如第一显示信号线L1)、第一晶体管CV等与遮光结构BM交叠。以便观看者观看阵列基板00时无法看到阵列基板00上的信号线(如第一显示信号线L1)、第一晶体管CV等，进而提高观看者的观看体验。
如图9所示，沿垂直于阵列基板00所在面的方向，第一部分P1包括沿第一方向X排布的第一子部分P11与第二子部分P12，第一方向X与第一显示信号线的延伸方向交叉；沿垂直于阵列基板00所在面的方向，遮光结构BM覆盖第一子部分P11的至少部分，且遮光结构覆盖第二子部分P12。
可选地，遮光结构BM覆盖第一子部分P11的部分；可选地，遮光结构BM覆盖第一子部分P11的全部。需要说明的是，遮光结构BM覆盖第一子部分P11的部分或全部，与第一子部分P11的面积大小有关，即若第一子部分P11面积较小，则遮光结构BM可以覆盖第一子部分P11的全部以减少阵列基板00出现显示不均的风险；若第一子部分P11面积较大，则遮光结构BM可以覆盖第一子部分P11的部分以避免遮光结构BM覆盖范围过大导致被观看者注意到遮光结构，从而提高显示效果。
图10为图9中B部分的一种放大示意图，图11为图9中B部分的一种放大示意图。
如图10及图11所示，第一子部分P11中被遮光结构BM覆盖的部分包括第一边缘F1，第二子部分P12包括第二边缘F2；沿第一方向X，第一边缘F1位于第一子部分P11被遮光结构BM覆盖的部分中远离第二子部分P121的一侧，第二边缘F2位于第二子部分P12远离第一子部分P11的一侧。
需要说明的是，第一边缘F1与第一子部分P11的边缘可以相同，也可以不同。如图10所示，当遮光结构BM覆盖第一子部分P11的部分时，第一边缘F1与第一子部分P11的边缘不同。如图11所示，当遮光结构BM覆盖第一子部分P11的全部时，第一边缘F1与第一子部分P11的边缘相同。
如图9所示，第一边缘F1在基底S上的正投影与遮光结构BM在基底S上的正投影沿第一方向X的最小距离为d1，第二边缘F2在基底S上的正投影与遮光结构BM在基底S上的正投影沿第一方向X的最小距离为d2，d1＜d2。
如图10所示，当遮光结构BM覆盖第一子部分P11的部分时，d1＝0，此时显然d1<d2。如图11所示，当遮光结构BM覆盖第一子部分P11的部分时，d1>0，此时第一边缘F1较第二边缘F2离遮光结构BM边缘的最短距离更小，因此d1<d2。
图12为图9中J1J2方向的一种剖面示意图。
如图12所示，第一子部分P11包括第一凹槽G1，第二子部分P12包括第二凹槽G2且不包括第一凹槽G1。第二子部分P12距离遮光结构BM的边缘更远，第二子部分P12附近的显示光线出现问题也不易部被察觉。而第一子部分P11距离遮光结构BM的边缘更近，甚至第一子部分P11存在未被遮光结构BM覆盖的部分，因此第一子部分P11附近的显示光线出现问题时，被人眼看到的风险更大，因此在第一子部分P11一侧设置第一凹槽G1可以减小第一子部分P11一侧的第二凹槽G2的凹陷明显程度，从而减小第一子部分P11被人眼发现显示不均现象。，且不在第二子部分P12上设置第一凹槽G1可以提高阵列基板00制备效率。需要说明的是，当遮光结构BM覆盖第一子部分P11的部分时，若第一子部分P11不包括第一凹槽G1，则第一子部分P11的边缘依旧有可能存在显示不均问题，如遮光结构BM覆盖第一子部分P11边缘，而未覆盖产生显示不均现象的区域。
图13为图1中A部分的放大示意图。
如图13所示，需要说明的是，当阵列基板00为液晶阵列基板时，第二绝缘层D2上第一凹槽G1与第二凹槽G2产生的方式可以相同，如第二凹槽G2的形成过程可以与上述相同，且第一凹槽G1的形成过程为：在第一绝缘层D1中位于第一过孔01边缘或第一过孔01附近所在区域的部分刻蚀形成初始凹槽，由于蒸镀触控电极层T、第二绝缘层D2在前一层的基础上随形附着，因此第初始凹槽上方的第二绝缘层D2远离在基底S的表面产生第一凹槽G1。
图14为图9中J1J2方向的一种剖面示意图。
在一些实施例中，如图14所示，第一过孔01包括第三子部分13与第四子部分14，沿垂直于阵列基板00所在面的方向，第三子部分13与第一子部分P11交叠且第四子部分14与第二子部分P12交叠；第三子部分13包括凹槽，第四子部分14包括凹槽且不包括凹槽。可选地，可以在刻蚀第一过孔01时将第三子部分13的凹槽一并刻蚀，并不对第四子部分14刻蚀凹槽，即可在第二绝缘层D2的第一子部分P11产生第一凹槽G1且第二子部分P12一侧包括第二凹槽G2且不包括第一凹槽G1。
在刻蚀过孔01时将第三子部分13的凹槽一并刻蚀，可以提高凹槽的制作效率，进而提高阵列基板00的制作效率，且只刻蚀第三子部分13一侧的凹槽而不对第四子部分14刻蚀凹槽，进一步提高阵列基板00的制作效率。
图15为图9中J1J2方向的一种剖面示意图。
在一些实施例中，如图15所示，第三子部分13的至少部分区域内未设置触控电极TE，第四子部分14的至少部分区域内设置触控电极TE。即触控电极TE至少部分位于过孔01内不包括凹槽的一侧，以便第三子部分13在刻蚀凹槽时，不用考虑触控电极TE的厚度，因此第三子部分13中凹槽深度更浅，凹槽的蚀刻效率更高，进而提高阵列基板00的制备效率。
进一步的，第四子部分14的部分区域内设置触控电极TE。
进一步地，第四子部分14的全部区域内设置触控电极TE。
图16为图9中J1J2方向的一种剖面示意图。
在一些实施例中，如图16所示，当第三子部分13的至少部分区域内未设置触控电极TE，第四子部分14的至少部分区域内设置触控电极时，第四子部分14中包括至少两个深度不同的凹槽。即触控电极TE的一侧包括两个深度不同的凹槽G2，以增大触控电极TE在第一过孔01中的体积，从而保证第三子部分13一侧未设置触控电极TE情况下的触控信号的传输。
图17为图1中A部分的放大示意图。
在一些实施例中，如图17所示，第一部分P1中包括至少两个深度不同的第一凹槽G1。多个第一凹槽G1的存在使第二凹槽G2与阵列基板00除第一部分P1以外的其他区域之间呈梯度过渡，进一步减小阵列基板00表面凹陷的明显程度，进而减小阵列基板00出现显示不均等显示问题的风险。
可选地，当第一过孔01包括第三子部分13与第四子部分14，沿垂直于阵列基板00所在面的方向，第三子部分13与第一子部分P11交叠且第四子部分14与第二子部分P12交叠；第三子部分13包括凹槽时，第三子部分13中包括至少两个深度不同的凹槽。使阵列基板00上各层逐层附着后，第一部分P1中包括至少两个深度不同的第一凹槽G1。
图18为本申请实施例提供的一种阵列基板局部俯视图。
在一些实施例中，如图18所示，阵列基板00还包括多个子像素I，多个子像素I中包括红色子像素Ir及第一颜色子像素I1；可选地，第一颜色子像素I1包括绿色子像素Ig及蓝色子像素Ib。
第一部分P1在基底S上的正投影与相邻的红色子像素Ir在基底S上的正投影之间距离为d3，第一部分P1在基底S上的正投影与相邻的第一颜色子像素I1在基底S上的正投影之间距离为d4，d3＜d4。经过实验发现，当第一过孔01位于红色子像素Ir一侧时，阵列基板00的显示不均现象相对于第一过孔01位于第一颜色子像素I1一侧时更不明显，因此第一部分P1更靠近红色子像素Ir可以进一步减少阵列基板00产生显示不均现象的风险。
在一些实施例中，第一凹槽G1的最大深度在0.05um～0.18um之间，以避免第一凹槽G1深度过大导致为阵列基板00带来新的显示不均的问题，且避免第一凹槽G1深度过小无法满足第二凹槽G2与阵列基板00上除第一部分P1之外的其他区域的过渡需求导致无法解决第二凹槽G2带来的显示不均问题。
在一些实施例中，第一凹槽G1在基底S上的正投影的宽度大于等于0.6um。以避免第一凹槽G1宽度过大导致降低阵列基板00的制作效率，且避免第一凹槽G1宽度过小无法满足第二凹槽G2与阵列基板00上除第一部分P1之外的其他区域的过渡需求导致无法解决第二凹槽G2带来的显示不均问题。
图19为本申请实施例提供的一种显示装置示意图。
如图所示，本申请实施例提供了一种显示面板10，包括如第一方面提供的阵列基板00。显示面板01可为手机、电脑、智能可穿戴设备(例如，智能手表)以及车载显示设备等电子设备的显示面板01。
本申请提供的显示面板10中，在阵列基板00的第二绝缘层D2上的第一部分P1远离基底S一侧设置第一凹槽G1与第二凹槽G2，第一部分P1在基底S上的正投影覆盖第一过孔01在基底S上的正投影，且第一凹槽G1最大深度小于第二凹槽G2最大深度，即在第二绝缘层D2的第一部分P1采用深浅孔的设计，第一凹槽G1的存在使第二凹槽G2与阵列基板00上除第一部分P1之外的其他区域之间有一定过渡，避免了阵列基板00表面有明显凹陷，进而减小显示面板10出现显示不均等显示问题的风险。
如图所示，本申请实施例还提供了一种显示装置，包括如上述任意一个实施例提供的显示面板10。示例性的，显示装置可为手机、电脑、智能可穿戴设备(例如，智能手表)以及车载显示设备等电子设备，本发明实施例对此不作限定。
本申请提供的显示装置中，阵列基板00的第二绝缘层D2上的第一部分P1远离基底S一侧设置第一凹槽G1与第二凹槽G2，第一部分P1在基底S上的正投影覆盖第一过孔01在基底S上的正投影，且第一凹槽G1最大深度小于第二凹槽G2最大深度，即在第二绝缘层D2的第一部分P1采用深浅孔的设计，第一凹槽G1的存在使第二凹槽G2与阵列基板00上除第一部分P1之外的其他区域之间有一定过渡，避免了阵列基板00表面有明显凹陷，进而减小显示装置中出现显示不均等显示问题的风险。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。
Claims (14)
1.一种阵列基板，其特征在于，包括：
基底；
复合走线层，位于所述基底一侧，所述复合走线层内包括触控信号线、第一显示信号线；
第一绝缘层，位于所述复合走线层远离所述基底一侧，所述第一绝缘层上开设第一过孔；
触控电极层，位于所述第一绝缘层远离所述复合走线层的一侧；所述触控电极层包括多个触控电极，所述触控电极通过所述第一过孔与所述触控信号线电连接；
第二绝缘层，位于所述触控电极层远离所述第一绝缘层一侧；
其中，所述第二绝缘层包括第一部分，所述第一部分在所述基底上的正投影覆盖所述第一过孔在所述基底上的正投影；所述第一部分远离所述基底的一侧包括第一凹槽和第二凹槽，所述第二凹槽在所述基底上的正投影与所述第一过孔在所述基底上的正投影交叠，所述第一凹槽位于所述第二凹槽的至少一侧且所述第一凹槽的最大深度小于所述第二凹槽的最大深度。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一凹槽在所述基底上的正投影环绕所述第二凹槽在所述基底上的正投影。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一凹槽在所述基底上的正投影与所述第一过孔在所述基底上的正投影至少部分交叠。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一凹槽在所述基底上的正投影与所述第一过孔在所述基底上的正投影无交叠。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括遮光结构；沿垂直于阵列基板所在面的方向，所述第一部分包括沿第一方向排布的第一子部分与第二子部分，所述第一方向与所述第一显示信号线的延伸方向交叉；
沿垂直于所述阵列基板所在面的方向，所述遮光结构覆盖所述第一子部分的至少部分，所述遮光结构覆盖所述第二子部分；所述第一子部分中被所述遮光结构覆盖的部分包括第一边缘，所述第二子部分包括第二边缘；沿所述第一方向，所述第一边缘位于所述第一子部分被所述遮光结构覆盖的部分中远离所述第二子部分的一侧，所述第二边缘位于所述第二子部分远离所述第一子部分的一侧；
其中，所述第一边缘在所述基底上的正投影与所述遮光结构在所述基底上的正投影沿所述第一方向的最小距离为d1，所述第二边缘在所述基底上的正投影与所述遮光结构在所述基底上的正投影沿所述第一方向的最小距离为d2，d1＜d2；所述第一子部分包括所述第一凹槽，所述第二子部分包括所述第二凹槽且不包括所述第一凹槽。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一过孔包括第三子部分与第四子部分，沿垂直于所述阵列基板所在面的方向，所述第三子部分与所述第一子部分交叠且所述第四子部分与所述第二子部分交叠；
所述第三子部分包括所述第一凹槽，所述第四子部分包括所述第二凹槽且不包括所述第一凹槽。
7.根据权利要求6所述的阵列基板，其特征在于，所述第三子部分的至少部分区域内未设置所述触控电极，所述第四子部分的至少部分区域内设置所述触控电极。
8.根据权利要求7所述的阵列基板，其特征在于，所述第四子部分中包括至少两个深度不同的所述第二凹槽。
9.根据权利要求1或5所述的阵列基板，其特征在于，所述第一部分中包括至少两个深度不同的所述第一凹槽。
10.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括多个子像素，所述多个子像素中包括红色子像素及第一颜色子像素；
所述第一部分在所述基底上的正投影与相邻的所述红色子像素在所述基底上的正投影之间距离为d3，所述第一部分在所述基底上的正投影与相邻的所述第一颜色子像素在所述基底上的正投影之间距离为d4，d3＜d4。
11.根据权利要求1所述的阵列基板，其特征在于，所述第一凹槽的最大深度在0.05um～0.18um之间。
12.根据权利要求1所述的阵列基板，其特征在于，所述第一凹槽在所述基底上的正投影的宽度大于等于0.6um。
13.一种显示面板，其特征在于，包括如权利要求1-12任意一项所述的阵列基板。
14.一种显示装置，其特征在于，包括如权利要求13所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310769388.0A CN116682832A (zh) | 2023-06-27 | 2023-06-27 | 一种阵列基板、显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310769388.0A CN116682832A (zh) | 2023-06-27 | 2023-06-27 | 一种阵列基板、显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116682832A true CN116682832A (zh) | 2023-09-01 |
Family
ID=87790854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310769388.0A Pending CN116682832A (zh) | 2023-06-27 | 2023-06-27 | 一种阵列基板、显示面板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116682832A (zh) |
-
2023
- 2023-06-27 CN CN202310769388.0A patent/CN116682832A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108089760B (zh) | 一种触控显示面板及触控显示装置 | |
| CN108762571B (zh) | 触控显示面板和触控显示装置 | |
| KR102349303B1 (ko) | 디스플레이 패널 | |
| CN110164938B (zh) | 一种显示面板及显示装置 | |
| US11393882B2 (en) | Touch electrode configuration for organic light-emitting display panel | |
| WO2022099844A1 (zh) | 显示面板及显示装置 | |
| CN108089759B (zh) | 一种触控显示面板及触控显示装置 | |
| EP3321730A1 (en) | Array substrate and manufacturing method thereof and display device | |
| CN110989069B (zh) | 显示面板和显示装置 | |
| EP3940678A1 (en) | Curved display screen and driving method therefor, and electronic device | |
| KR20220004262A (ko) | 시야각 광 제어 필름 및 이를 구비한 표시 장치 | |
| US20220085337A1 (en) | Display panel and display device | |
| EP3690537A1 (en) | Array substrate and manufacturing method thereof, and display device | |
| KR20040092415A (ko) | 반투과형 액정표시장치 및 이를 구비한 전자기기 | |
| WO2024017343A1 (zh) | 显示面板及其制作方法、显示装置 | |
| CN116682832A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN112786812A (zh) | 一种显示面板和显示装置 | |
| US11099672B2 (en) | Touch control panel, method for manufacturing touch control panel and display device | |
| CN106648219A (zh) | 触控组件、显示面板及制造触控组件的方法 | |
| US20120288624A1 (en) | Method of making a filter | |
| CN113437127B (zh) | 一种显示面板和显示装置 | |
| TWI359992B (en) | Liquid crystal display,multi-view liquid crystal d | |
| WO2019148820A1 (zh) | 光学结构、显示装置及光学结构的制作方法 | |
| CN111679489B (zh) | 一种曲面显示面板及其制备方法、显示装置 | |
| JP4975281B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |