CN116680119A - 一种开机异常处理方法、控制器、计算设备及pcb - Google Patents

Abstract

本申请实施例提供一种开机异常处理方法、控制器、计算设备及PCB，应用于计算设备，计算设备中设置有控制器、南桥芯片PCH和处理器，PCH中包括CMOS，控制器分别与PCH和处理器连接，处理器与PCH连接，控制器还通过第一电路与PCH的CMOS复位引脚连接，方法包括：控制器对处理器进行上电检测，得到上电检测结果；在上电检测结果为上电异常时：控制器控制处理器和PCH下电；控制器通过第一电路复位CMOS；控制器控制处理器和PCH上电。在上述方法中，可以通过控制器对处理器和PCH进行上电检测和上下电控制，以及在处理器上电异常时通过第一电路复位CMOS，无需维护人员现场手动插拔跳线短路CMOS的复位引脚来进行CMOS复位，有利于提高对开机异常的计算设备的处理效率。

Description

一种开机异常处理方法、控制器、计算设备及PCB

技术领域

本申请实施例涉及计算机技术领域，尤其涉及一种开机异常处理方法、控制器、计算设备及PCB。

背景技术

计算设备中设置有南桥芯片(Platform Controller Hub，PCH)和处理器(CentralProcessing Unit，CPU)，PCH中部署有互补金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)。CMOS是一块可读写的随机存取存储器(Random AccessMemory，RAM)芯片，可以用于存储处理器的配置信息。

当CMOS存储的数据异常时，可能导致中央处理器(Central Processing Unit，CPU)上电异常，进而导致计算设备开机异常。在相关技术中，可以通过插拔CMOS的供电电池，或者，通过插拔跳线短路CMOS的复位引脚，来复位CMOS以清除CMOS中存储的异常数据，使PCH和CPU可以正常上电，从而使计算设备正常开机。

然而，上述方法需要维护人员现场打开计算设备进行手动操作，浪费了大量的人力和时间，导致对开机异常的计算设备的处理效率低。

发明内容

本申请实施例提供了一种开机异常处理方法、控制器、计算设备及PCB，可以通过控制器在处理器上电异常时通过第一电路复位CMOS，无需维护人员现场手动插拔跳线短路CMOS的复位引脚或者插拔电池来进行CMOS复位，有利于减少人力成本和提高对开机异常的计算设备的处理效率。

第一方面，本申请实施例提供一种开机异常处理方法，应用于计算设备，所述计算设备中设置有控制器、南桥芯片PCH和处理器，所述PCH中包括CMOS，所述控制器分别与所述PCH和所述处理器连接，所述处理器与所述PCH连接，所述控制器还通过第一电路与所述PCH的CMOS复位引脚连接，所述方法包括：

所述控制器对所述处理器进行上电检测，得到上电检测结果；

在所述上电检测结果为上电异常时：

所述控制器控制所述处理器和所述PCH下电；

所述控制器通过所述第一电路复位所述CMOS；

所述控制器控制所述处理器和所述PCH上电。

在上述技术方案中，可以通过控制器实现对处理器和PCH的上电检测和上下电控制，以及在处理器上电异常时通过第一电路复位CMOS，无需维护人员现场手动跳线短路CMOS的复位引脚或者插拔电池来进行CMOS复位，有利于减少人力成本和提高对开机异常的计算设备的处理效率。

在一种可能的实现方式中，所述第一电路与所述控制器连接，且所述第一电路与所述PCH的CMOS复位引脚连接。

在上述技术方案中，当PCH下电后，PCH中的CMOS还可以通过电池供电，通过设置第一电路可以隔离电池和控制器之间电流，以避免电池电流流向控制器，造成电池损耗，有利于提高系统的可靠性。

在一种可能的实现方式中，所述第一电路位于所述控制器中，所述第一电路通过传输线与所述PCH的CMOS复位引脚连接。

在上述技术方案中，通过将第一电路设置于控制器中，既可以通过第一电路隔离电池和控制器的电流以避免电池损耗，又可以使计算设备布置简约化。

在一种可能的实现方式中，所述控制器对所述处理器进行上电检测，得到上电检测结果，包括：

响应于开机指令，所述控制器控制所述处理器上电；

获取所述处理器的第一上电状态，并根据所述第一上电状态，确定所述上电检测结果。

在上述技术方案中，可以通过控制器对处理器自动上电、以及对处理器的上电过程进行检测，有利于及时发现处理器的上电异常情况。

在一种可能的实现方式中，所述计算设备中还设置有第一电源和第二电源，所述控制器分别与所述第一电源和所述第二电源连接，所述第一电源还与所述处理器和所述PCH连接，所述第二电源还与所述PCH连接；所述控制器控制所述处理器和所述PCH下电，包括：

所述控制器控制所述第一电源为所述处理器和所述PCH断电；

所述控制器控制所述第二电源为所述PCH断电。

在上述技术方案中，可以通过控制器对第一电源和第二电源进行自动控制，以按照一定的时序为PCH和处理器进行下电，可以保障后续处理器和PCH下电时序正常且无需维护人员手动操作，节省了人力成本，提高了计算设备使用的便利性。

在一种可能的实现方式中，所述控制器控制所述处理器和所述PCH上电，包括：

所述控制器控制所述第二电源为所述PCH供电；

所述控制器控制所述第二电源为所述处理器和所述PCH供电。

在上述技术方案中，可以通过控制器对第一电源和第二电源进行自动控制，以按照一定的时序为PCH和处理器进行上电，可以保障后续处理器和PCH上电时序正常且无需维护人员手动操作，节省了人力成本，提高了计算设备使用的便利性。

在一种可能的实现方式中，所述控制器通过所述第一电路复位所述CMOS，包括：

所述控制器通过所述第一电路向所述PCH的CMOS复位引脚发送低电平；

所述控制器通过所述第一电路向所述PCH的CMOS复位引脚发送高电平，以复位所述CMOS。

在上述技术方案中，由于控制器可以通过第一电路与PCH的CMOS复位引脚连接，因此，控制器可以通过第一电路向PCH的CMOS复位引脚依次发送低电平和高电平，以实现CMOS复位，无需维护人员现场手动插拔跳线短路CMOS的复位引脚来进行CMOS复位，有利于减少人力成本和提高对开机异常的计算设备的处理效率。

在一种可能的实现方式中，在所述控制器通过所述第一电路复位所述CMOS之后，所述方法还包括：

所述控制器通过所述第一电路检测所述CMOS是否复位成功；

在检测到所述CMOS复位成功后，所述控制器控制所述处理器和所述PCH上电。

在上述技术方案中，可以通过控制器检测CMOS是否复位成功，并在检测到CMOS复位成功后，控制处理器和PCH自动上电，可以保障后续处理器和PCH上下电时序正常且无需维护人员手动上电，节省了人力成本，提高了对开机异常的计算设备的处理效率。

第二方面，本申请实施例提供一种控制器，所述控制器用于对计算设备进行上电控制，所述计算设备中设置有南桥芯片PCH和处理器，所述PCH中包括CMOS，所述控制器分别与所述PCH和所述处理器连接，所述处理器与所述PCH连接，所述控制器还通过第一电路与所述PCH的CMOS复位引脚连接；所述控制器包括上下电控制模块、上电检测模块和复位控制模块，其中，

所述上电检测模块用于，对所述处理器进行上电检测，得到上电检测结果；

所述上下电控制模块用于，在所述上电检测结果为上电异常时，控制所述处理器和所述PCH下电；

所述复位控制模块用于，通过所述第一电路复位所述CMOS；

所述上下电控制模块还用于，控制所述处理器和所述PCH上电。

在上述技术方案中，可以通过控制器实现对处理器和PCH的上电检测和上下电控制，以及在处理器上电异常时通过第一电路复位CMOS，无需维护人员现场手动跳线短路CMOS的复位引脚或者插拔电池来进行CMOS复位，有利于减少人力成本并提高对开机异常的计算设备的处理效率。

在一种可能的实现方式中，所述第一电路与所述控制器连接，且所述第一电路与所述PCH的CMOS复位引脚连接。

在上述技术方案中，当PCH下电后，PCH中的CMOS还可以通过电池供电，通过设置第一电路可以隔离电池和控制器之间电流，以避免电池电流流向控制器，造成电池损耗，有利于提高系统的可靠性。

在一种可能的实现方式中，所述第一电路位于所述控制器中，所述第一电路通过传输线与所述PCH的CMOS复位引脚连接。

在上述技术方案中，通过将第一电路设置于控制器中，既可以通过第一电路隔离电池和控制器的电流以避免电池损耗，又可以使计算设备布置简约化。

在一种可能的实现方式中，响应于开机指令，所述上下电控制模块控制所述处理器上电；

所述上电检测模块获取所述处理器的第一上电状态，并根据所述第一上电状态，确定所述上电检测结果。

在上述技术方案中，可以通过控制器对处理器自动上电、以及对处理器的上电过程进行检测，有利于及时发现处理器的上电异常情况。

在一种可能的实现方式中，所述计算设备中还设置有第一电源和第二电源，所述控制器分别与所述第一电源和所述第二电源连接，所述第一电源还与所述处理器和所述PCH连接，所述第二电源还与所述PCH连接；

所述上下电控制模块控制所述第一电源为所述处理器和所述PCH断电；

所述上下电控制模块控制所述第二电源为所述PCH断电。

在上述技术方案中，可以通过控制器对第一电源和第二电源进行自动控制，以按照一定的时序为PCH和处理器进行下电，可以保障后续处理器和PCH下电时序正常且无需维护人员手动操作，节省了人力成本，提高了计算设备使用的便利性。

在一种可能的实现方式中，所述上下电控制模块控制所述第二电源为所述PCH供电；

所述上下电控制模块控制所述第二电源为所述处理器和所述PCH供电。

在上述技术方案中，可以通过控制器对第一电源和第二电源进行自动控制，以按照一定的时序为PCH和处理器进行上电，可以保障后续处理器和PCH上电时序正常且无需维护人员手动操作，节省了人力成本，提高了计算设备使用的便利性。

在一种可能的实现方式中，所述复位控制模块通过所述第一电路向所述PCH的CMOS复位引脚发送低电平；

所述复位控制模块通过所述第一电路向所述PCH的CMOS复位引脚发送高电平，以复位所述CMOS。

在上述技术方案中，由于控制器可以通过第一电路与PCH的CMOS复位引脚连接，因此，控制器中的复位控制模块可以通过第一电路向PCH的CMOS复位引脚依次发送低电平和高电平，以实现CMOS复位，无需维护人员现场手动插拔跳线短路CMOS的复位引脚来进行CMOS复位，有利于减少人力成本和提高对开机异常的计算设备的处理效率。

在一种可能的实现方式中，所述复位控制模块通过所述第一电路检测所述CMOS是否复位成功；

在检测到所述CMOS复位成功后，所述上下电控制模块控制所述处理器和所述PCH上电。

在上述技术方案中，可以通过控制器检测CMOS是否复位成功，并在检测到CMOS复位成功后，控制处理器和PCH自动上电，可以保障后续处理器和PCH上下电时序正常且无需维护人员手动上电，节省了人力成本，提高了对开机异常的计算设备的处理效率。

第三方面，本申请实施例提供一种计算设备，包括控制器、南桥芯片PCH和处理器，所述PCH中包括CMOS，所述控制器分别与所述PCH和所述处理器连接，所述处理器与所述PCH连接，所述控制器还通过第一电路与所述PCH的CMOS复位引脚连接，其中，

所述控制器用于执行如第一方面任一项所述的方法，以控制所述PCH和所述处理器上电。

在上述技术方案中，可以通过控制器实现对处理器和PCH的上电检测和上下电控制，以及在处理器上电异常时通过第一电路复位CMOS，无需维护人员现场手动跳线短路CMOS的复位引脚或者插拔电池来进行CMOS复位，不仅减少了人力成本，还提高了对开机异常的计算设备的处理效率。

第四方面，本申请实施例提供一种印制电路板PCB，所述PCB上设置有控制器、南桥芯片PCH和处理器，所述PCH中包括CMOS，所述控制器分别与所述PCH和所述处理器连接，所述处理器与所述PCH连接，所述控制器还通过第一电路与所述PCH的CMOS复位引脚连接。

在上述技术方案中，可以通过控制器实现对处理器和PCH的上电检测和上下电控制，以及在处理器上电异常时通过第一电路复位CMOS，无需维护人员现场手动跳线短路CMOS的复位引脚或者插拔电池来进行CMOS复位，不仅减少了人力成本，还提高了对开机异常的计算设备的处理效率。

在一种可能的实现方式中，所述第一电路与所述控制器连接，且所述第一电路与所述PCH的CMOS复位引脚连接；或者，

所述第一电路位于所述控制器中，所述第一电路通过传输线与所述PCH的CMOS复位引脚连接。

在上述技术方案中，通过设置第一电路可以隔离电池和控制器之间电流，以避免电池电流流向控制器，造成电池损耗，有利于提高系统的可靠性。并且通过将第一电路设置于控制器中，可以在提高系统的可靠性的基础上，使计算设备布置简约化。

在一种可能的实现方式中，所述控制器通过所述第一电路向所述PCH的CMOS复位引脚发送低电平；

所述控制器通过所述第一电路向所述PCH的CMOS复位引脚发送高电平，以复位所述CMOS。

在上述技术方案中，由于控制器可以通过第一电路与PCH的CMOS复位引脚连接，因此，控制器可以通过第一电路向PCH的CMOS复位引脚依次发送低电平和高电平，以实现CMOS复位，无需维护人员现场手动插拔跳线短路CMOS的复位引脚来进行CMOS复位，有利于减少人力成本和提高对开机异常计算设备的处理效率。

在一种可能的实现方式中，所述控制器对所述处理器进行上电检测，得到上电检测结果，包括：

响应于开机指令，所述控制器控制所述处理器上电；

获取所述处理器的第一上电状态，并根据所述第一上电状态，确定所述上电检测结果。

在上述技术方案中，可以通过控制器对处理器自动上电、以及对处理器的上电过程进行检测，有利于及时发现处理器的上电异常情况。

在一种可能的实现方式中，所述PCB上还设置有第一电源和第二电源，所述控制器分别与所述第一电源和所述第二电源连接，所述第一电源还与所述处理器和所述PCH连接，所述第二电源还与所述PCH连接；所述控制器控制所述处理器和所述PCH下电，包括：

所述控制器控制所述第一电源为所述处理器和所述PCH断电；

所述控制器控制所述第二电源为所述PCH断电。

在上述技术方案中，可以通过控制器对第一电源和第二电源进行自动控制，以按照一定的时序为PCH和处理器进行下电，可以保障后续处理器和PCH下电时序正常且无需维护人员手动操作，节省了人力成本，提高了计算设备使用的便利性。

在一种可能的实现方式中，所述控制器控制所述处理器和所述PCH上电，包括：

所述控制器控制所述第二电源为所述PCH供电；

所述控制器控制所述第二电源为所述处理器和所述PCH供电。

在上述技术方案中，可以通过控制器对第一电源和第二电源进行自动控制，以按照一定的时序为PCH和处理器进行上电，可以保障后续处理器和PCH上电时序正常且无需维护人员手动操作，节省了人力成本，提高了计算设备使用的便利性。

在一种可能的实现方式中，在所述控制器通过所述第一电路复位所述CMOS之后，所述方法还包括：

所述控制器通过所述第一电路检测所述CMOS是否复位成功；

在检测到所述CMOS复位成功后，所述控制器控制所述处理器和所述PCH上电。

在上述技术方案中，可以通过控制器检测CMOS是否复位成功，并在检测到CMOS复位成功后，控制处理器和PCH自动上电，可以保障后续处理器和PCH上下电时序正常且无需维护人员手动上电，节省了人力成本，提高了对开机异常计算设备的处理效率。

第五方面，本申请实施例提供一种芯片，所述芯片用于执行如第一方面任一项所述的方法。

第六方面，本申请实施例提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被计算机执行时实现如第一方面中任一项所述的方法。

第七方面，本申请实施例提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现如第一方面中任一项所述的方法。

本申请实施例提供的一种开机异常处理方法、控制器、计算设备及PCB，可以应用于计算设备，在计算设备中设置有控制器、南桥芯片PCH和处理器，PCH中包括CMOS，控制器分别与PCH和处理器连接，处理器与PCH连接，控制器还通过第一电路与PCH的CMOS复位引脚连接。控制器可以用于对处理器进行上电检测，得到上电检测结果；以及在上电检测结果为上电异常时：控制处理器和PCH下电，通过第一电路对CMOS复位，并控制处理器和PCH上电。在上述方法中，可以通过控制器实现对处理器和PCH的上电检测和上下电控制，以及在处理器上电异常时通过第一电路复位CMOS，无需维护人员现场手动插拔跳线短路CMOS的复位引脚来进行CMOS复位，有利于减少人力成本和提高对开机异常的计算设备的处理效率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种相关技术中的计算设备的结构图；

图2A为本申请实施例提供的一种计算设备的结构示意图；

图2B为本申请实施例提供的另一种计算设备的结构示意图；

图3为本申请实施例提供的一种开机异常处理方法的流程示意图；

图4为本申请实施例提供的一种控制器确定上电检测结果的方法示意图；

图5为本申请实施例提供的另一种控制器确定上电检测结果的方法示意图；

图6为本申请实施例提供的一种控制器的结构示意图；

图7为本申请实施例提供的另一种计算设备的结构示意图；

图8为本申请实施例提供的另一种计算设备的结构示意图；

图9A为本申请实施例提供的一种PCB的结构示意图；

图9B为本申请实施例提供的另一种PCB的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

下面，结合图1，先对相关技术中的计算设备的结构图进行介绍。

图1为本申请实施例提供的一种相关技术中的计算设备的结构图。请参见图1，计算设备100’中包括PCH、处理器、合路、电池、单板电源和跳线控制电路，PCH中包括CMOS。其中，PCH分别与处理器和合路连接，处理器还与单板电源连接，合路还与电池和单板电源连接，跳线控制电路与CMOS的复位引脚连接。

CMOS可以由电池或单板电源供电，当单板电源未上电时，CMOS由电池供电，当CMOS断电后，CMOS中存储的数据将会丢失。因此，可以通过插拔电池对CMOS进行断电，以清除CMOS中存储的异常数据。此外，还可以通过插拔跳线短路CMOS的复位引脚来复位CMOS，以清除CMOS中存储的异常数据。然而，上述方法需要维护人员现场打开计算设备进行手动操作，不仅浪费了人力和时间，还导致对计算设备的维护效率较低。

有鉴于此，本申请实施例提供了一种开机异常处理方法。可以通过控制器对处理器和PCH进行上电检测和上下电控制，以及在处理器上电异常时通过第一电路复位CMOS，无需维护人员现场手动插拔跳线短路CMOS的复位引脚来复位CMOS，有利于减少人力成本和提高对开机异常的计算设备的处理效率。

为了便于理解本申请实施例提供的开机异常处理方法，下面，对本申请实施例涉及的计算设备的结构进行说明。

相比于相关技术中的计算设备的结构图，本申请实施例所提供的计算设备还包括了控制器和第一电路。可以理解的是，在计算设备中，第一电路可以有如下两种设置情况：

情况1：第一电路与控制器连接，且第一电路与PCH的CMOS复位引脚连接；

情况2：第一电路位于控制器中，第一电路通过传输线与PCH的CMOS复位引脚连接。

下面，结合图2A对上述情况1所示的计算设备中第一电路的设置情况对应的结构进行说明；结合图2B对上述情况2所示的计算设备中第一电路的设置情况对应的结构进行说明。

图2A为本申请实施例提供的一种计算设备的结构示意图。请参见图2A，计算设备100中可以包括处理器、PCH和控制器，控制器分别与PCH和处理器连接，处理器与PCH连接。

控制器可以用于对计算设备进行上电控制。示例性的，控制器可以为基板管理控制器(Baseboard Management Controller，BMC)或者类似于BMC的其它带外管理控制器。

PCH中可以包括CMOS，当CMOS存储的数据异常时，可能导致PCH和处理器上电异常，进而导致计算设备开机异常。因此，当PCH和处理器上电异常时，可以通过清除CMOS异常数据来使PCH和处理器的上电恢复正常，从而使计算设备正常开机。

如图2A所示，计算设备100中还可以包括第一电路、合路、电池、单板电源和跳线控制电路。其中：

处理器和控制器还与单板电源连接，PCH通过合路与电池、单板电源连接，PCH的CMOS复位引脚还与跳线控制电路连接。

控制器还可以通过第一电路与PCH的CMOS复位引脚连接，以及通过第一电路与跳线控制电路连接。控制器可以通过第一电路向CMOS复位引脚发送复位信号，当PCH下电后，PCH中的CMOS即通过电池供电，通过设置第一电路可以隔离电池和控制器之间电流，以避免电池电流流向控制器，造成电池损耗。

在本申请实施例中，第一电路可以为但不限于如下所示的任意一种：输入/输出(Input/Output，I/O)引脚、金氧半场效晶体管(MOSFET，MOS管)、隔离芯片或逻辑电路。

本申请实施例提供的计算设备，通过设置第一电路可以避免为CMOS供电的电池的电量损耗，有利于提高系统的可靠性。

图2B为本申请实施例提供的另一种计算设备的结构示意图。请参见图2B，计算设备100中可以包括处理器、PCH、控制器、合路、电池、单板电源和跳线控制电路，PCH中包括CMOS。

与图2A有所不同，在图2B所示的计算设备的结构中，第一电路位于控制器中，第一电路可以通过传输线与PCH的CMOS复位引脚连接。

本申请实施例提供的计算设备，通过将第一电路设置于控制器中，可以在提高系统的可靠性的基础上，使计算设备布置简约化。

在一些可能的实施例中，CMOS的复位引脚与实时时钟(Real_Time Clock，RTC)的复位引脚是同一个引脚，因此，控制器也可以通过第一电路与PCH的RTC复位引脚连接，以通过第一电路复位RTC。

下面，通过具体实施例对本申请所示的方法进行说明。需要说明的是，下面几个实施例可以单独存在，也可以互相结合，对于相同或相似的内容，在不同的实施例中不再重复说明。

图3为本申请实施例提供的一种开机异常处理方法的流程示意图。请参见图3，该方法可以包括：

S301、控制器对处理器进行上电检测，得到上电检测结果。

本实施例的执行主体可以为计算设备，或者计算设备中的控制器。可选的，控制器可以通过软件实现，也可以通过软件和硬件的结合实现。

上电检测结果可以包括上电成功和上电异常两种结果。在上电检测结果为上电异常时，控制器可以执行如下所示的S302～S304。

控制器可以通过如下方式得到上电检测结果：响应于开机指令，控制器控制处理器上电；获取处理器的第一上电状态，并根据第一上电状态，确定上电检测结果。

需要说明的是，确定上电检测结果的具体过程，将在图4～图5所示的实施例中进行详细说明。

在一种可能的实现方式，控制器还可以对处理器和PCH进行上电检测，以获得处理器和PCH的上电检测结果。具体实施过程如下：响应于开机指令，控制器控制处理器和PCH上电；获取处理器的第一上电状态和PCH的第二上电状态；若第一上电状态和第二上电状态分别为已上电状态，则控制器确定上电检测结果为上电成功；若第一上电状态和/或第二上电状态为未上电状态，则控制器确定上电检测结果为上电异常，或者，控制器对处理器和PCH进行至少一次上下电控制和至少一次上下电检测，以确定上电检测结果。

上电状态可以包括已上电状态和未上电状态。

在一种可能的实现方式中，处理器和PCH中设置有电源模块，控制器可以分别检测处理器和PCH中电源模块的工作状态，来确定处理器的第一上电状态和PCH的第二上电状态。例如，处理器中的电源模块的工作状态可以为运行或关闭，当检测到电源模块的工作状态为运行时，控制器可以确定该处理器的第一上电状态为已上电状态；当检测到电源模块的工作状态为关闭时，控制器可以确定该处理器的第一上电状态为未上电状态。

S302、控制器控制处理器和PCH下电。

在一种可能的实现方式中，计算设备中还可以设置有第一电源和第二电源。控制器分别与第一电源和第二电源连接，第一电源还与处理器和PCH连接，第二电源还与PCH连接。

计算设备中还可以设置有电池，电池可以用于为PCH中的CMOS供电，第一电源可以用于为PCH和处理器提供工作电源(VCC Power)，用于保障处理器和PCH正常工作用电；第二电源可以为PCH提供备用电源(STANDBY Power)，以在PCH正常工作时替代电池为PCH中的CMOS供电。可以理解的是，当第二电源为PCH中的CMOS供电时，电池可以作为CMOS的备用电源；当第二电源未为PCH中的CMOS供电时，电池可以作为CMOS的工作电源。

在一种可能的实现方式中，控制器控制处理器和PCH下电的具体流程可以为：控制器先控制第一电源为处理器和PCH断电；再控制第二电源为PCH断电。

需要说明的是，控制器控制处理器和PCH下电的顺序，与第一电源和第二电源的类型、以及电路有关，本申请实施例不做限定。

S303、控制器通过第一电路复位CMOS。

PCH中包括CMOS，CMOS可以用于存储处理器的配置信息。通过对CMOS复位可以删除CMOS中的配置信息。示例性的，CMOS中的配置信息可以包括硬件配置信息和用户设定的参数信息。

控制器可以通过如下方式复位CMOS：控制器通过第一电路向PCH的CMOS复位引脚发送低电平；以及控制器通过第一电路向PCH的CMOS复位引脚发送高电平，以复位CMOS。

在一种可能的实现方式中，控制器通过第一电路复位CMOS后，还可以执行如下步骤：控制器通过第一电路检测CMOS是否复位成功；在检测到CMOS复位成功后，控制器控制处理器和PCH上电。

示例性的，控制器可以通过第一电路接收复位检测信号，通过复位检测信号来确定CMOS是否复位成功。

可以理解的是，在检测到CMOS复位失败后，控制器可以选择再次自动执行S303，或者，控制器上报CMOS复位失败消息，以告知运维人员CMOS复位失败。

需要说明的是，S302可以在S303之前实施；或者，S302可以在S303之后实施。本实施例对此不做限定。

S304、控制器控制处理器和PCH上电。

在一种可能的实现方式中，控制器控制处理器和PCH上电的具体流程可以为：控制器先控制第二电源为PCH供电；再控制第一电源为PCH和处理器供电。

需要说明的是，控制器控制处理器和PCH上电的顺序，与第一电源和第二电源的类型、以及电路有关，本申请实施例不做限定。

本申请实施例提供的开机异常处理方法，可以通过控制器对处理器和PCH进行上电检测和上下电控制，以及在处理器上电异常时通过第一电路复位CMOS。在上述过程中，无需维护人员现场手动插拔跳线短路CMOS的复位引脚来复位CMOS，有利于减少人力成本和提高对开机异常的计算设备的处理效率。

在实际应用过程中，控制器可以对处理器进行至少一次上下电控制和至少一次上下电检测，以确定上电检测结果。下面，结合图4，对处理器进行一次上下电控制和一次上下电检测来确定上电检测结果的过程进行说明；结合图5，对处理器和PCH进行多次上下电控制和多次上下电检测来确定上电检测结果的过程进行说明。

图4为本申请实施例提供的一种控制器确定上电检测结果的方法示意图。请参见图4，该方法可以包括：

S401、响应于开机指令，控制器控制处理器上电。

S402、获取处理器的第一上电状态。

S403、若第一上电状态为已上电状态，则控制器确定上电检测结果为上电成功。

S404、若第一上电状态为未上电状态，则控制器确定上电检测结果为上电异常。

本申请实施例提供的确定上电检测结果的方法，可以通过控制器对处理器自动上电、以及对处理器的上电过程进行检测，有利于及时发现处理器的上电异常情况并进行维护。

图5为本申请实施例提供的另一种控制器确定上电检测结果的方法示意图。请参见图5，该方法包括：

S501、响应于开机指令，控制处理器上电。

S502、获取处理器的第一上电状态。

S503、在检测到第一上电状态为未上电状态后，对处理器进行第i次下电操作、以及第i次上电操作。

在本申请实施例中，i依次取1、2、……。

在控制器中的上电检测模块检测到第一上电状态未上电状态后，可以向上下电控制模块发送第一指令，第一指令用于指示上下电控制模块进行第i次下电操作、以及进行第i次上电操作。

S504、对处理器进行第i次上电检测，得到第i次上电检测结果。

S505、判断i是否小于等于N。

若是，则执行S506；若否，则执行S508。

N可以为预设的最大上电检测次数，N为大于1的任意正整数。示例性的，N可以设置为3。

S506、若第i次上电检测结果为上电成功，确定上电检测结果为上电成功。

S507、若第i次上电检测结果为上电异常且i小于N时，将i更新为i+1。

若i小于N，则在S507之后，执行S503～S505；若i等于N，则执行S508。

S508、确定上电检测结果为上电异常。

本申请实施例提供的确定上电检测结果的方法，可以通过控制器对处理器自动进行至少一次上电、以及对处理器的上电过程进行至少一次检测，有利于提高控制器确定上电检测结果的准确性。

需要说明的是，本申请图4实施例和图5实施例所示的确定上电检测结果的方法并不构成对确定上电检测结果的方法的具体限定。在一些实施例中，确定上电检测结果的方法可以包括比图示更多或更少的步骤，或者组合某些步骤，或者拆分某些步骤。

图6为本申请实施例提供的一种控制器的结构示意图。控制器101可以用于对计算设备进行上电控制，上述计算设备中可以设置有PCH和处理器，PCH中包括CMOS，处理器与PCH连接。控制器101分别与PCH和处理器连接，并且控制器101还通过第一电路与PCH的CMOS复位引脚连接。

在一种可能的实现方式中，第一电路与控制器101连接，且第一电路与PCH的CMOS复位引脚连接。

在一种可能的实现方式中，第一电路位于控制器101中，第一电路通过传输线与PCH的CMOS复位引脚连接。

具体地，请参见图6，本申请实施例提供的控制器101可以包括上下电控制模块1011、上电检测模块1012和复位控制模块1013，其中：

上电检测模块1012用于，对处理器进行上电检测，得到上电检测结果；

上下电控制模块1011用于，在上电检测结果为上电异常时，控制处理器和PCH下电；

复位控制模块1013用于，通过第一电路复位CMOS；

上下电控制模块1011还用于，控制处理器和PCH上电。

本申请实施例提供的控制器，可用于执行上述任意方法实施例所示的技术方案，其实现原理和技术效果类似，此处不作赘述。

在一种可能的实现方式中，响应于开机指令，上下电控制模块1011控制处理器上电；上电检测模块1012获取处理器的第一上电状态，并根据第一上电状态，确定上电检测结果。

在一种可能的实现方式中，上下电控制模块1011控制器第一电源为处理器和PCH断电；上下电控制模块1011控制第二电源为PCH断电。

在一种可能的实现方式中，上下电控制模块1011还控制第二电源为PCH供电；以及上下电控制模块1011控制第一电源为处理器和PCH供电。

在一种可能的实现方式中，复位控制模块1013通过第一电路向PCH的CMOS复位引脚发送低电平；复位控制模块1013通过第一电路向PCH的复位引脚发送高电平，以复位CMOS。

在一种可能的实现方式中，复位控制模块1013还通过第一电路检测CMOS是否复位成功；以及在检测到CMOS复位成功后，上下电控制模块1011控制处理器和PCH上电。

图7为本申请实施例提供的另一种计算设备的结构示意图。请参见图7，计算设备100中包括控制器101、处理器102、PCH103、第一电路104、第一电源105、第二电源106、合路107、电池108和跳线控制电路109。其中，

控制器101分别与处理器102、PCH103、第一电路104、第一电源105和第二电源106连接。控制器101可以用于执行如上述实施例所述的技术方案，以控制PCH103和处理器102上电。

控制器101可以通过第一电路104与PCH中的CMOS复位引脚连接。PCH中的CMOS复位引脚还与跳线控制电路109连接。

第一电源105还与处理器102和PCH103连接。第一电源用于为处理器102和PCH103提供工作电源。控制器101可以控制第一电源105为处理器102和PCH103供电或者断电。

第二电源106还与PCH103、合路107和电池108连接，第二电源106用于为PCH103提供备用电源。控制器102可以控制第二电源106为PCH103供电或者断电。

电池106通过合路107与PCH103连接，用于在第二电源未上电时为PCH中的CMOS供电。

在计算设备100中，维护人员既可以通过插拔跳线109短路CMOS复位引脚以复位CMOS，又可以通过上述实施例中的方法，采用控制器通过第一电路复位CMOS，以实现CMOS异常数据的清除。

在本申请实施例中，控制器101中可以包括上下电控制模块1011、上电检测模块1012和复位控制模块1013。其中：

上下电控制模块1011，用于控制第一电源105为处理器101和PCH103供电或者断电，以及控制第二电源106为PCH103供电或者断电。

上电检测模块1012，用于对处理器102进行上电检测，得到上电检测结果。

复位控制模块1013，用于通过第一电路104复位CMOS。

在一种可能的实现方式中，复位控制模块1013可以向第一电路104发送复位信号，以通过第一电路复位CMOS；复位控制模块1013还可以向第一电路发送复位检测信号，以通过第一电路检测CMOS是否复位成功。

本申请实施例提供的计算设备，可以通过控制器对处理器和PCH进行上电检测和上下电控制，以及在处理器上电异常时控制器通过第一电路复位CMOS。在上述过程中，无需维护人员现场手动插拔跳线短路CMOS的复位引脚来复位CMOS，有利于减少人力成本和提高对开机异常的计算设备的处理效率。

图8为本申请实施例提供的另一种计算设备的结构示意图。请参见图8，计算设备100中包括控制器101、处理器102、PCH103、第一电源105、第二电源106、合路107、电池108和跳线控制电路109。

与图7所示的结构有所区别，第一电路位于控制器101中，第一电路通过传输线与PCH的CMOS复位引脚连接。

本申请实施例提供的计算设备，可以通过控制器对处理器和PCH进行上电检测和上下电控制，以及在处理器上电异常时通过第一电路复位CMOS。在上述过程中，无需维护人员现场手动插拔跳线短路CMOS的复位引脚来复位CMOS，有利于减少人力成本和提高对开机异常的计算设备的处理效率。并且通过将第一电路设置于控制器中，可以在提高系统的可靠性的基础上，使计算设备布置简约化。

需要说明的是，本申请实施例示意的计算设备100的结构并不构成对计算设备100的具体限定。在一些实施例中，计算设备100可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。

本申请实施例还提供了一种印制电路板(Printed Circuit Board，PCB)，下面结合图9A和图9B对印制电路板的结构进行介绍。

图9A为本申请实施例提供的一种PCB的结构示意图。请参见图9A，PCB上设置有控制器、PCH和处理器，PCH中包括CMOS，控制器分别与PCH和处理器连接，处理器与PCH连接。

控制器还通过第一电路与PCH的CMOS复位引脚连接，具体地，第一电路与控制器连接，且第一电路与PCH的CMOS复位引脚连接。

在一种可能的实现方式中，PCB上的控制器可以用于通过第一电路复位CMOS。具体地，控制器通过第一电路向PCH的CMOS复位引脚发送低电平；控制器通过第一电路向PCH的CMOS复位引脚发送高电平，以复位CMOS。

在一种可能的实现方式中，通过第一电路复位CMOS之后，PCB上的控制器还可以用于，通过第一电路检测CMOS是否复位成功；在检测到CMOS复位成功后，控制处理器和PCH上电。

在一种可能的实现方式中，PCB上的控制器还可以用于对处理器进行上电检测，得到上电检测结果。具体地，响应于开机指令，控制器控制处理器上电；获取处理器的第一上电状态，并根据第一上电状态，确定上电检测结果。

在一种可能的实现方式中，PCB上还可以设置有第一电源和第二电源，PCB上的控制器分别与第一电源和第二电源连接，第一电源还与处理器和PCH连接，第二电源还与PCH连接。

在一种可能的实现方式中，PCB上的控制器可以用于控制处理器和PCH下电，具体地，控制第一电源为处理器和PCH断电；控制第二电源为PCH断电。

在一种可能的实现方式中，PCB上的控制器还可以用于控制处理器和PCH上电，具体地，PCB的控制器还可以用于控制第二电源为PCH供电；控制第一电源为处理器和PCH供电。

本申请实施例提供的PCB，在处理器上电异常时，PCB上的控制器可以通过第一电路复位CMOS，无需维护人员现场手动插拔跳线短路CMOS的复位引脚来复位CMOS，有利于减少人力成本和提高对开机异常的计算设备的处理效率。

图9B为本申请实施例提供的另一种PCB的结构示意图。请参见图9B，PCB上设置有控制器、PCH和处理器，PCH中包括CMOS，控制器分别与PCH和处理器连接，处理器与PCH连接。

与图9A有所区别，第一电路位于控制器中，第一电路通过传输线与PCH的CMOS复位引脚连接。

与图9A相同，图9B所示的PCB上还可以设置有第一电路、合路、电池、单板电源和跳线控制电路。处理器和控制器还与单板电源连接，PCH通过合路与电池、单板电源连接，PCH的CMOS复位引脚还与跳线控制电路连接。

本申请实施例提供的PCB，通过将第一电路设置于控制器中，可以在提高系统的可靠性的基础上，使计算设备布置简约化。

在本申请实施例中，上述处理器可以是中央处理单元(Central ProcessingUnit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。

本申请实施例还提供一种芯片，所述芯片用于执行如上任一方法实施例执行的开机异常处理方法，其实现原理和技术效果类似，此处不作赘述。

本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机执行指令，当所述计算机执行指令被处理器执行时，实现如上任一方法实施例执行的开机异常处理方法，其实现原理和技术效果类似，此处不作赘述。

本申请实施例还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上任一方法实施例执行的开机异常处理方法，其实现原理和技术效果类似，此处不作赘述。

实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一可读取存储器中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储器(存储介质)包括：只读存储器(英文：read-only memory，缩写：ROM)、RAM、快闪存储器、硬盘、固态硬盘、磁带(英文：magnetic tape)、软盘(英文：floppydisk)、光盘(英文：optical disc)及其任意组合。

本申请实施例是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程终端设备的处理单元以产生一个机器，使得通过计算机或其他可编程终端设备的处理单元执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程终端设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

在本申请中，术语“包括”及其变形可以指非限制性的包括；术语“或”及其变形可以指“和/或”。本申请中术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。本申请中，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

Claims (13)

1.一种开机异常处理方法，其特征在于，应用于计算设备，所述计算设备中设置有控制器、南桥芯片PCH和处理器，所述PCH中包括CMOS，所述控制器分别与所述PCH和所述处理器连接，所述处理器与所述PCH连接，所述控制器还通过第一电路与所述PCH的CMOS复位引脚连接，所述方法包括：

所述控制器对所述处理器进行上电检测，得到上电检测结果；

在所述上电检测结果为上电异常时：

所述控制器控制所述处理器和所述PCH下电；

所述控制器通过所述第一电路复位所述CMOS；

所述控制器控制所述处理器和所述PCH上电。

2.根据权利要求1所述的方法，其特征在于，所述第一电路与所述控制器连接，且所述第一电路与所述PCH的CMOS复位引脚连接。

3.根据权利要求1所述的方法，其特征在于，所述第一电路位于所述控制器中，所述第一电路通过传输线与所述PCH的CMOS复位引脚连接。

4.根据权利要求1-3任一项所述的方法，其特征在于，所述控制器对所述处理器进行上电检测，得到上电检测结果，包括：

响应于开机指令，所述控制器控制所述处理器上电；

获取所述处理器的第一上电状态，并根据所述第一上电状态，确定所述上电检测结果。

5.根据权利要求1-4任一项所述的方法，其特征在于，所述计算设备中还设置有第一电源和第二电源，所述控制器分别与所述第一电源和所述第二电源连接，所述第一电源还与所述处理器和所述PCH连接，所述第二电源还与所述PCH连接；所述控制器控制所述处理器和所述PCH下电，包括：

所述控制器控制所述第一电源为所述处理器和所述PCH断电；

所述控制器控制所述第二电源为所述PCH断电。

6.根据权利要求5所述的方法，其特征在于，所述控制器控制所述处理器和所述PCH上电，包括：

所述控制器控制所述第二电源为所述PCH供电；

所述控制器控制所述第一电源为所述处理器和所述PCH供电。

7.根据权利要求1-6任一项所述的方法，其特征在于，所述控制器通过所述第一电路复位所述CMOS，包括：

所述控制器通过所述第一电路向所述PCH的CMOS复位引脚发送低电平；

所述控制器通过所述第一电路向所述PCH的CMOS复位引脚发送高电平，以复位所述CMOS。

8.根据权利要求1-7任一项所述的方法，其特征在于，在所述控制器通过所述第一电路复位所述CMOS之后，所述方法还包括：

所述控制器通过所述第一电路检测所述CMOS是否复位成功；

在检测到所述CMOS复位成功后，所述控制器控制所述处理器和所述PCH上电。

9.一种控制器，其特征在于，所述控制器用于对计算设备进行上电控制，所述计算设备中设置有南桥芯片PCH和处理器，所述PCH中包括CMOS，所述控制器分别与所述PCH和所述处理器连接，所述处理器与所述PCH连接，所述控制器还通过第一电路与所述PCH的CMOS复位引脚连接；所述控制器包括上下电控制模块、上电检测模块和复位控制模块，其中，

所述上电检测模块用于，对所述处理器进行上电检测，得到上电检测结果；

所述上下电控制模块用于，在所述上电检测结果为上电异常时，控制所述处理器和所述PCH下电；

所述复位控制模块用于，通过所述第一电路复位所述CMOS；

所述上下电控制模块还用于，控制所述处理器和所述PCH上电。

10.一种计算设备，其特征在于，包括控制器、南桥芯片PCH和处理器，所述PCH中包括CMOS，所述控制器分别与所述PCH和所述处理器连接，所述处理器与所述PCH连接，所述控制器还通过第一电路与所述PCH的CMOS复位引脚连接，其中，

所述控制器用于执行权利要求1-8任一项所述的方法，以控制所述PCH和所述处理器上电。

11.一种印制电路板PCB，其特征在于，所述PCB上设置有控制器、南桥芯片PCH和处理器，所述PCH中包括CMOS，所述控制器分别与所述PCH和所述处理器连接，所述处理器与所述PCH连接，所述控制器还通过第一电路与所述PCH的CMOS复位引脚连接。

12.根据权利要求11所述的PCB，其特征在于，所述控制器还通过第一电路与PCH的CMOS复位引脚连接，包括：

所述第一电路与所述控制器连接，且所述第一电路与所述PCH的CMOS复位引脚连接；或者，

所述第一电路位于所述控制器中，所述第一电路通过传输线与所述PCH的CMOS复位引脚连接。

13.根据权利要求11或12所述的PCB，其特征在于，所述控制器用于通过所述第一电路复位所述CMOS，包括：

所述控制器通过所述第一电路向所述PCH的CMOS复位引脚发送低电平；

所述控制器通过所述第一电路向所述PCH的CMOS复位引脚发送高电平，以复位所述CMOS。