CN116670620A - 功率电路和电子设备 - Google Patents
功率电路和电子设备 Download PDFInfo
- Publication number
- CN116670620A CN116670620A CN202180086762.6A CN202180086762A CN116670620A CN 116670620 A CN116670620 A CN 116670620A CN 202180086762 A CN202180086762 A CN 202180086762A CN 116670620 A CN116670620 A CN 116670620A
- Authority
- CN
- China
- Prior art keywords
- power
- coupled
- power supply
- module
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 75
- 230000000903 blocking effect Effects 0.000 claims description 67
- 230000005669 field effect Effects 0.000 claims description 66
- 230000003321 amplification Effects 0.000 claims description 20
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 35
- 238000000034 method Methods 0.000 description 29
- 230000008878 coupling Effects 0.000 description 25
- 238000010168 coupling process Methods 0.000 description 25
- 238000005859 coupling reaction Methods 0.000 description 25
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 21
- 230000006870 function Effects 0.000 description 21
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 19
- 230000008569 process Effects 0.000 description 16
- HODRFAVLXIFVTR-RKDXNWHRSA-N tevenel Chemical compound NS(=O)(=O)C1=CC=C([C@@H](O)[C@@H](CO)NC(=O)C(Cl)Cl)C=C1 HODRFAVLXIFVTR-RKDXNWHRSA-N 0.000 description 12
- 230000003068 static effect Effects 0.000 description 11
- 230000007423 decrease Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000037361 pathway Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/522—Indexing scheme relating to amplifiers the bias or supply voltage or current of the gate side of a FET amplifier being controlled to be on or off by a switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7227—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the supply circuit of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Abstract
一种功率电路(A)和电子设备,功率电路(A)包括功率模块(A1)和与功率模块(A1)耦合的供电模块(A2)。功率模块(A1)被配置为:以分时上电的方式供电。由此避免了功率电路(A)和电子设备在开启或关闭瞬间对电源的冲击,提高了电源的稳定性和功率电路(A)的可靠性,且减小了功率电路(A)的尺寸,降低了功率电路(A)的成本。
Description
本申请涉及电力电子技术领域,并且更具体地,涉及一种功率电路和电子设备。
通信或雷达等系统中的功率电路(如功率放大电路或者数模转换电路、充电电路等)往往需要根据协议或应用要求在特定的时间开启或关闭。由于功率电路的开启或关闭会在电源上引起较大的电压波动,还会加速功率电路中器件(如功率管等)的老化,影响功率电路的可靠性和寿命。
因此,亟需一种能够有效控制电源电压波动的技术方案。
发明内容
本申请实施例提供一种功率电路和电子设备,能够使电源的电压在功率电路和电子设备开启或关闭过程中缓慢增大或减小,从而减小功率电路和电子设备对电源的冲击,实现电源上的电压波动的有效控制,提高了电源的稳定性。
第一方面,本申请实施例提供一种功率电路,功率电路可以是功率放大电路或者数模转换电路等能够使电源的电压在功率电路开启或关闭过程中缓慢增大或减小的电路,本申请实施例对功率电路的具体形式不作限定。
在一种可能的实现方式中,本申请实施例提供的功率电路可以包括功率模块和与功率模块耦合的供电模块。其中,功率模块被配置为:以分时上电的方式供电。
进一步地,功率模块以分时上电的方式供电可以包括但不限于以下两种情况:
情况一:供电模块采用分时上电的方式为功率模块供电。
需要说明的是,可以是供电模块采用分时上电的方式为功率模块提供供电电流,还可以是供电模块采用分时上电的方式为功率模块提供供电电压。其中,供电电流用于指示供电模块的输出电流,供电电压用于指示供电模块的输出电压。
可以理解的,供电模块采用分时上电的方式为功率模块供电之后,功率模块被配置为:基于供电模块提供的供电电流或者供电电压实现上电。也就是说,功率模块基于供电模块提供的供电电流或者供电电压控制功率模块的静态工作电流。
情况二:在供电模块供电的基础上,功率模块自身以分时上电的方式实现上电。
需要说明的是,供电模块供电可以是供电模块为功率模块提供供电电流(供电电流可参见上文介绍),还可以是供电模块为功率模块提供供电电压(供电电压可参见上文介绍)。
可以理解的,在供电模块提供的供电电流或供电电压的基础上,功率模块以分时上电的方式实现上电。也就是说,功率模块基于供电模块提供的供电电流或供电电压控制功率模块的静态工作电流。
本申请实施例提供的功率电路通过功率模块以分时上电的方式供电,使电源的电压在功率电路开启过程中缓慢增大,进而减少了功率模块(也可以说是功率电路)在开启瞬间功率模块对电源的冲击,提高了电源的稳定性。同时,分时上电的方式提高了功率电路的可靠性,,降低了功率电路的成本。
需要说明的是,本申请实施例提供的功率电路还可以通过功率模块以分时下电的方式停止供电,使电源的电压在功率电路关闭过程中缓慢减小,进而减少了功率模块(也可以说是功率电路)在关断瞬间功率模块对电源的冲击,提高了电源的稳定性。同时,分时下电的方式也能提高功率电路的可靠性,且减小功率电路的尺寸,降低功率电路的成本。
在一种可能的实现方式中,供电模块可以包括多个供电子单元;多个供电子单元可以耦合有各自的控制信号线,控制信号线之间耦合有延时单元。控制信号线控制供电模块根据延时单元设置的时延以分时上电的方式给功率模块供电。
在一种可能的实现方式中,功率模块可以包括多个功率子单元;供电模块用于给多个功率子单元以分时上电的方式供电。
在一种可能的实现方式中,供电子单元可以包括电流源单元,电流源单元包括一个电流源。电流源被配置为:采用分时上电的方式为功率模块供电,也就是说,电流源采用分时上电的方式为功率模块提供供电电流。此处,可以理解为电流源单元中的该电流源自身具有时序控制功能。
在另一种可能的实现方式中,供电子单元可以包括电流源单元和开关单元;电流源单元包括多个电流源,开关单元包括多个开关,多个电流源与多个开关一一对应耦合。
进一步地,多个开关被配置为:基于控制信号线提供的控制信号控制多个电流源为功率模块供电,也就是说,多个开关基于控制信号线提供的控制信号控制多个电流源为功率模块提供供电电流。
需要说明的是,在以上两种可能的实现方式中,通过上述电流源单元中的一个具有时序控制功能的电流源或者电流源单元中多个电流源和多个开关即可为功率模块提供缓慢变化的供电电流。
在一种可能的实现方式中,供电子单元可以包括电压源单元,电压源单元包括一个电压源。电压源被配置为:基于控制信号线提供的控制信号为功率模块供电,也就是说,电 压源基于控制信号线提供的控制信号为功率模块提供供电电压。
在一种可能的实现方式中,供电模块还可以包括偏置单元,偏置单元的输入端与多个供电子单元的输出端耦合,偏置单元的输出端与功率模块的输入端耦合;
进一步地,供电子单元还被配置为:为偏置单元提供供电电流。偏置单元被配置为:基于供电电流为功率模块提供供电电压。
示例的,上述偏置单元可以包括三极管、场效应管或IGBT(insulated gate bipolar transistor,即绝缘栅双极型晶体管)中的任一项。
通过上述偏置单元可以基于电流源输出的供电电流得到供电电压,并将供电电压提供给功率模块,进而实现通过供电电压控制功率模块的静态工作电流,也就是通过来自偏置单元的供电电压实现对功率模块的静态工作电流进行控制。
在一种可能的实现方式中,功率模块可以包括多个功率子单元;供电模块用于给多个功率子单元以分时上电的方式供电。
在一种可能的实现方式中,功率子单元包括一个功率管和一个负载阻抗。功率管的控制极与供电模块的输出端耦合,功率管的第一极通过负载阻抗与电源端耦合,功率管的第二极与接地端耦合。
在一种示例中,功率管可以为三极管。三级管的基极通过对应的第一开关与供电模块的输出端耦合,三级管的集电极通过负载阻抗与电源端耦合,三级管的发射极与接地端耦合。
在另一示例中,功率管可以为场效应管。场效应管的栅极通过对应的第一开关与供电模块的输出端耦合,场效应管的漏极通过负载阻抗与电源端耦合,场效应管的源极与接地端耦合。
在一种可能的实现方式中,功率子单元包括多个功率管、多个第一开关和负载阻抗,多个功率管与多个第一开关一一对应。功率管的控制极通过对应的第一开关与供电模块的输出端耦合,功率管的第一极通过负载阻抗与电源端耦合,功率管的第二极与接地端耦合。
在一种示例中,功率管可以为三极管。三级管的基极通过对应的第一开关与供电模块的输出端耦合,三级管的集电极通过负载阻抗与电源端耦合,三级管的发射极与接地端耦合。
在另一示例中,功率管可以为场效应管。场效应管的栅极通过对应的第一开关与供电模块的输出端耦合,场效应管的漏极通过负载阻抗与电源端耦合,场效应管的源极与接地端耦合。
在另一种可能的实现方式中,功率子单元包括多个功率管、多个第二开关和负载阻抗,多个功率管与多个第二开关一一对应。功率管的控制极与供电模块的输出端耦合,功率管 的第一级通过负载阻抗和对应的第二开关与电源端耦合,功率管的第二极与接地端耦合。
在一种示例中,功率管可以为三极管。三级管的基极与供电模块的输出端耦合,三级管的集电极通过负载阻抗和对应的第二开关与电源端耦合,三级管的发射极与接地端耦合。
在另一种示例中,功率管可以为场效应管。场效应管的栅极与供电模块的输出端耦合,场效应管的漏极通过负载阻抗和对应的第二开关与电源端耦合,场效应管的源极与接地端耦合。
在另一种可能的实现方式中,功率子单元包括多个功率管、多个第一开关、多个第二开关和负载阻抗,多个功率管与多个第一开关和多个第二开关一一对应。功率管的控制极通过对应的第一开关与供电模块的输出端耦合,功率管的第一级通过负载阻抗和对应的第二开关与电源端耦合,功率管的第二极与接地端耦合。
在一种示例中,功率管可以为三极管。三级管的基极通过对应的第一开关与供电模块的输出端耦合,三级管的集电极通过负载阻抗和对应的第二开关与电源端耦合,三级管的发射极与接地端耦合。
在另一示例中,功率管可以为场效应管。场效应管的栅极通过对应的第一开关与供电模块的输出端耦合,场效应管的漏极通过负载阻抗和对应的第二开关与电源端耦合,场效应管的源极与接地端耦合。
需要说明的是,本申请实施例中的功率子单元不局限于以上四种可能的实现方式(即功率子单元不局限于以上四种拓扑结构),功率子单元还可以通过其他拓扑结构实现基于供电电流对功率模块的静态工作电流的控制,本申请实施例对此不作限定。
在一种可能的实现方式中,功率子单元还包括一个隔直电容和一个偏置电感;
其中,隔直电容设置于功率管的控制极与连接信号源之间,偏置电感设置于功率管的控制极与供电模块的偏置单元之间。
在另一种可能的实现方式中,功率子单元还包括多个隔直电容和多个偏置电感,多个隔直电容、多个偏置电感和多个功率管一一对应;
隔直电容的一端与信号源耦合,隔直电容的另一端与功率管的控制极耦合,偏置电感的一端与供电模块的偏置单元耦合,偏置电感的另一端与功率管的控制极耦合。
上述的隔直电容起到隔离直流信号通过交流信号的作用,上述的偏置电感起到隔离高频信号通过低频信号的作用,可以将来自于信号源的调制信号(可以是单音信号,还可以是高频的交流信号,如高频幅值信号、高频相位信号等)和来自于偏置单元的低频电压信号输入功率模块,提高了输入功率模块的信号(包括来自于信号源的调制信号和来自于偏置单元的低频电压信号)的质量。
在一种可能的实现方式中,功率模块可以为功率放大器PA(power amplifier),用于 在时分双工TDD(time division dual)模式下的发射时隙下工作。
在另一种可能的实现方式中,功率模块可以为低噪声放大器LNA(low noise amplifier),用于在时分双工TDD模式下的接收时隙下工作。
第二方面,本申请实施例提供了一种功率电路,功率电路可以是功率放大电路或者数模转换电路等能够使电源的电压在功率电路开启或关闭过程中缓慢增大或减小的电路,本申请实施例对功率电路的具体形式不作限定。
在一种可能的实现方式中,本申请实施例提供的功率电路可以包括功率模块和与功率模块耦合的供电模块;供电模块可以包括多个供电子单元。多个供电子单元分别包括各自的控制信号线,用于控制供电模块为功率模块的供电。
需要说明的是,多个供电子单元通过各自的控制信号线为功率模块供电,可以是多个供电子单元为功率模块提供供电电流,还可以是多个供电子单元为功率模块提供供电电压。其中,供电电流用于指示多个供电子单元的输出电流,供电电压用于指示多个供电子单元的输出电压。
可以理解的,多个供电子单元为功率模块的供电之后,功率模块被配置为:基于供电模块提供的供电电流或者供电电压控制功率模块的静态工作电流。
本申请实施例提供的功率电路通过供电模块中的多个供电子单元为功率模块供电,减少了功率模块(也可以说是功率电路)在开启瞬间的功率模块对电源的冲击,提高了电源的稳定性。同时提高了功率电路的可靠性,且减小了功率电路的尺寸,降低了功率电路的成本。
需要说明的是,本申请实施例提供的功率电路还可以通过供电模块中的多个供电子单元依次停止对功率模块供电,减少了功率模块(也可以说是功率电路)在关断瞬间功率模块对电源的冲击,提高了电源的稳定性。同样也能提高功率电路的可靠性,且减小功率电路的尺寸,降低功率电路的成本。
可选的,控制信号线之间耦合有延时单元。通过延时单元设置的延时间隔实现供电模块采分时上电的方式为功率模块供电。
在一种可能的实现方式中,供电子单元可以包括电流源单元,电流源单元包括一个电流源。电流源被配置为:通过控制自身的控制信号线为功率模块的供电,也就是说,电流源通过控制自身的控制信号线为功率模块提供供电电流。此处,可以理解为电流源单元中的该电流源自身具有时序控制功能。
在另一种可能的实现方式中,供电子单元可以包括电流源单元和开关单元;电流源单元包括多个电流源,开关单元包括多个开关,多个电流源与多个开关一一对应耦合。
进一步地,多个开关被配置为:基于控制信号线提供的控制信号控制多个电流源为功 率模块供电,也就是说,多个开关基于控制信号线提供的控制信号控制多个电流源为功率模块提供供电电流。
需要说明的是,在以上两种可能的实现方式中,通过上述电流源单元中的一个具有时序控制功能的电流源或者电流源单元中多个电流源和多个开关即可为功率模块提供缓慢变化的供电电流。
在一种可能的实现方式中,供电子单元可以包括电压源单元,电压源单元包括一个电压源。电压源被配置为:基于控制信号线提供的控制信号为功率模块供电,也就是说,电压源基于控制信号线提供的控制信号为功率模块提供供电电压。
在一种可能的实现方式中,供电模块还可以包括偏置单元,偏置单元的输入端与多个供电子单元的输出端耦合,偏置单元的输出端与功率模块的输入端耦合;
进一步地,供电子单元还被配置为:基于控制信号线为偏置单元提供供电电流。偏置单元被配置为:基于供电电流为功率模块提供供电电压。
示例的,上述偏置单元可以包括三极管、场效应管或IGBT中的任一项。
通过上述偏置单元可以基于电流源输出的供电电流得到供电电压,并将供电电压提供给功率模块,进而实现通过供电电压控制功率模块的静态工作电流,也就是通过来自偏置单元的供电电压实现对功率模块的静态工作电流的控制。
在一种可能的实现方式中,功率模块可以包括多个功率子单元,供电模块用于给多个功率子单元分别供电。
在一种可能的实现方式中,功率子单元包括一个功率管和一个负载阻抗。功率管的控制极与供电模块的输出端耦合,功率管的第一极通过负载阻抗与电源端耦合,功率管的第二极与接地端耦合。
在一种示例中,功率管可以为三极管。三级管的基极通过对应的第一开关与供电模块的输出端耦合,三级管的集电极通过负载阻抗与电源端耦合,三级管的发射极与接地端耦合。
在另一示例中,功率管可以为场效应管。场效应管的栅极通过对应的第一开关与供电模块的输出端耦合,场效应管的漏极通过负载阻抗与电源端耦合,场效应管的源极与接地端耦合。
在一种可能的实现方式中,功率子单元包括多个功率管、多个第一开关和负载阻抗,多个功率管与多个第一开关一一对应。功率管的控制极通过对应的第一开关与供电模块的输出端耦合,功率管的第一极通过负载阻抗与电源端耦合,功率管的第二极与接地端耦合。
在一种示例中,功率管可以为三极管。三级管的基极通过对应的第一开关与供电模块的输出端耦合,三级管的集电极通过负载阻抗与电源端耦合,三级管的发射极与接地端耦 合。
在另一示例中,功率管可以为场效应管。场效应管的栅极通过对应的第一开关与供电模块的输出端耦合,场效应管的漏极通过负载阻抗与电源端耦合,场效应管的源极与接地端耦合。
在另一种可能的实现方式中,功率子单元包括多个功率管、多个第二开关和负载阻抗,多个功率管与多个第二开关一一对应。功率管的控制极与供电模块的输出端耦合,功率管的第一级通过负载阻抗和对应的第二开关与电源端耦合,功率管的第二极与接地端耦合。
在一种示例中,功率管可以为三极管。三级管的基极与供电模块的输出端耦合,三级管的集电极通过负载阻抗和对应的第二开关与电源端耦合,三级管的发射极与接地端耦合。
在另一种示例中,功率管可以为场效应管。场效应管的栅极与供电模块的输出端耦合,场效应管的漏极通过负载阻抗和对应的第二开关与电源端耦合,场效应管的源极与接地端耦合。
在另一种可能的实现方式中,功率子单元包括多个功率管、多个第一开关、多个第二开关和负载阻抗,多个功率管与多个第一开关和多个第二开关一一对应。功率管的控制极通过对应的第一开关与供电模块的输出端耦合,功率管的第一级通过负载阻抗和对应的第二开关与电源端耦合,功率管的第二极与接地端耦合。
在一种示例中,功率管可以为三极管。三级管的基极通过对应的第一开关与供电模块的输出端耦合,三级管的集电极通过负载阻抗和对应的第二开关与电源端耦合,三级管的发射极与接地端耦合。
在另一示例中,功率管可以为场效应管。场效应管的栅极通过对应的第一开关与供电模块的输出端耦合,场效应管的漏极通过负载阻抗和对应的第二开关与电源端耦合,场效应管的源极与接地端耦合。
需要说明的是,本申请实施例中的功率子单元不局限于以上四种可能的实现方式(即功率子单元不局限于以上四种拓扑结构),功率子单元还可以通过其他拓扑结构实现基于供电电流对功率模块的静态工作电流的控制,本申请实施例对此不作限定。
在一种可能的实现方式中,功率子单元还包括一个隔直电容和一个偏置电感;
其中,隔直电容设置于功率管的控制极与连接信号源之间,偏置电感设置于功率管的控制极与供电模块的偏置单元之间。
在另一种可能的实现方式中,功率子单元还包括多个隔直电容和多个偏置电感,多个隔直电容、多个偏置电感和多个功率管一一对应;
隔直电容的一端与信号源耦合,隔直电容的另一端与功率管的控制极耦合,偏置电感的一端与供电模块的偏置单元耦合,偏置电感的另一端与功率管的控制极耦合。
上述的隔直电容起到隔离直流信号通过交流信号的作用,上述的偏置电感起到隔离高频信号通过低频信号的作用,可以将来自于信号源的调制信号(可以是单音信号,还可以是高频的交流信号,如高频幅值信号、高频相位信号等)和来自于偏置单元的低频电压信号输入功率模块,提高了输入功率模块的信号(包括来自于信号源的调制信号和来自于偏置单元的低频电压信号)的质量。
在一种可能的实现方式中,功率模块可以为功率放大器PA,用于在时分双工TDD模式下的发射时隙下工作。
在另一种可能的实现方式中,功率模块可以为低噪声放大器LNA,用于在时分双工TDD模式下的接收时隙下工作。
第三方面,本申请实施例还提供一种电子设备,可以包括多个上述第一方面及其可能的实现方式中的功率电路,或者可以包括多个上述第二方面及其可能的实现方式中的功率电路。多个功率电路通过串联方式或并联方式耦合。
在一种可能的实现方式中,本申请实施例提供的电子设备还可以包括电路板;功率电路设置于电路板上。
应当理解的是,本申请的第二方面和第三方面与本申请的第一方面的技术方案一致,各方面及对应的可行实施方式所取得的有益效果相似,不再赘述。
图1提供了本申请实施例的功率电路A的一种结构示意图;
图2提供了本申请实施例的供电模块A2的一种结构示意图;
图3提供了本申请实施例的电流源单元A21的一种结构示意图;
图4提供了本申请实施例的驱动器响应延时单元的一种示意图;
图5提供了本申请实施例的一种时序示意图;
图6提供了本申请实施例的电流源单元A21的一种结构示意图;
图7提供了本申请实施例的电流源单元A21的一种结构示意图;
图8提供了本申请实施例的偏置单元A23的一种结构示意图;
图9提供了本申请实施例的供电模块A2的一种结构示意图;
图10提供了本申请实施例的电压源单元A22的一种结构示意图;
图11提供了本申请实施例的功率模块A1的一种结构示意图;
图12提供了本申请实施例的功率模块A1的一种结构示意图;
图13提供了本申请实施例的功率模块A1的一种结构示意图;
图14提供了本申请实施例的功率模块A1的一种结构示意图;
图15提供了本申请实施例的功率模块A1的一种结构示意图;
图16提供了本申请实施例的功率模块A1的一种结构示意图;
图17提供了本申请实施例的功率模块A1的一种结构示意图;
图18提供了本申请实施例的功率模块A1的一种结构示意图;
图19提供了本申请实施例的功率模块A1的一种结构示意图;
图20提供了本申请实施例的功率模块A1的一种结构示意图;
图21提供了本申请实施例的功率模块A1的一种结构示意图;
图22提供了本申请实施例的功率模块A1的一种结构示意图;
图23提供了本申请实施例的功率模块A1的一种结构示意图;
图24提供了本申请实施例的功率模块A1的一种结构示意图;
图25提供了本申请实施例的功率模块A1的一种结构示意图;
图26提供了本申请实施例的功率电路A的一种结构示意图;
图27提供了本申请实施例的功率电路A的一种结构示意图;
图28提供了本申请实施例的功率电路A的一种结构示意图;
图29提供了本申请实施例的电子设备EE的一种结构示意图;
图30提供了本申请实施例的电子设备EE的一种结构示意图;
图31提供了本申请实施例的一种时序示意图;
图32提供了本申请实施例的电子设备EE的一种结构示意图;
图33提供了本申请实施例的电子设备EE的一种结构示意图;
图34提供了本申请实施例的电子设备EE的一种结构示意图。
下面将结合附图,对本申请中的技术方案进行描述。
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请中的附图,对本申请中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书实施例和权利要求书及附图中的术语“第一”、“第二”等仅用于区分描述的目的,而不能理解为指示或暗示相对重要性,也不能理解为指示或暗示顺序。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元。方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应当理解,在本申请中,“至少一个(项)”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,用于描述关联对象的关联关系,表示可以存在三种关系,例如,“A和/或B”可以表示:只存在A,只存在B以及同时存在A和B三种情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指这些项中的任意组合,包括单项(个)或复数项(个) 的任意组合。例如,a,b或c中的至少一项(个),可以表示:a,b,c,“a和b”,“a和c”,“b和c”,或“a和b和c”,其中a,b,c可以是单个,也可以是多个。
通信或雷达等系统中的功率电路(如功率放大电路或者数模转换电路等)往往需要根据协议或应用要求在特定的时间开启或关闭。由于功率电路的开启或关闭会伴随着功率电路中电源的瞬时电流的突变(突然变大或突然变小),结合电源的电压与瞬时电流的关系(电源的电压与瞬时电流的关系可以用公式表示为v=L·di/dt,其中,v表示电源的电压,L表示电源中电感的感值,di/dt表示电源的瞬时电流(也就是电源的电流变化率))可知,瞬时电流的突变越剧烈,在电源上引起的电压波动就越大。电源上的电压波动不仅会对未关闭的功率电路的性能产生影响,而且当电压波动超出一定的电压范围时,还会加速功率电路中器件(如功率管)的老化,影响功率电路的可靠性和寿命。
为了能够有效控制电源上的电压波动,本申请实施例采用了以下两种途径:
途径1:在不增加电源的去耦电容的数量前提下,增大去耦电容的容值,或者在不增大去耦电容的容值的前提下,增加去耦电容的数量。
不论是增大去耦电容的容值,还是增加去耦电容的数量,都可以减小电源中等效电感的感值。根据上述电源的电压与瞬时电流的关系v=L·di/dt可以确定,电感的感值L与电源的电压v成正比,也就是说,电压v会随着电感的感值L的减小而减小。
但是,上述途径1需要增加物料清单(bill of material,BOM)的成本和印制电路板(printed circuit board,PCB)的面积,导致功率电路的尺寸较大。
途径2:使用数量较多的独立电源(即分电源)为功率电路供电。
在一种可能的实现方式中,使用低压差线性稳压器(low dropout regulator,LDO)或直流变换器(即DC-DC变换器)等不同的独立电源为功率电路供电。也就是说,通过不同的独立电源为功率电路中易受干扰的模块和会产生较大扰动的模块分别供电。
但是,上述途径2因为使用了较多的独立电源,同样会导致功率电路的尺寸较大,且导致了功率电路的成本。
为了克服上述两种方式中的不足,本申请实施例还提供了一种功率电路,能够使电源的电压(由下文的静态工作电流决定,与静态工作电流成正比)在功率电路开启或关闭过程中的缓慢变化(即,能够使电源的电压在功率电路开启过程中的缓慢增大,也可以使电源的电压在功率电路关闭过程中的缓慢减小),从而减小功率电路对电源的冲击,实现电源上的电压波动的有效控制,提高了电源的稳定性。
需要说明的是,本申请提供的功率电路可以是功率放大电路或者数模转换电路等能够使电源的电压在功率电路开启或关闭过程中缓慢增大或减小的电路,本申请实施例对功率电路的具体形式不作限定。
下面以在功率电路开启过程中电源的电流缓慢增大为例,介绍本申请实施例提供的功率电路。
如图1所示,功率电路A可以包括功率模块A1和与功率模块A1耦合的供电模块A2。其中,功率模块A1被配置为:以分时上电的方式供电。
进一步地,功率模块A1以分时上电的方式供电可以包括但不限于以下两种情况:
情况一:供电模块A2采用分时上电的方式为功率模块A1供电。
需要说明的是,供电模块A2采用分时上电的方式为功率模块A1供电,可以是供电模块A2采用分时上电的方式为功率模块A1提供供电电流(可以用I
b1表示,也可以称为偏置电流)或供电电压(可以用V
bias表示,也可以称为偏置电压)。此处,供电电流I
b1可以指示供电模块A1的输出电流,供电电压V
bias可以指示供电模块A2的输出电压。于是,可以理解为,供电模块A2被配置为:采用分时上电的方式为功率模块A1提供供电电流I
b1表示或供电电压V
bias,功率模块A1被配置为:基于供电模块A2提供的供电电流I
b1或供电电压V
bias实现上电。也就是说,功率模块A1基于供电电流I
b1或供电电压V
bias控制功率模块A1的静态工作电流(可以用I
amp表示,也可以称为镜像电流)。
情况二:在供电模块A2供电的基础上,功率模块A1自身以分时上电的方式实现上电。
需要说明的是,供电模块A2供电可以是供电模块A2为功率模块A1提供供电电流I
b1(供电电流可参见上文介绍),还可以是供电模块A2为功率模块A1提供供电电压V
bias(供电电压可参见上文介绍)。
可以理解的,在供电模块A2提供的供电电流I
b1或供电电压V
bias的基础上,功率模块A1以分时上电的方式实现上电。也就是说,功率模块A1基于供电模块提供的供电电流I
b1或供电电压V
bias控制功率模块A1的静态工作电流I
amp。
在一种可能的实现方式中,供电模块A2可以包括多个供电子单元A20。多个供电子单元A20均与供电模块A2耦合。
在一示例中,多个供电子单元A20可以耦合有各各自的控制信号线,多个供电子单元A20之间耦合有延时单元。控制信号线用于控制供电模块A2根据延时单元设置的时延以分时上电的方式给功率模块A1供电。
在另一示例中,多个供电子单元A20可以分别包括各自的控制信号线,用于控制供电模块A2为功率模块A1的供电。
本申请实施例提供的功率电路在不增加片外器件(如方式1中的去耦电容,或者方式2中的独立电源)的前提下,通过功率模块以分时上电的方式供电,使电源的电压在功率电路开启过程中缓慢增大,进而减少了功率模块(也可以说是功率电路)在开启瞬间功率 模块对电源的冲击,提高了电源的稳定性。同时,分时上电的方式提高了功率电路的可靠性,且减小了功率电路的尺寸,降低了功率电路的成本。
需要说明的是,本申请实施例提供的功率电路还可以通过功率模块以分时下电的方式停止供电,使电源的电压在功率电路关闭过程中缓慢减小,进而减少了功率模块(也可以说是功率电路)在关断瞬间功率模块对电源的冲击,提高了电源的稳定性。同时,分时下电的方式也能提高功率电路的可靠性,且减小功率电路的尺寸,降低功率电路的成本。
在一种可能的实现方式中,供电子单元A20可以包括电流源单元A21,电流源单元A21与功率模块A1耦合,如图2所示。
进一步地,电流源单元A21可以通过以下两种结构为功率模块A1供电,也就是说,电流源单元A21可以通过以下两种结构为功率模块A1提供供电电流I
b1:
结构1-1:如图3所示,电流源单元A21可以包括N个电流源(即电流源IS1、电流源IS2、电流源IS3、…、电流源ISN)和N个开关(即开关S11、开关S12、开关S13、…、开关S1N)。N个开关被配置为:基于控制信号线提供的控制信号控制N个电流源为功率模块A1供电,也就是说,N个开关基于控制信号线提供的控制信号控制N个电流源为功率模块A1提供供电电流I
b1。
需要说明的是,电流源IS1、电流源IS2、电流源IS3、…、电流源ISN均不具有时序控制功能,也就是说,电流源IS1、电流源IS2、电流源IS3、…、电流源ISN对自身输出电流的产生时间、稳定时间、停止时间及相互之间的关系等都不具有控制功能。于是,需要设置开关S11、开关S12、开关S13、…、开关S1N。
可选的,电流源IS1、电流源IS2、电流源IS3、…、电流源ISN与开关S11、开关S12、开关S13、…、开关S1N一一对应耦合,例如电流源IS1与开关S11对应耦合,电流源IS2与开关S12对应耦合,以此类推,电流源ISN与开关S1N对应耦合。
可以理解的,电流源IS1、电流源IS2、电流源IS3、…、电流源ISN产生多个电流源的输出电流,如图3中电流源IS1产生电流源IS1的输出电流I
S1,电流源IS2产生电流源IS2的输出电流I
S2,电流源IS3产生电流源IS1的输出电流I
S3,以此类推,电流源ISN产生电流源ISN的输出电流I
SN。
由于电流源IS1、电流源IS2、电流源IS3、…、电流源ISN不具有时序控制功能,所以,在功率电路(此处可以是功率电路中的所有器件,如功率电路中的延时单元、驱动单元、电流源单元等)收到如时分双工(time division dual,TDD)信号等控制信号的情况下,可以通过功率电路的N个驱动器(即图4中的驱动器D1、驱动器D2、驱动器D3、…、驱动器DN共N个驱动器,N个驱动器与N个开关一一对应耦合),按照延时单元设置的延时间隔(图4中的τ)分别驱动N个开关(如驱动器D1驱动开关S11,驱动器D2 驱动开关S12等),使开关S11、开关S12、开关S13、…、开关S1N按照延时间隔依次闭合,进而实现功供电电流I
b1的缓慢增大。
参考图3和图4,在图3的电流源IS1至电流源ISN以及图4的驱动器D1至驱动器DN都收到时分双工TDD信号后,电流源IS1产生电流源IS1的输出电流I
S1,同时驱动器D1直接(即无需经过延时间隔)驱动开关S11,使开关S11闭合,此时,满足I
b1=I
S1;维持电流源IS1产生电流源IS1的输出电流I
S1以及开关S11闭合的前提下,电流源IS2产生电流源IS2的输出电流I
S2,同时驱动器D2经过延时间隔τ后驱动开关S12,使开关S12闭合,此时满足I
b1=I
S1+I
S2;接着,维持电流源IS1产生电流源IS1的输出电流I
S1、电流源IS2产生电流源IS2的输出电流I
S2、开关S11闭合以及开关S12闭合的前提下,电流源IS3产生电流源IS3的输出电流I
S3,同时驱动器D3经过延时间隔τ后驱动开关S13,使开关S13闭合,此时满足I
b1=I
S1+I
S2++I
S3;以此类推,最后,维持N-1个电流源中的每个电流源产生每个电流源的输出电流、开关S11至开关S1(N-1)均闭合的前提下,电流源ISN产生电流源ISN的输出电流I
SN,同时驱动器DN经过延时间隔τ驱动开关S1N,使开关S1N闭合,此时满足I
b1=I
S1+I
S2+I
S3+…+I
SN。
根据上述介绍和图5示出的时分双工TDD信号、开关S1、开关S2、…、开关SN、供电电压V
bias和静态工作电流I
amp的时序示意图可知,根据延时间隔τ,开关S11至开关S1N依次闭合,供电模块A2提供的供电电流I
b1从I
S1缓慢增大至I
S1+I
S2+I
S3+…+I
SN,也就是供电模块的供电电流I
b1缓慢增大,进而实现供电模块的供电电压V
bias的缓慢增大,并通过功率模块实现功率模块的静态工作电流I
amp的缓慢增大,减小功率模块对电源的冲击,提高了电源的稳定性。
结构1-2:如图6所示,电流源单元A21可以包括一个电流源IS1。电流源IS1被配置为:采用分时上电的方式为功率模块A1供电,也就是说,电流源IS1采用分时上电的方式为功率模块A1提供供电电流I
b1。
需要说明的是,电流源IS1具有时序控制功能,也就是说,电流源IS1对自身输出电流的产生时间、稳定时间、停止时间及相互之间的关系等都具有控制功能。可以理解的,由于电流源IS1具有时序控制功能,所以结构1-2中无需设置开关。那么,电流源IS1通过时序控制功能就可以输出缓慢增大的供电电流I
b1。
在另一种可能的实现方式中,上述的供电模块A2可以还包括偏置单元A23,如图7所示,偏置单元A23的输入端与电流源单元A21的输出端耦合,偏置单元A23的输出端与功率模块A1的输入端耦合。电流源单元A21还被配置为:为偏置单元提供供电电流I
b1,偏置单元A23被配置为:基于供电电流I
b1为功率模块A1提供供电电压V
bias。
进一步地,偏置单元A23可以为三极管、场效应管(可以是NMOS管 (N-metal-oxide-semiconductor))或者IGBT(insulated gate bipolar transistor,即绝缘栅双极型晶体管)中的任何一项。本申请实施例以NMOS管为例介绍偏置单元A23。
如图8所示,偏置单元A23可以包括NMOS管。NMOS管的源极s与-VDD耦合,NMOS管的漏极d与电流源单元A21的输出端耦合(参见上文介绍,NMOS管的漏极d可以与结构1的电流源单元中的N个开关耦合,还可以与结构1-2的电流源单元的电流源IS1耦合)。NMOS管的栅极g与漏极d耦合,且NMOS管的栅极g与功率模块A1的输入端耦合(参见下文介绍,NMOS管的栅极g可以通过功率模块A1中的偏置电感与功率模块A1中的功率管耦合,还可以直接与功率模块A1中的功率管耦合。当功率模块A1中的功率管采用NMOS管时,偏置单元A23中的NMOS管的栅极g直接或通过偏置电感、电阻等与功率模块A1中的NMOS管的栅极g耦合)。
另一种可能的实现方式中,上述的供电子单元A20可以包括电压源单元A22,电压源单元A22与功率模块A1耦合,如图9所示。电流源单元A21可以通过图10所示的结构为功率模块A1提供供电电压V
bias。
图10中,电压源单元A22包括一个电压源VS1。电压源VS1被配置为:基于控制信号线提供的控制信号为功率模块A1供电,也就是说,电压源VS1基于控制信号线提供的控制信号为功率模块A1提供供电电压V
bias。
需要说明的是,电压源VS1具有时序控制功能,也就是说,电压源VS1对自身输出电压的产生时间、稳定时间、停止时间及相互之间的关系等都具有控制功能。可以理解的,由于电压源VS1具有时序控制功能,所以结构2-1中无需设置开关。那么,电压源VS1通过时序控制功能就可以输出缓慢增大的供电电压V
bias。
进一步地,功率模块A1可以包括多个功率子单元A10;供电模块A2用于给多个功率子单元A10以分时上电的方式供电。
在一种可能的实现方式中,功率子单元A10可以包括一个功率管M1和一个负载阻抗ZL,如图11所示。图11中,功率管M1的控制极F0与偏置单元A23的输出端耦合,功率管M1的第一极F1通过负载阻抗ZL与电源端V耦合,功率管M1的第二极F2与接地端E耦合。
进一步地,功率管M1可以为三极管或者场效应管FET(field effect transistor,可以是结型场效应管JFET(junction field effect transistor),还可以是绝缘栅场效应管(也称为MOS管)),功率管M1还可以为IGBT(由绝缘栅场效应管IGFET(insulated gatefield effect transistor)和三极管T(transistor)复合而成)。
例如,功率管M1为三极管,如图12所示,三极管T的基极b(即控制极)与偏置单元A23的输出端耦合,三极管T的集电极c(即第一极)通过负载阻抗ZL与+VCC(即 电源端)耦合,三极管T的发射极e(即第二级)与-VCC(即接地端,也可以是GND)耦合。需要说明的是,图12中的OUT表示功率子单元A10的输出端,I
amp表示功率子单元A10的供电电流。
如图13所示,在图12的基础上,功率子单元A10还可以包括一个隔直电容C和一个偏置电感L。图13中,隔直电容C一端与连接信号源IN耦合,隔直电容C的另一端与三极管T的基极b耦合,偏置电感L的一端与偏置单元A23耦合,偏置电感L的另一端与三极管T的基极b耦合。需要说明的是,通过隔直电容C(起到隔离直流信号通过交流信号的作用)和偏置电感L(起到隔离高频信号通过低频信号的作用),可以将来自于信号源IN的调制信号(可以是单音信号,还可以是高频的交流信号,如高频幅值信号、高频相位信号等)和来自于偏置单元A23的低频电压信号输入功率子单元A10。
又例如,功率管M1为NMOS管(本申请实施例以NMOS管为例),如图14所示,NMOS管的栅极g(即控制极)与偏置单元A23的输出端耦合,NMOS管的漏极d(即第一极)通过负载阻抗ZL与+VDD(即电源端)耦合,NMOS管的源极s(即第二级)与-VDD(即接地端,也可以是GND)耦合。
在图14的基础上,如图15所示,功率子单元A10还可以包括一个隔直电容C(与上文的隔直电容C的作用相同)和一个偏置电感L(与上文的隔直电容C的作用相同)。图15中,隔直电容C的一端与信号源IN耦合,隔直电容C的另一端与NMOS管的栅极g耦合。偏置电感L的一端与偏置单元A23耦合,偏置电感L的另一端与NMOS管的栅极g耦合。
在另一种可能的实现方式中,功率子单元A10可以包括H个功率管、H个开关(即H个第一开关)和负载阻抗(负载阻抗可以为一个,也可以为多个)。H功率管与H个开关一一对应耦合。
进一步地,H个功率管均可以为三极管或者场效应管FET(可以是结型场效应管JFET,还可以是绝缘栅场效应管(也称为MOS管)),H个功率管还可以均为IGBT(由绝缘栅场效应管IGFET和三极管复合而成)。
例如,H个功率管均为三极管。功率子单元A10包括H个三极管、H个第一开关(即图16中的开关S21、开关S22、…、开关S2H)和负载阻抗。
如图16所示,本申请以一个负载阻抗ZL为例介绍功率子单元A10。图16中只标出了三极管T11,图16中的IM11、IM12、…、IM1H分别为集成对应的三极管的集成组件。
参考图16,三极管T11的基极b(即控制极)通过开关S21与偏置单元A23的输出端耦合(参考图8,三极管T11的基极b通过开关S21可以与偏置单元A23中NMOS管的栅极g(可以认为是偏置单元A23的输出端)耦合),三极管T11的集电极c(即第一 极)通过负载阻抗ZL与+VCC(即电源端V)耦合,三极管T11的发射极e(即第二级)与-VCC(即接地端E,可以为GND)耦合。需要说明的是,图16中集成组件IM12、…、IM1H上集成的三极管和相应的开关(即开关S22至开关S2H)的耦合关系与三极管T11和开关S21的耦合关系类似,本申请不做赘述。
进一步地,功率子单元A10还可以包括H个隔直电容C(与上文介绍的隔直电容C的作用相同)和H个偏置电感L(与上文介绍的隔直电容C的作用相同)。需要说明的是,图17中只标出了与三极管T11的基极b耦合的隔直电容C11和偏置电感L11。
参考图17,隔直电容C11的一端与连接信号源IN耦合,隔直电容C11的另一端与三极管T11的基极b耦合,偏置电感L11的一端与偏置单元A23耦合,偏置电感L11的另一端与三极管T11的基极b耦合,隔直电容C11、偏置电感L11和三极管T11集成设置在集成组件IM11上。需要说明的是,图17中集成组件IM12、…、IM1H上集成的三极管和相应的隔直电容、相应的偏置电感的耦合关系与三极管T11和隔直电容C11、偏置电感L11的耦合关系类似,本申请不做赘述。且图17中的OUT也表示功率子单元A10的输出端,I
amp也表示功率子单元A10的供电电流。
又例如,如图18所示,H个功率管均为NMOS管。也就是说,功率子单元A10可以包括H个NMOS管、H个第一开关(即图18中的开关S21、开关S22、…、开关S2H)和负载阻抗ZL。
需要说明的是,如图18所示,本申请以一个负载阻抗ZL为例介绍功率子单元A10。图18中只标出了NMOS11,图18中的IM11、IM12、…、IM1H分别为集成对应的NMOS管的集成组件。
参考图18,NMOS11的栅极g(即控制极)通过开关S21与偏置单元A23的输出端耦合(参考图8,NMOS11的栅极g通过开关S21可以与偏置单元A23中NMOS管的栅极g(可以认为是偏置单元A23的输出端)耦合),NMOS11的漏极d(即第一极)通过负载阻抗ZL与+VDD(即电源端V)耦合,NMOS11的源极s(即第二级)与-VDD(即接地端E,也可以为GND)耦合。需要说明的是,集成组件IM12至集成组件IM1H上集成的NMOS管和相应的开关的耦合关系与NMOS11和开关S21的耦合关系类似,本申请实施例不做赘述。且图18中的OUT也表示功率子单元A10的输出端,I
amp也表示功率子单元A10的供电电流。
进一步地,功率子单元A10还可以包括H个隔直电容C(与上文介绍的隔直电容C的作用相同)和H个偏置电感L(与上文介绍的隔直电容C的作用相同)。需要说明的是,图19中只标出了与NMOS11的栅极g耦合的隔直电容C11和偏置电感L11。
参考图19,隔直电容C11的一端与信号源IN耦合,隔直电容C11的另一端与NMOS11 的栅极g耦合,偏置电感L11的一端与偏置单元A23耦合(参考图8,偏置电感L11的一端可以与偏置单元A23中NMOS管的栅极g(可以认为是偏置单元A23的输出端)耦合),偏置电感L11的另一端与NMOS11的栅极g耦合,隔直电容C11、偏置电感L11和NMOS11集成设置在集成组件IM11上。需要说明的是,集成组件IM12至集成组件IM1H上集成的NMOS管和相应的隔直电容、相应的偏置电感的耦合关系与NMOS11与隔直电容C11、偏置电感L11的耦合关系类似,本申请实施例不作赘述。且图19中的OUT也表示功率子单元A10的输出端,I
amp也表示功率子单元A10的供电电流。
在一种可能的实现方式中,功率子单元A10可以包括K个功率管、K个开关(即K个第二开关)和负载阻抗(负载阻抗可以为一个,也可以为多个,本申请实施例以K个负载阻抗为例),K个功率管与K个开关和K个负载阻抗一一对应耦合。
进一步地,K个功率管均可以均为三极管或者场效应管FET(可以是结型场效应管JFET,还可以是绝缘栅场效应管(也称为MOS管)),K个功率管还可以均为IGBT(由绝缘栅场效应管IGFET和三极管复合而成)。
例如,K个功率管均为三极管。也就是说,K个功率管包括K个三极管、K个第二开关(即图20中的开关S31、开关S32、…、开关S3K)和H个负载阻抗。
需要说明的是,图20中只标出了三极管T11、负载阻抗ZL1,IM11、IM12、…、IM1K分别为集成对应的三极管的集成组件。
参考图20,三极管T11的基极b(即控制极)与偏置单元A23的输出端耦合(参考图8,三极管T11的基极b可以与偏置单元A23中NMOS管的栅极g(可以认为是偏置单元A23的输出端)耦合),三极管T11的集电极c(即第一极)通过负载阻抗ZL1和开关S31与+VCC(即电源端V)耦合,三极管T11的发射极e(即第二级)与-VCC(即接地端E,可以为GND)耦合。需要说明的是,集成组件IM12至集成组件IM1K上集成的三极管和相应的负载阻抗、相应的开关的耦合关系与三极管T11与负载阻抗ZL1、开关S31的耦合关系类似,本申请实施例不作赘述。图20中的OUT也表示功率子单元A10的输出端,I
amp也表示功率子单元A10的供电电流。
进一步地,功率子单元A10还可以包括K个隔直电容和K个偏置电感,需要说明的是,图21中只标出了与三极管T11的基极b耦合的隔直电容C21和偏置电感L21。
参考图21,隔直电容C21的一端与信号源IN耦合,隔直电容C21的另一端与三极管T11的基极b耦合,偏置电感L21的一端与偏置单元A23耦合(参考图8,偏置电感L11的一端可以与偏置单元A23中NMOS管的栅极g(可以认为是偏置单元A23的输出端)耦合),偏置电感L21的另一端与三极管T11的基极b耦合,隔直电容C21、偏置电感L21和三极管T11集成设置在集成组件IM11上。需要说明的是,集成组件IM12至集成 组件IM1H上集成的三极管和相应的隔直电容、相应的偏置电感的耦合关系与NMOS11与隔直电容C21、偏置电感L21的耦合关系类似,本申请实施例不作赘述。且图21中的OUT也表示功率子单元A10的输出端,I
amp也表示功率子单元A10的供电电流。
又例如,K个功率管均为NMOS管。也就是说,功率子单元A10包括K个NMOS管、K个第二开关(即图22中的开关S31、开关S32、…、开关S3K)和K个负载阻抗。
需要说明的是,图22中只标出了NMOS11、负载阻抗ZL1,IM11、IM12、…、IM1K分别为集成对应的三极管的集成组件。
参考图22,NMOS11的栅极g(即控制极)与偏置单元A23的输出端耦合(参考图8,NMOS11的栅极g可以与偏置单元A23中NMOS管的栅极g(可以认为是偏置单元A23的输出端)耦合),NMOS11的漏极d(即第一极)通过负载阻抗ZL1和开关S31与+VDD(即电源端V)耦合,NMOS11的源极s(即第二级)与-VDD(即接地端E,可以为GND)耦合。需要说明的是,集成组件IM12至集成组件IM1K上集成的NMOS管和相应的负载阻抗、相应的开关的耦合关系与NMOS11与负载阻抗ZL1、开关S31的耦合关系类似,本申请实施例不作赘述。图22中的OUT也表示功率子单元A10的输出端,I
amp也表示功率子单元A10的供电电流。
进一步地,功率子单元A10还可以包括K个隔直电容和K个偏置电感,需要说明的是,图23中只标出了与NMOS11的栅极g耦合的隔直电容C21和偏置电感L21。
参考图23,隔直电容C21的一端与信号源IN耦合,隔直电容C21的另一端与NMOS11的栅极g耦合,偏置电感L21的一端与偏置单元A23耦合(参考图8,偏置电感L21的一端可以与偏置单元A23中NMOS管的栅极g(可以认为是偏置单元A23的输出端)耦合),偏置电感L21的另一端与NMOS11的栅极g耦合,隔直电容C21、偏置电感L21和NMOS11集成设置在集成组件IM11上。需要说明的是,集成组件IM12至集成组件IM1K上集成的NMOS管和相应的隔直电容、相应的偏置电感的耦合关系与NMOS11与隔直电容C21、偏置电感L21的耦合关系类似,本申请实施例不作赘述。且图23中的OUT也表示功率子单元A10的输出端,I
amp也表示功率子单元A10的供电电流。
在又一种可能的实现方式中,功率子单元A10可以包括P个功率管、P个第一开关、P个第二开关和负载阻抗(负载阻抗可以为一个或多个,本申请实施例以多个负载阻抗(即P个负载阻抗)为例)。P个功率管与P个第一开关、P个第二开关、P个负载阻抗一一对应耦合。
示例的,P个功率管均为NMOS管。也就是说,功率子单元A10包括P个NMOS管、P个第一开关(即图24中的开关S21、开关S22、…、开关S2P)、P个第二开关(即图24中的开关S31、开关S32、…、开关S3K)和P个负载阻抗。
需要说明的是,图24中只标出了NMOS11、负载阻抗ZL1,IM11、IM12、…、IM1P分别为集成对应的NMOS管的集成组件。
如图24所示,NMOS11的栅极g(即控制极)通过开关S21与偏置单元A23的输出端耦合(参考图8,NMOS11的栅极g通过开关S21可以与偏置单元A23中NMOS管的栅极g(可以认为是偏置单元A23的输出端)耦合),NMOS11的漏极d(即第一极)通过负载阻抗ZL和开关S31与+VDD(即电源端V)耦合,NMOS11的源极s(即第二级)与-VDD(即接地端E,也可以为GND)耦合。需要说明的是,集成组件IM12至集成组件IM1K上集成的NMOS管和相应的第一开关、相应的第二开关、相应的负载阻抗的耦合关系与NMOS11和开关S21、开关S31、负载阻抗ZL11的耦合关系类似,本申请实施例不做赘述。且图24中的OUT也表示功率子单元A10的输出端,I
amp也表示功率子单元A10的供电电流。
进一步地,功率子单元A10还可以包括P个隔直电容和P个偏置电感,需要说明的是,图25中只标出了与NMOS11的栅极g耦合的隔直电容C31和偏置电感L31。
参考图25,隔直电容C31的一端与信号源IN耦合,隔直电容C31的另一端与NMOS11的栅极g耦合,偏置电感L31的一端与偏置单元A23耦合(参考图8,偏置电感L31的一端可以与偏置单元A23中NMOS管的栅极g(可以认为是偏置单元A23的输出端)耦合),偏置电感L31的另一端与NMOS11的栅极g耦合,隔直电容C31、偏置电感L31和NMOS11集成设置在集成组件IM11上。需要说明的是,集成组件IM12至集成组件IM1P上集成的NMOS管和相应的隔直电容、相应的偏置电感的耦合关系与NMOS11与隔直电容C31、偏置电感L31的耦合关系类似,本申请实施例不作赘述。
在一种可能的实现方式中,功率电路需要对电流信号(即调制信号)进行调制的情况下,可以将电流源单元、偏置单元和功率模块进行结合,得到用于对电流信号进行调制的功率电路。
例如,可以结合图3、图8和图15,得到如图26所示的功率电路A。可以通过电流源单元A21(以供电子单元A20包括一个电流源单元A21为例)中的N个电流源(即电流源IS1、电流源IS2、电流源IS3、…、电流源ISN)和N个开关(即开关S11、开关S12、开关S13、…、开关S1N)得到缓慢增大的供电模块A2的供电电流I
b1。偏置单元A23中的NMOS根据缓慢增大的供电电流I
b1输出缓慢增大的供电电压V
bias。功率子单元A10(以功率模块A1包括一个功率子单元A10为例)中的NMOS根据缓慢增大的供电电压V
bias控制功率子单元A10的静态工作电流I
amp逐渐增大,避免了功率电路开启瞬间功率电路对电源的冲击,从而减小了电源电压+VDD的波动,提高了电源的稳定性。同时,提高了功率电路的可靠性,且减小了功率电路的尺寸,降低了功率电路的成本。
又例如,可以结合图6、图8和图19,得到如图27所示的功率电路A。可以通过电流源单元A21(以供电子单元A20包括一个电流源单元A21为例)中的一个电流源(即电流源IS1)得到缓慢增大的供电电流I
b1。偏置单元A23中的NMOS根据增大的供电电流I
b1输出缓慢增大的供电电压V
bias。功率子单元A10(以功率模块A1包括一个功率子单元A10为例)集成组件IM11至集成组件IM1H上集成的NMOS(如NMOS11)根据缓慢增大的供电电压V
bias控制静态工作电流I
amp逐渐增大,避免了功率电路开启瞬间功率模块对电源的冲击,从而减小了电源电压+VDD的波动,提高了电源的稳定性。同时,提高了功率电路的可靠性,且减小了功率电路的尺寸,降低了功率电路的成本。
还例如,可以结合图6、图8和图23,得到如图28所示的功率电路A。可以通过电流源单元A21(以供电子单元A20包括一个电流源单元A21为例)中的一个电流源(即电流源IS1)得到缓慢增大的供电电流I
b1。偏置单元A23中的NMOS根据增大的供电电流I
b1输出缓慢增大的供电电压V
bias。基于缓慢增大的供电电压V
bias,功率子单元A10(以功率模块A1包括一个功率子单元A10为例)集成组件IM11至集成组件IM1H上集成的NMOS(如NMOS11)和功率子单元A10中的开关S31至开关S3K控制静态工作电流I
amp逐渐增大,避免了功率电路开启瞬间功率模块对电源的冲击,从而减小了电源+VDD的波动,提高了电源的稳定性。图28所示的功率电路与图27所示的功率电路功能相同,都具有可靠性高,尺寸小且成本低的优点。
需要说明的是,除了图26至图28所示的功率电路,还可以通过结合图3、图8和图19或者结合图3、图8和图23等得到其他结构形式的功率电路。本申请实施例对功率电路的结构形式不作限定。
在另一种可能的实现方式中,功率电路需要对电压信号(即调制信号)进行调制的情况下,可以将电压源单元(如图10的电压源)和功率模块(如图11至图25中任一个功率模块)进行结合,得到功率电路。
在再一种可能的实现方式中,本申请实施例还提供了一种电子设备EE(可以称为多级功率电路),如图29所示。图29中,该电子设备EE包括R个功率电路(即图29中的功率电路AMP1、功率电路AMP2、…、功率电路AMPR),R个功率电路串联,也就是说,R个功率电路通过级联方式耦合。
示例的,如图30所示,电子设备EE包括功率电路AMP1、功率电路AMP2和功率电路AMP3共三个功率电路,功率电路AMP1、功率电路AMP2和功率电路AMP3通过串联方式(即级联方式)耦合。其中,功率电路AMP1包括功率模块A11(可以参考上文关于功率子单元A10的介绍)、为功率模块A11提供供电电流的电流源单元(图30中未画出,可以参考上文关于电流源单元A21的介绍)以及基于供电电流输出供电电压V
bias1 的偏置单元(图30中未画出,可以参考上文关于偏置单元A23的介绍)。功率电路AMP2包括功率模块A12(可以参考上文关于功率子单元A10的介绍)、为功率模块A12提供供电电流的电流源单元(图30中未画出,可以参考上文关于电流源单元A21的介绍)以及基于供电电流输出供电电压V
bias2的偏置单元(图30中未画出,可以参考上文关于偏置单元A23的介绍)。与功率电路AMP1和功率电路AMP2类似,功率电路AMP3包括功率模块A13(可以参考上文关于功率子单元A10的介绍)、为功率模块A13提供供电电流的电流源单元(图30中未画出,可以参考上文关于偏置单元A23的介绍)以及基于供电电流输出供电电压V
bias3的偏置单元(图30中未画出,可以参考上文关于偏置单元A23的介绍)。
需要说明的是,功率模块A11至功率模块A13均包括功率管(以NMOS管为例)。可以理解的,功率模块A11的NMOS管的漏极、功率模块A12的NMOS管的漏极以及功率模块A13的NMOS管的漏极可以与同一+VDD(如图30中的电源端V)耦合,也可以分别与各自对应的+VDD耦合。功率模块A11的NMOS管的源极、功率模块A12的NMOS管的源极以及功率模块A13的NMOS管的源极分别连接各自对应的接地端(如图30中的接地端E1、接地端E2、接地端E3)。
还可以理解的,在电子设备EE收到如TDD信号等控制信号的情况下,可以通过图30中功率电路AMP1的电流源单元得到缓慢增大的功率模块A11的静态工作电流。基于缓慢增大的功率模块A11的静态工作电流,通过图30中功率电路AMP1的偏置单元得到缓慢增大的供电电压V
bias1。同理,可以通过图30中功率电路AMP2的电流源单元和偏置单元得到缓慢增大的供电电压V
bias2,还可以通过图30中功率电路AMP3的电流源单元和偏置单元得到缓慢增大的供电电压V
bias3。在得到缓慢增大的供电电压V
bias1、供电电压V
bias2、供电电压V
bias3的基础上,可以通过延时单元设置的延时间隔(可以参考图5)在功率电路AMP1与功率电路AMP2之间以及功率电路AMP2与功率电路AMP3之间(即级与级之间)设置延时间隔(即图31示出的TDD信号、供电电压V
bias1、供电电压V
bias2、供电电压V
bias3的时序示意图中的τ,当然,供电电压V
bias1与供电电压V
bias2之间的延时间隔以及供电电压V
bias2与供电电压V
bias3之间的延时间隔可以不同),进一步减小电子设备EE对电源端V的冲击,提高了电源端V的稳定性。
图30提供的电子设备EE可以通过多级功率电路(即图30中的功率电路AMP1至功率电路AMP3)将来自于信号源IN的调制信号(可以是单音信号,还可以是高频的交流信号,如高频幅值信号、高频相位信号等)进行放大,得到放大后的调制信号。避免了电子设备EE在开启瞬间电子设备EE对同一电源(即图30中的电源端V)的冲击,电子设备EE的可靠性高,尺寸小,且成本低。
在另一种可能的实现方式中,本申请实施例还提供了一种电子设备EE(可以称为多路功率电路),该电子设备EE包括R个功率电路(即图32中的功率电路AMP1、功率电路AMP2、…、功率电路AMPR),R个功率电路通过并联方式耦合。图32中的IN表示电子设备EE的信号源,OUT表示电子设备EE的输出端。
在图32所示的基础上,电子设备EE还可以包括分路器S和合路器C,如图33所示。图33中,该电子设备EE包括分路器S、R个功率电路(即图33中的功率电路AMP1、功率电路AMP2、…、功率电路AMPR)以及合路器C,R个功率电路通过并联方式耦合。其中,分路器S将来自于信号源IN的调制信号分为N路,N路调制信号分别进入功率电路AMP1、功率电路AMP2、…、功率电路AMPR。合路器C将来自于功率电路AMP1、功率电路AMP2、…、功率电路AMPR各自的输出信号合并,得到电子设备EE的输出端OUT输出的信号。
如果图32和图33所示的电子设备EE用于功率放大(也就是图32和图33中的信号源IN输入的是功率,图32和图33中的输出端OUT输出的也是功率),那么可以认为图32和图33中的R个功率电路通过功率合成方式耦合。
示例的,如图34所示,电子设备EE包括功率电路AMP1、功率电路AMP2和功率电路AMP3共三个功率电路,功率电路AMP1、功率电路AMP2和功率电路AMP3通过并联方式耦合。其中,功率电路AMP1包括功率模块A11(可以参考上文关于功率子单元A10的介绍)、为功率模块A11提供供电电流的电流源单元(图34中未画出,可以参考上文关于电流源单元A21的介绍)以及基于供电电流输出供电电压V
bias1的偏置单元(图34中未画出,可以参考上文关于偏置单元A23的介绍)。功率电路AMP2包括功率模块A12(可以参考上文关于功率子单元A10的介绍)、为功率模块A12提供供电电流的电流源单元(图34中未画出,可以参考上文关于电流源单元A21的介绍)以及基于供电电流输出供电电压V
bias2的偏置单元(图34中未画出,可以参考上文关于偏置单元A23的介绍)。与功率电路AMP1和功率电路AMP2类似,功率电路AMP3包括功率模块A13(可以参考上文关于功率子单元A10的介绍)、为功率模块A13提供供电电流的电流源单元(图34中未画出,可以参考上文关于偏置单元A23的介绍)以及基于供电电流输出供电电压V
bias3的偏置单元(图34中未画出,可以参考上文关于偏置单元A23的介绍)。
需要说明的是,功率模块A11至功率模块A13均包括功率管(以NMOS管为例)。可以理解的,功率模块A11的NMOS管的漏极、功率模块A12的NMOS管的漏极以及功率模块A13的NMOS管的漏极可以分别与各自对应的+VDD(即图34中的电源端V)耦合(可以理解的,功率模块A11的NMOS管的漏极、功率模块A12的NMOS管的漏极以及功率模块A13的NMOS管的漏极可以通过各自对应的负载阻抗与各自对应的+VDD耦 合),也可以与同一电源端V耦合。功率模块A11的NMOS管的源极、功率模块A12的NMOS管的源极以及功率模块A13的NMOS管的源极分别连接各自对应的接地端(如图34中的接地端E1、接地端E2、接地端E3)。
还可以理解的,在电子设备EE收到如TDD信号等控制信号的情况下,可以通过图34中功率电路AMP1的电流源单元得到缓慢增大的供电电流。基于缓慢增大的供电电流,通过图34中功率电路AMP1的电流源单元和偏置单元得到缓慢增大的供电电压V
bias1。同理,可以通过图34中功率电路AMP2的电流源单元和偏置单元得到缓慢增大的供电电压V
bias2,还可以通过图34中功率电路AMP3的电流源单元和偏置单元得到缓慢增大的供电电压V
bias3。在得到缓慢增大的供电电压V
bias1、供电电压V
bias2、供电电压V
bias的基础上,可以通过延时单元设置的延时间隔(可以参考图6)在功率电路AMP1与功率电路AMP2之间以及功率电路AMP2与功率电路AMP3之间(即各路之间)设置延时间隔(时分双工TDD信号、供电电压V
bias1、供电电压V
bias2、供电电压V
bias3的时序可以参考图31,延时间隔如图31中的τ),进一步减小电子设备EE对电源端V的冲击,从而减小电源端V的电压波动,提高了电源端V的稳定性。
图34提供的电子设备EE可以通过多路功率电路(即图34中的功率电路AMP1至功率电路AMP3)将来自于信号源IN的调制信号(可以是单音信号,还可以是高频的交流信号,如高频幅值信号、高频相位信号等)进行放大,得到放大后的调制信号。避免了电子设备EE在开启瞬间放大电路对不同电源(即图34中的多个电源端V)的冲击,多路电子设备EE的可靠性高,尺寸小,且成本低。
应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组 件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应所述以权利要求的保护范围为准。
Claims (24)
- 一种功率放大电路,其特征在于,包括功率放大模块和与所述功率放大模块耦合的供电模块;所述功率放大模块被配置为:以分时上电的方式供电;所述供电模块包括多个供电子单元,所述多个供电子单元耦合有各自的控制信号线,所述控制信号线之间耦合有延时单元,所述控制信号线用于控制所述供电模块根据所述延迟单元设置的时延以所述分时上电的方式给所述功率放大模块供电。
- 根据权利要求1所述的功率放大电路,其特征在于,所述功率放大模块包括多个功率子单元;所述供电模块用于给所述多个功率子单元以所述分时上电的方式供电。
- 根据权利要求1或2所述的功率放大电路,其特征在于,所述供电子单元包括电流源单元和开关单元;所述电流源单元包括多个电流源,所述开关单元包括多个开关,所述多个电流源与所述多个开关一一对应耦合;所述多个开关被配置为:基于所述控制信号线提供的控制信号控制所述多个电流源为所述功率放大模块供电。
- 根据权利要求1至3中任一项所述的功率放大电路,其特征在于,所述供电子单元包括电压源单元,所述电压源单元包括一个电压源;所述电压源被配置为:基于所述控制信号线提供的控制信号为所述功率放大模块供电。
- 根据权利要求1至4中任一项所述的功率放大电路,其特征在于,所述供电模块还包括偏置单元,所述偏置单元的输入端与所述多个供电子单元的输出端耦合,所述偏置单元的输出端与所述功率放大模块的输入端耦合;所述供电子单元还被配置为:为所述偏置单元提供供电电流;所述偏置单元被配置为:基于所述供电电流为所述功率放大模块提供供电电压。
- 根据权利要求2所述的功率放大电路,其特征在于,所述功率子单元包括一个功率管和一个负载阻抗;所述功率管的控制极与所述供电模块的输出端耦合,所述功率管的第一极通过所述负载阻抗与电源端耦合,所述功率管的第二极与接地端耦合。
- 根据权利要求6所述的功率放大电路,其特征在于,所述功率管为三极管;所述三级管的基极与所述供电模块的输出端耦合,所述三级管的集电极通过所述负载阻抗与电源端耦合,所述三级管的发射极与接地端耦合。
- 根据权利要求6所述的功率放大电路,其特征在于,所述功率管为场效应管;所述场效应管的栅极与所述供电模块的输出端耦合,所述场效应管的漏极通过所述负载阻抗与电源端耦合,所述场效应管的源极与接地端耦合。
- 根据权利要求2所述的功率放大电路,其特征在于,所述功率子单元包括多个功率管、多个第一开关和负载阻抗,所述多个功率管与所述多个第一开关一一对应;所述功率管的控制极通过对应的第一开关与所述供电模块的输出端耦合,所述功率管的第一极通过所述负载阻抗与电源端耦合,所述功率管的第二极与接地端耦合。
- 根据权利要求9所述的功率放大电路,其特征在于,所述功率管为三极管;所述三级管的基极通过对应的第一开关与所述供电模块的输出端耦合,所述三级管的集电极通过所述负载阻抗与电源端耦合,所述三级管的发射极与接地端耦合。
- 根据权利要求9所述的功率放大电路,其特征在于,所述功率管为场效应管;所述场效应管的栅极通过对应的第一开关与所述供电模块的输出端耦合,所述场效应管的漏极通过所述负载阻抗与电源端耦合,所述场效应管的源极与接地端耦合。
- 根据权利要求2所述的功率放大电路,其特征在于,所述功率子单元包括多个功率管、多个第二开关和负载阻抗,所述多个功率管与所述多个第二开关一一对应;所述功率管的控制极与所述供电模块的输出端耦合,所述功率管的第一级通过所述负载阻抗和对应的第二开关与所述电源端耦合,所述功率管的第二极与所述接地端耦合。
- 根据权利要求12所述的功率放大电路,其特征在于,所述功率管为三极管;所述三级管的基极与所述供电模块的输出端耦合,所述三级管的集电极通过所述负载阻抗和对应的第二开关与所述电源端耦合,所述三级管的发射极与所述接地端耦合。
- 根据权利要求12所述的功率放大电路,其特征在于,所述功率管为场效应管;所述场效应管的栅极与所述供电模块的输出端耦合,所述场效应管的漏极通过所述负载阻抗和对应的第二开关与所述电源端耦合,所述场效应管的源极与所述接地端耦合。
- 根据权利要求2所述的功率放大电路,其特征在于,所述功率子单元包括多个功率管、多个第一开关、多个第二开关和负载阻抗,所述多个功率管与所述多个第一开关和所述多个第二开关一一对应;所述功率管的控制极通过对应的第一开关与所述供电模块的输出端耦合,所述功率管的第一级通过所述负载阻抗和对应的第二开关与所述电源端耦合,所述功率管的第二极与所述接地端耦合。
- 根据权利要求15所述的功率放大电路,其特征在于,所述功率管为三极管;所述三级管的基极通过对应的第一开关与所述供电模块的输出端耦合,所述三级管的集电极通过所述负载阻抗和对应的第二开关与所述电源端耦合,所述三级管的发射极与所述接地端耦合。
- 根据权利要求15所述的功率放大电路,其特征在于,所述功率管为场效应管;所述场效应管的栅极通过对应的第一开关与所述供电模块的输出端耦合,所述场效应管的漏极通过所述负载阻抗和对应的第二开关与所述电源端耦合,所述场效应管的源极与所述接地端耦合。
- 根据权利要求6至8中任一项所述的功率放大电路,其特征在于,所述功率子单元还包括一个隔直电容和一个偏置电感;其中,所述隔直电容设置于所述功率管的控制极与连接信号源之间,所述偏置电感设置于所述功率管的控制极与所述供电模块之间。
- 根据权利要求9至17中任一项所述的功率放大电路,其特征在于,所述功率子单元还包括多个隔直电容和多个偏置电感,所述多个隔直电容、所述多个偏置电感和所述多个功率管一一对应;所述隔直电容的一端与信号源耦合,所述隔直电容的另一端与功率管的控制极耦合;所述偏置电感的一端与所述供电模块耦合,所述偏置电感的另一端与所述功率管的控制极耦合。
- 根据权利要求5所述的功率放大电路,其特征在于,所述偏置单元包括三极管或场效应管。
- 根据权利要求1至20中任一项所述的功率放大电路,其特征在于,所述功率放大模块为功率放大器PA,用于在时分双工TDD模式下的发射时隙下工作。
- 根据权利要求1至20中任一项所述的功率放大电路,其特征在于,所述功率放大模块为低噪声放大器LNA,用于在时分双工TDD模式下的接收时隙下工作。
- 一种电子设备,其特征在于,包括多个如权利要求1至22中任一项所述的功率放大电路;多个所述功率放大电路通过串联方式或并联方式耦合。
- 根据权利要求23所述的电子设备,其特征在于,还包括电路板;所述功率放大电路设置于所述电路板上。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2021/097147 WO2022251997A1 (zh) | 2021-05-31 | 2021-05-31 | 功率电路和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116670620A true CN116670620A (zh) | 2023-08-29 |
Family
ID=84323756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180086762.6A Pending CN116670620A (zh) | 2021-05-31 | 2021-05-31 | 功率电路和电子设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20240097630A1 (zh) |
EP (1) | EP4333285A4 (zh) |
CN (1) | CN116670620A (zh) |
WO (1) | WO2022251997A1 (zh) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU640716B2 (en) * | 1989-12-05 | 1993-09-02 | Nec Corporation | Power amplifying unit using a power amplifying module |
US7170341B2 (en) * | 2003-08-05 | 2007-01-30 | Motorola, Inc. | Low power consumption adaptive power amplifier |
CN100492228C (zh) * | 2005-05-30 | 2009-05-27 | 杭州华三通信技术有限公司 | 控制多电压上电顺序的装置及方法 |
US7498694B2 (en) * | 2006-04-12 | 2009-03-03 | 02Micro International Ltd. | Power management system with multiple power sources |
CN100464282C (zh) * | 2007-02-06 | 2009-02-25 | 杭州华三通信技术有限公司 | 控制分布式系统上电顺序的方法和装置 |
US9614575B2 (en) * | 2009-01-30 | 2017-04-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Direct coupled radio frequency (RF) transceiver front end |
CN103718407A (zh) * | 2011-03-24 | 2014-04-09 | 爱立信(中国)通信有限公司 | 用于减小多模块系统的浪涌电流的方法和布置 |
US8786309B2 (en) * | 2011-10-31 | 2014-07-22 | Apple Inc. | Multi-path power switch scheme for functional block wakeup |
TWI508436B (zh) * | 2012-09-13 | 2015-11-11 | Wistron Corp | 電壓供應電路、音訊輸出裝置與電壓供應方法 |
US9294056B2 (en) * | 2013-03-12 | 2016-03-22 | Peregrine Semiconductor Corporation | Scalable periphery tunable matching power amplifier |
WO2017187767A1 (ja) * | 2016-04-25 | 2017-11-02 | 株式会社日立国際電気 | 電力増幅装置 |
IT201600119588A1 (it) * | 2016-11-25 | 2018-05-25 | St Microelectronics Srl | Procedimento per accendere e spegnere un amplificatore di potenza, relativo circuito amplificatore di potenza, sistema e prodotto informatico |
US10965261B2 (en) * | 2017-12-05 | 2021-03-30 | Qualcomm Incorporated | Power amplifier circuit |
-
2021
- 2021-05-31 WO PCT/CN2021/097147 patent/WO2022251997A1/zh active Application Filing
- 2021-05-31 EP EP21943378.6A patent/EP4333285A4/en active Pending
- 2021-05-31 CN CN202180086762.6A patent/CN116670620A/zh active Pending
-
2023
- 2023-11-29 US US18/522,720 patent/US20240097630A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2022251997A1 (zh) | 2022-12-08 |
US20240097630A1 (en) | 2024-03-21 |
EP4333285A4 (en) | 2024-06-19 |
EP4333285A1 (en) | 2024-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11949385B2 (en) | Transient stabilized cascode biasing | |
CN106549564B (zh) | 具有供给调制的功率放大设备和方法 | |
US7183857B2 (en) | Single supply direct drive amplifier | |
US7061327B2 (en) | Single supply headphone driver/charge pump combination | |
CN101584112A (zh) | 具有多组固定和可变电压轨的多级放大器 | |
US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
US11792569B2 (en) | Driver circuits | |
TW201911761A (zh) | 電路模組和操作功率放大器電路模組的方法 | |
US11789481B2 (en) | Current mirror pre-bias for increased transition speed | |
JP5743978B2 (ja) | 電力増幅器および送信器 | |
CN116670620A (zh) | 功率电路和电子设备 | |
CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 | |
EP2573937A1 (en) | Power amplifier module having bias circuit | |
US10566933B2 (en) | Low voltage amplifier with gain boost circuit | |
US6812740B2 (en) | Low-voltage drive circuit and method for the same | |
CN220711316U (zh) | 冗余电源切换电路及电源系统 | |
US20230412132A1 (en) | Voltage Generation Circuitry with Reduced Settling Time | |
HU202689B (en) | Circuit arrangement for high frequency switching direct voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |