CN116667836A - 一种单刀四掷开关电路及电子设备 - Google Patents
一种单刀四掷开关电路及电子设备 Download PDFInfo
- Publication number
- CN116667836A CN116667836A CN202310915191.3A CN202310915191A CN116667836A CN 116667836 A CN116667836 A CN 116667836A CN 202310915191 A CN202310915191 A CN 202310915191A CN 116667836 A CN116667836 A CN 116667836A
- Authority
- CN
- China
- Prior art keywords
- branch
- transistor
- voltage
- parallel
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101150015217 FET4 gene Proteins 0.000 claims description 22
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 claims description 16
- 101150073536 FET3 gene Proteins 0.000 claims description 13
- 230000000295 complement effect Effects 0.000 claims description 9
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 abstract description 6
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 4
- 101150079361 fet5 gene Proteins 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Electronic Switches (AREA)
Abstract
本申请公开了一种单刀四掷开关电路及电子设备,包括串联于信号输入端与信号输出端之间的第一支路、第二支路、第三支路和第四支路,所述第一支路、第二支路、第三支路和第四支路并联设置,所述第一支路、第二支路、第三支路和第四支路上均设有若干只晶体管和若干个抬压电阻,若干只所述晶体管分别与控制电路连接,所述抬压电阻与所述晶体管并联,以使所述晶体管的控制信号均为正电信号。本申请通过在每一只晶体管的漏极与源级间并联电阻的方式,抬高了晶体管漏极、源级的直流电压,实现了该单刀四掷开关可以全部由正电控制,解决了现有的开关需要加载负电控制开关的打开与关闭的问题。
Description
技术领域
本申请涉及开关电路技术领域,尤其是涉及一种单刀四掷开关电路及电子设备。
背景技术
射频开关主要通过数字信号来控制开关晶体管的导通和截止来实现对射频信号通断的控制功能,而常用的晶体管通常为加载-5V电压时截止,加载0V电压时导通,这使得现有设计的射频开关往往需要加载负电压以实现通断功能,考虑到具体应用场景,这给芯片的实际使用带来了极大的不便。并且,为了综合实现在导通状态时的低插损以及在截止状态下的高隔离度,工作在宽频带的开关的每一个通路,都往往需要使用多只晶体管串并联结合的方式来实现工作频带内的高性能。而串并联结合的晶体管组合方式往往意味着电路需要多个馈电端口来控制不同支路不同晶体管的通断,不仅提高了电路的复杂性,增大了芯片面积,提高了使用成本,也提高了实际使用时的难度。从物理场景考虑,通常来说在加载某组特定的控制电压时,不同支路的晶体管一定会存在导通/截止两种状态,也就是说,只能控制哪一个支路导通,而不能实现全部不导通,这在一定程度上增大了开关应用场景的局限性。
发明内容
针对上述问题,本申请提供了一种单刀四掷开关电路及电子设备,能够实现单刀四掷开关电路的全正电控制。
第一方面,本申请提供一种单刀四掷开关电路,包括串联于信号输入端与信号输出端之间的第一支路、第二支路、第三支路和第四支路,所述第一支路、第二支路、第三支路和第四支路并联设置,所述第一支路、第二支路、第三支路和第四支路上均设有若干只晶体管和若干个抬压电阻,若干只所述晶体管分别与控制电路连接,所述抬压电阻与所述晶体管并联,以使所述晶体管的控制信号均为正电信号。
进一步地,上述信号输入端通过负载电阻连接至电源端口,所述负载电阻用于将所述信号输入端的直流电位抬高至电源电压+5V。
进一步地,上述晶体管的控制信号均为与电源电压一致的+5V信号,所述抬压电阻用于将所述晶体管的源极和漏极直流电位抬高至电源电压+5V。
进一步地,上述第一支路、第二支路、第三支路和第四支路的信号输出端终接吸收电阻。
进一步地,上述第一支路、第二支路、第三支路和第四支路的结构相同,所述第一支路包括第一晶体管FET1、第二晶体管FET2、第三晶体管FET3和第四晶体管FET4,所述第一支路的抬压电阻包括第一抬压电阻R1、第二抬压电阻R2、第三抬压电阻R3和第四抬压电阻R4,所述第一晶体管FET1和所述第四晶体管FET4串联于所述信号输入端和第一信号输出端之间,所述第二晶体管FET2与所述第一晶体管FET1并联,所述第三晶体管FET3与所述第四晶体管FET4并联,所述第一晶体管FET1与第一抬压电阻R1并联,所述第二晶体管FET2与第二抬压电阻R2并联,所述第三晶体管FET3与第三抬压电阻R3并联,所述第四晶体管FET4与第四抬压电阻R4并联。
进一步地,上述晶体管的控制信号接受自TTL数字集成电路,所述TTL数字集成电路的输出信号为互补的数字信号,以控制第一支路、第二支路、第三支路和第四支路的导通或截止。
进一步地,上述第一晶体管FET1和所述第四晶体管FET4分别与第一控制端口连接,用于接收来自TTL数字集成电路的第一控制信号,所述第二晶体管FET2和所述第四晶体管FET4分别与第二控制端口连接,用于接收来自TTL数字集成电路的第二控制信号,所述第一控制信号和所述第二控制信号为互补信号,当所述第一控制信号为+5V时,所述第二控制信号为0V;当所述第一控制信号为0V时,所述第二控制信号为+5V。
为实现上述目的,本申请另一方面还提供一种电子设备,包括上述的单刀四掷开关电路。
综上所述,本申请包括以下至少一种有益技术效果:
本申请提供的一种单刀四掷开关电路及电子设备包括四条支路,其中,第一支路、第二支路、第三支路和第四支路构成的电路结构完全相同,通过在每一只晶体管的漏极与源级间并联电阻的方式,抬高了晶体管漏极、源级的直流电压,控制电路可以仅通过输入正电,分别控制每一条支路的导通和截止,解决了现有的开关需要加载负电控制开关的打开与关闭的问题,大大减少了电路实际需要的控制电压端口数量,不仅减小了电路面积,降低了开关的使用难度,也为实际使用场景提供了便利,同时可以实现全通道关闭的功能,极大拓宽了开关的使用场景。
附图说明
图1是本发明实施方式中单刀四掷开关电路结构示意图。
图2是本发明实施方式中单刀四掷开关电路等效电路结构示意图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施方式。虽然附图中显示了本发明的示例性实施方式,然而应当理解,可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本发明,并且能够将本发明的范围完整的传达给本领域的技术人员。
如图1所示,本申请提供了一种单刀四掷开关电路,应用于毫米波单刀四掷开关芯片中,工作频段为0.1-40GHz,控制电压为0V/+5V,毫米波单刀多掷开关是毫米波多信道转换的重要部件,广泛应用于多波束雷达、相控阵雷达、电子对抗技术等方面,在毫米波设备与系统中起着重要作用。其损耗大小,直接影响整个系统的噪声性能;其隔离度的好坏,也直接决定了系统各信道间的隔离度。
在本申请的其中一种实施方式中,提供了一种单刀四掷开关电路,包括串联于信号输入端与信号输出端之间的第一支路、第二支路、第三支路和第四支路,所述第一支路、第二支路、第三支路和第四支路并联设置,所述第一支路、第二支路、第三支路和第四支路上均设有若干只晶体管和若干个抬压电阻,若干只所述晶体管分别与控制电路连接,所述抬压电阻与所述晶体管并联,以使所述晶体管的控制信号均为正电信号。
在本实施方式中,单刀四掷开关电路为吸收式开关,在每一个输出端口都终接了一个吸收电阻提供负载。与没有端接吸收电阻的反射式开关相比,能够使开关无论在打开状态还是关闭状态,每个输入输出端口都包含50Ohm的端接,这提供了良好的端口驻波比。
在本实施方式中,由于本申请为一种单刀四掷开关,四个支路的电路结构相同,为了叙述方便,分别将信号输入端和四个信号输出端命名为IN、OUT1、OUT2、OUT3和OUT4。单刀四掷开关的芯片IN射频输入端口通过一只大电阻连接至电源VDD端口,因此芯片射频输入端口直流电位被抬高至电源电压+5V;芯片四个支路为完全相同的电路结构,在版图上呈对称分布。从信号输入端向输出端依次分析,由于抬压电阻的存在,使对应晶体管的源极和漏极直流电位均被抬高至电源电压+5V;由此可得,当芯片正常工作时IN、OUT1、OUT2、OUT3、OUT4五个射频端口的直流电压均为电源电压VDD(+5V)。
在本申请的其中一种实施方式中,上述第一支路、第二支路、第三支路和第四支路的结构相同,所述第一支路包括第一晶体管FET1、第二晶体管FET2、第三晶体管FET3和第四晶体管FET4,所述第一支路的抬压电阻包括第一抬压电阻R1、第二抬压电阻R2、第三抬压电阻R3和第四抬压电阻R4,所述第一晶体管FET1和所述第四晶体管FET4串联于所述信号输入端和第一信号输出端之间,所述第二晶体管FET2与所述第一晶体管FET1并联,所述第三晶体管FET3与所述第四晶体管FET4并联,所述第一晶体管FET1与第一抬压电阻R1并联,所述第二晶体管FET2与第二抬压电阻R2并联,所述第三晶体管FET3与第三抬压电阻R3并联,所述第四晶体管FET4与第四抬压电阻R4并联。
在本实施方式中,第一支路、第二支路、第三支路和第四支路从信号输入端向输出端依次分析,每个支路的第一只晶体管为串联结构,与一个特定阻值电阻并联;第二只晶体管为并联,与一只特定阻值电阻并联;第三只晶体管为并联,与一只特定阻值电阻并联;第四只晶体管为串联,与一只特定阻值电阻并联。这些并联电阻,使对应晶体管的源极和漏极直流电位均被抬高至电源电压+5V;通过以上分析可以看出,当芯片正常工作时IN、OUT1、OUT2、OUT3、OUT4五个射频端口的直流电压均为电源电压VDD(+5V)。
在本申请的其中一种实施方式中,上述晶体管的控制信号接受自TTL数字集成电路,所述TTL数字集成电路的输出信号为互补的数字信号,以控制第一支路、第二支路、第三支路和第四支路的导通或截止。
在本实施方式中,通过一个TTL数字集成电路来提供开关控制信号,代替了传统的射频控制信号。该数字电路为一个工作电压为+5V的四位二进制译码器,译码器电路输入控制信号为两位TTL数字信号,输出信号为四对互补的数字信号,通过输出的四对互补的数字信号来控制每一个支路的导通和截止。与传统多个控制端口分别提供电位的控制方法相比,大大减少了电路实际需要的控制电压端口数量,不仅减小了电路面积,也为实际使用场景提供了便利。
在本实施方式中,所述第一晶体管FET1和所述第四晶体管FET4分别与第一控制端口连接,用于接收来自TTL数字集成电路的第一控制信号,所述第二晶体管FET2和所述第四晶体管FET4分别与第二控制端口连接,用于接收来自TTL数字集成电路的第二控制信号,所述第一控制信号和所述第二控制信号为互补信号,当所述第一控制信号为+5V时,所述第二控制信号为0V;当所述第一控制信号为0V时,所述第二控制信号为+5V。
在本申请的其中一种实施方式中,因为OUT1-OUT4四个端口完全对称,可以选取OUT1和OUT2两个支路为例,每个支路实际加载一组互补的控制端口,分别将OUT1的两个控制端口从输入至输出命名为CT1和CT2,CT1通过一个电阻分别接于第一只串联晶体管和第四只串联晶体管的栅极,CT2通过一个电阻分别接于第二只并联晶体管和第三只并联晶体管的栅极。和第一支路相同,第二支路的两个控制端口依次命名为CT3和CT4。
芯片IN射频端口通过大电阻R9连接至电源VDD端口,因此芯片IN端口直流电位被抬高至电源电压+5V;芯片晶体管FET1、FET2、FET3、FET4分别并联电阻R10、R2、R5、R11,通过这些并联电阻,FET1、FET2、FET3、FET4晶体管的源极和漏极直流电位均被抬高至电源电压+5V;芯片晶体管FET5、FET6、FET7、FET8分别并联电阻R12、R15、R18、R13,通过这些并联电阻,FET5、FET6、FET7、FET8晶体管的源极和漏极直流电位均被抬高至电源电压+5V。通过以上分析可以看出,当芯片正常工作时IN、OUT1、OUT2、OUT3、OUT4五个射频端口的直流电压均为电源电压VDD(+5V)。
当芯片第一支路的第一个控制端口和第二支路的第二个控制端口CT1、CT4端口加+5V控制电压,CT2、CT3端口加0V控制电压时,晶体管FET1、FET4、FET6、FET7栅端直流电压为+5V,同时由于芯片射频端口直流电压被抬高至+5V电压,晶体管FET1、FET4、FET6、FET7的源极和漏极电压均为+5V,此时晶体管FET1、FET4、FET6、FET7的VGS=0V,晶体管工作在导通状态,可等效为一个小电阻Ron;晶体管FET2、FET3、FET5、FET8栅端直流电压为0V,同时由于芯片射频端口直流电压被抬高至+5V电压,晶体管FET2、FET3、FET5、FET8的源极和漏极电压均为+5V,此时晶体管FET2、FET3、FET5、FET8的VGS=-5V,晶体管工作在导通状态,可等效为一个小电容Coff。此时芯片的等效工作电路图如图2所示。
对上述实施例进行验证可得,本申请实施例提供的一种单刀四掷开关电路,应用于高性能吸收式单刀四掷开关芯片,工作频段为0.1-40GHz,控制电压为0V/+5V,工作频段内插入损耗小于3.5dB,隔离度大于35dB,当开关处于打开状态时,端口回波损耗小于-15dB,当开关处于关闭状态时,端口回波损耗小于-20dB,开关打开/关闭状态的切换时间小于30nS。芯片的加工工艺为0.25um GaAs PHEMT,芯片开关晶体管为场效应晶体管FET,当晶体管栅源电压差VGS=0V时,开关晶体管处于导通状态,晶体管可等效为一个小电阻Ron;当晶体管栅源电压差VGS=-5V时,开关晶体管处于关断状态,晶体管可等效为一个小电容Coff。
在本申请的其中一种实施方式中,还提供了一种电子设备,包括上述的单刀四掷开关电路,此处不再赘述。
综上所述,本申请通过在每一只晶体管的漏极与源级间并联电阻的方式,抬高了晶体管漏极、源级的直流电压,实现了该单刀四掷开关可以全部由正电控制,而现有的开关往往需要加载负电控制开关的打开与关闭,结合具体应用场景,本开关的此项创新给实际使用带来了极大的便利,降低了开关使用的局限性。使用TTL数字集成电路译码器来代替传统的多只晶体管分别加载高低电位信号控制的馈电方案,减少了馈电输入端口,大大降低了电路的复杂性,降低了开关的使用难度,使芯片的实际使用更加简洁高效。每个输入输出端口皆有端接电阻,无论开关在打开还是关闭状态,每个端口都可以提供良好的驻波比,大大提高了开关的性能。并且,本申请可以实现全通道关闭的功能,极大拓宽了开关的使用场景。
需要说明的是,在上述实施例中,对各个实施例的描述各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上均为本申请的较佳实施例,并非依此限制本申请的保护范围,本说明书(包括摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或者具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
Claims (8)
1.一种单刀四掷开关电路,其特征在于:包括串联于信号输入端与信号输出端之间的第一支路、第二支路、第三支路和第四支路,所述第一支路、第二支路、第三支路和第四支路并联设置,所述第一支路、第二支路、第三支路和第四支路上均设有若干只晶体管和若干个抬压电阻,若干只所述晶体管分别与控制电路连接,所述抬压电阻与所述晶体管并联,以使所述晶体管的控制信号均为正电信号。
2.根据权利要求1所述的单刀四掷开关电路,其特征在于:所述信号输入端通过负载电阻连接至电源端口,所述负载电阻用于将所述信号输入端的直流电位抬高至电源电压+5V。
3.根据权利要求1所述的单刀四掷开关电路,其特征在于:所述晶体管的控制信号均为与电源电压一致的+5V信号,所述抬压电阻用于将所述晶体管的源极和漏极直流电位抬高至电源电压+5V。
4.根据权利要求1所述的单刀四掷开关电路,其特征在于:所述第一支路、第二支路、第三支路和第四支路的信号输出端终接吸收电阻。
5.根据权利要求2-4中任一项所述的单刀四掷开关电路,其特征在于:所述第一支路、第二支路、第三支路和第四支路的结构相同,所述第一支路包括第一晶体管FET1、第二晶体管FET2、第三晶体管FET3和第四晶体管FET4,所述第一支路的抬压电阻包括第一抬压电阻R1、第二抬压电阻R2、第三抬压电阻R3和第四抬压电阻R4,所述第一晶体管FET1和所述第四晶体管FET4串联于所述信号输入端和第一信号输出端之间,所述第二晶体管FET2与所述第一晶体管FET1并联,所述第三晶体管FET3与所述第四晶体管FET4并联,所述第一晶体管FET1与第一抬压电阻R1并联,所述第二晶体管FET2与第二抬压电阻R2并联,所述第三晶体管FET3与第三抬压电阻R3并联,所述第四晶体管FET4与第四抬压电阻R4并联。
6.根据权利要求4所述的单刀四掷开关电路,其特征在于:所述晶体管的控制信号接受自TTL数字集成电路,所述TTL数字集成电路的输出信号为互补的数字信号,以控制第一支路、第二支路、第三支路和第四支路的导通或截止。
7.根据权利要求5所述的单刀四掷开关电路,其特征在于:所述第一晶体管FET1和所述第四晶体管FET4分别与第一控制端口连接,用于接收来自TTL数字集成电路的第一控制信号,所述第二晶体管FET2和所述第四晶体管FET4分别与第二控制端口连接,用于接收来自TTL数字集成电路的第二控制信号,所述第一控制信号和所述第二控制信号为互补信号,当所述第一控制信号为+5V时,所述第二控制信号为0V;当所述第一控制信号为0V时,所述第二控制信号为+5V。
8.一种电子设备,其特征在于,包括如权利要求1-7中任一项所述的单刀四掷开关电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310915191.3A CN116667836A (zh) | 2023-07-25 | 2023-07-25 | 一种单刀四掷开关电路及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310915191.3A CN116667836A (zh) | 2023-07-25 | 2023-07-25 | 一种单刀四掷开关电路及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116667836A true CN116667836A (zh) | 2023-08-29 |
Family
ID=87722684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310915191.3A Pending CN116667836A (zh) | 2023-07-25 | 2023-07-25 | 一种单刀四掷开关电路及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116667836A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958702A (zh) * | 2010-08-16 | 2011-01-26 | 中国电子科技集团公司第五十五研究所 | 射频功率单刀双掷开关电路 |
CN112511132A (zh) * | 2020-10-30 | 2021-03-16 | 西安科锐盛创新科技有限公司 | 一种毫米波滤波选频组件及集成电路 |
CN113037263A (zh) * | 2021-03-16 | 2021-06-25 | 西安博瑞集信电子科技有限公司 | 一种单片正压控制的低插损高隔离度单刀双掷开关芯片 |
CN115208374A (zh) * | 2022-08-09 | 2022-10-18 | 成都泰格微电子研究所有限责任公司 | 一种宽阈值的mmic正电压控制单刀双掷开关 |
CN115395941A (zh) * | 2022-08-09 | 2022-11-25 | 深圳市汇芯通信技术有限公司 | 一种正偏置电压的氮化镓射频开关 |
-
2023
- 2023-07-25 CN CN202310915191.3A patent/CN116667836A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101958702A (zh) * | 2010-08-16 | 2011-01-26 | 中国电子科技集团公司第五十五研究所 | 射频功率单刀双掷开关电路 |
CN112511132A (zh) * | 2020-10-30 | 2021-03-16 | 西安科锐盛创新科技有限公司 | 一种毫米波滤波选频组件及集成电路 |
CN113037263A (zh) * | 2021-03-16 | 2021-06-25 | 西安博瑞集信电子科技有限公司 | 一种单片正压控制的低插损高隔离度单刀双掷开关芯片 |
CN115208374A (zh) * | 2022-08-09 | 2022-10-18 | 成都泰格微电子研究所有限责任公司 | 一种宽阈值的mmic正电压控制单刀双掷开关 |
CN115395941A (zh) * | 2022-08-09 | 2022-11-25 | 深圳市汇芯通信技术有限公司 | 一种正偏置电压的氮化镓射频开关 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5990580A (en) | Single pole double throw switch | |
EP0903855B1 (en) | High frequency switching device | |
JP2964975B2 (ja) | 高周波スイッチ回路 | |
US4929855A (en) | High frequency switching device | |
US6774701B1 (en) | Method and apparatus for electronic switching with low insertion loss and high isolation | |
KR100262454B1 (ko) | 정전원만을 이용하는 금속반도체 전계효과트랜지스터 회로 | |
US7893749B2 (en) | High frequency switch circuit having reduced input power distortion | |
US7482853B2 (en) | Method and apparatus for switching audio and data signals through a single terminal | |
US20050270119A1 (en) | Semiconductor apparatus | |
US20040085118A1 (en) | High frequency switch circuit | |
WO2001067602A2 (en) | Electronic switch | |
JP2008017416A (ja) | 高周波スイッチ装置 | |
US6903596B2 (en) | Method and system for impedance matched switching | |
US20070013432A1 (en) | Semiconductor device and method of controlling the same | |
EP3010147B1 (en) | Apparatus and methods for controlling overshoot in digital step attenuators | |
JPH09181588A (ja) | 半導体スイッチ | |
CN113037263B (zh) | 一种单片正压控制的低插损高隔离度单刀双掷开关芯片 | |
US5422588A (en) | Low distortion CMOS switch system | |
US7148737B2 (en) | Semiconductor switching circuit | |
CN102882498B (zh) | 电阻共享开关电路 | |
Doddamani et al. | Design of SPDT switch, 6 bit digital attenuator, 6 Bit digital phase shifter for L-Band T/R module using 0.7 μm GaAs MMIC technology | |
CN116667836A (zh) | 一种单刀四掷开关电路及电子设备 | |
CN114374379A (zh) | 单片正压控制的低控制电压高功率容量单刀双掷开关 | |
CN111490764B (zh) | 具有静默功能的砷化镓单刀四掷开关及单刀八掷开关 | |
CN115208374A (zh) | 一种宽阈值的mmic正电压控制单刀双掷开关 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |