CN116667665A - 用于开关电源的自举电容内置及百分百占空比控制电路 - Google Patents

用于开关电源的自举电容内置及百分百占空比控制电路 Download PDF

Info

Publication number
CN116667665A
CN116667665A CN202310766465.7A CN202310766465A CN116667665A CN 116667665 A CN116667665 A CN 116667665A CN 202310766465 A CN202310766465 A CN 202310766465A CN 116667665 A CN116667665 A CN 116667665A
Authority
CN
China
Prior art keywords
circuit
voltage
duty cycle
signal
bootstrap capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310766465.7A
Other languages
English (en)
Inventor
童涛
赵汝法
张宇洋
吴亮波
戴佳洪
夏旭
吴浩
李文涛
徐海迪
郑仕纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN202310766465.7A priority Critical patent/CN116667665A/zh
Publication of CN116667665A publication Critical patent/CN116667665A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明请求保护用于开关电源的自举电容内置及百分百占空比控制电路,主要包括环路控制核心电路、最小时间关断电路、非交叠时钟、100%占空比控制电路、电平移位电路、振荡器、自举电路、RS触发器、两输入或门。其中环路控制核心电路是保证未进入100%占空比模式时,DC‑DC环路的正常工作;最小关断时间电路是保证自举电容CBOOT1有足够的电荷来让电路的下一个周期正常的运行;100%占空比控制电路是根据环路控制核心电路输出电压VS和最小关断时间电路VTOFF来判断是否进入100%占空比模式。电平移位电路是将高端管H_side MOS的栅极电压提高,保证高端管H_side MOS能够正常工作;非交叠时钟是防止高端管H_side MOS和低端管L_side MOS同时导通,造成损耗。

Description

用于开关电源的自举电容内置及百分百占空比控制电路
技术领域
本发明属于模拟集成电路设计技术领域,特别涉及DC-DC开关管为NMOS的百分百占空比电路。
背景技术
在DC DC转换器中实现百分百占空比的电路设计是为了满足某些特定应用的需求。一些应用场景,如电动车辆、太阳能系统等,需要在特定的工作条件下提供稳定的电源电压,而百分百占空比的DCDC转换器可以提供更高的效率和更稳定的输出。
传统的DCDC转换器通常采用PWM(脉宽调制)控制方式,通过调整开关元件的导通时间和断开时间来控制输出电压。然而,传统的PWM控制方式无法实现百分百占空比,因为在每个开关周期中,总会有一段时间开关是断开的,导致输出电压无法保持约等于输入电压。
百分百占空比技术使用高端管为PMOS是容易实现的,因为PMOS的开启电压总是低于源极电压。但是在相同的导通电阻下,PMOS所使用的面积是NMOS的2~3倍,大大增加了电路的成本。为了实现百分百占空比,同时使用NMOS作为开关管,本发明使用了电荷共享技术,通过不断地为自举电容CBOOT1补充电荷,从而使NMOS期间的长时间导通,实现了百分百占空比,让输出电压约等于输入电压。
发明内容
本发明旨在解决以上现有技术的问题。提出了用于开关电源的自举电容内置及百分百占空比控制电路。本发明的技术方案如下:
用于开关电源的自举电容内置及百分百占空比控制电路,其包括:环路控制核心电路、最小时间关断电路、非交叠时钟、100%占空比控制电路、电平移位电路、振荡器、电荷泵、自举电路、RS触发器、两输入或门,其中,环路控制核心电路的输入信号为反馈信号VFB,参考电压VREF,以及100%占空比控制电路的输出信号VG。RS触发器的输入信号来自环路控制核心电路的输出信号VR和VS,输出信号是VD。100%占空比控制电路的输入信号分别是环路控制核心电路的输出信号VS以及最小关断时间电路输出电压VOFF。两输入或门的输入信号来自100%占空比控制电路的输出信号VG以及RS触发器的输出信号VD,输出信号为占空比信号VPWM。非交叠时钟的输入信号为占空比信号VPWM、自举电压VBOOT、开关节点电压VX,输出信号经过电平移位电路得到驱动信号VGH。振荡器的输出信号CLK连接数据选择器,电荷泵的输入电压为CLK以及输入信号VIN,输出信号VCP连接二极管D2。自举电路中VIN通过二极管D1与自举电容CBOOT1的上极板连接,输入信号VIN通过二极管D3与自举电容CBOOT3的上极板连接,开关管MSW的源极与自举电容CBOOT1的上极板连接,栅极与自举电容CBOOT3的上极板连接,漏极与自举电容CBOOT2的上极板连接,自举电容CBOOT1和CBOOT2的下极板与开关节点电压VX连接,电平移位电路的输出经过一个缓冲器Buffer与自举电容CBOOT3的下极板连接。
环路控制核心电路用于保证未进入100%占空比模式时,DC-DC环路的正常工作;最小关断时间电路用于保证自举电容CBOOT1有足够的电荷来让电路的下一个周期正常的运行;电平移位电路用于将高端管H_side MOS的栅极电压提高,保证高端管H_side MOS能够正常工作;非交叠时钟用于防止高端管H_side MOS和低端管L_side MOS同时导通,让VIN直接与GND连接,形成大电流,造成器件的损坏;100%占空比控制电路用于根据环路控制核心电路输出电压VS和最小关断时间电路VTOFF来判断是否进入100%占空比模式。振荡器用于产生不同频率的CLK信号来匹配不同的输入电压VIN。电荷泵用于升压,产生远高于输入电压VIN的输出信号VCP。RS触发器用于产生DC-DC电路所需要的占空比信号VD。两输入或门用于根据100%占空比控制电路的输出信号VG来控制开关管的打开和关闭
进一步的,所述100%占空比控制电路用于根据环路控制核心电路输出电压VS和最小关断时间电路VTOFF来判断是否进入100%占空比模式,具体判断方法为:
当输出信号VG=‘0’时,环路正常运行当输出信号VG=‘1’时,进入100%占空比模式;当VG=‘1’时,振荡器开始工作,同时数据选择器会让CLK信号通过,并经过电平移位电路使自举电容VBOOT3电压不断地翻转,来打开开关管MSW,让自举电容CBOOT2上面的电荷与自举电容CBOOT1逐周期的进行电荷共享,以达到使驱动信号VGH一直等于‘1’,实现100%占空比的功能。
进一步的,所述环路控制核心电路包括一个比较器和一个恒定导通时间发生器,其中,比较器的负向输入端接反馈电压VFB,正向输入端接参考电压VREF,输出电压为VS,恒定导通时间发生器的输入电压反馈电压VFB,输出信号为VR。当反馈电压VFB<VREF,VREF表示参考电压,比较器会让VS=‘1’,当经过导通时间TON后,恒定导通时间发生器会让VR=‘1’。
进一步的,所述最小时间关断电路包括电容C1、一个MOS管MN1、反相器INV1、反相器INV2,其中NMOS管的漏端连接反相器INV1的输入和电容C1的上级板,电容C1的下级板接GND,反相器INV1的输出接反相器INV2的输入,反相器INV2的输出为VTOFF信号;当VD=‘1’时,MOS管MN1会对电容放电,即VTOFF=‘0’,当当VD=‘0’时,电流源对电容充电,充电大约到1/2VIN时,即VTOFF=‘1’,在电容充电阶段所用的时间为最小关断时间。
进一步的,所述100%占空比控制电路包括8位移位寄存器和一个8输入的与门,8位移位寄存器中第一个D触发器的输入端D接环路控制核心电路的输出信号VS,8位移位寄存器的时钟连接VTOFF信号,8位移位寄存器的输出信号位Q0~Q7,8输入的与门的输入信号为Q0~Q7,输出信号为VG,当Q0~Q7=‘11111111’时,即VG=‘1’,说明此时反馈电压VFB低于参考电压VREF,经过两输入的或门后,VG信号会将VD信号屏蔽,让VPWM=VG=‘1’。整体DC-DC电路将进入100%占空比模式。
进一步的,所述自举电路包括自举电容CBOOT1、CBOOT2、CBOOT3,一个开关管MSW,三个二极管D1、D2、D3,数据选择器,电平移位电路,振荡器,电荷泵,其中输入信号VIN通过二极管D1与自举电容CBOOT1的上极板连接,输入信号VIN通过二极管D3与自举电容CBOOT3的上极板连接,电荷泵的输出电压VCP通过二极管D2与自举电容CBOOT2的上极板连接,开关管MSW的源极与自举电容CBOOT1的上极板连接,栅极与自举电容CBOOT3的上极板连接,漏极与自举电容CBOOT2的上极板连接,自举电容CBOOT1和CBOOT2的下极板与开关节点电压VX连接,电平移位电路的输出经过一个缓冲器Buffer与CBOOT3的下极板连接。数据选择器的控制信号为100%占空比控制电路的输出电压VG,输入电压分别是驱动信号VGH和振荡器得输出信号CLK。电平移位电路的输入信号来自数据选择器,输出信号接缓冲器的输入端。振荡器的输出信号CLK连接数据选择器,电荷泵的输入电压为CLK以及输入信号VIN,输出信号VCP连接二极管D2。
进一步的,当100%占空比控制信号VG=‘0’时,自举电路的数据选择器会让驱动信号VGH通过,整个DC-DC电路处于正常的PWM工作;当100%占空比控制信号VG=‘1’时,两输入的或门会屏蔽掉VD信号,让VPWM=VG=‘1’;同时自举电路的数据选择器会让振荡器输出信号CLK通过,经过电平移位电路以及缓冲器Buffer后让自举电容CBOOT3的上极板电压在VIN~VBOOT+VIN之间不断翻转,当振荡器输出信号CLK=‘0’时,自举电容CBOOT3的上级板电压等于VIN,此时无法打开开关管MSW,自举电容CBOOT2的电荷无法与自举电容CBOOT1的电荷进行共享,但是此时自举电容CBOOT1的电荷仍然可以打开高端管H_side MOS管,当振荡器输出信号CLK=‘1’时,自举电容CBOOT3的上级板电压等于VBOOT+VIN,VBOOT表示自举电容CBOOT1上级板电压、VIN表示输入电压。此时开关管MSW被打开即VGS>VTH,VGS表示开关管MSW栅源电压,VTH表示阈值电压。自举电容CBOOT2的电荷与自举电容CBOOT1的电荷进行共享,CBOOT2为CBOOT1补充电荷以达到高端管NNH处于一直打开的状态,其共享电荷的时间由CLK的占空比决定。
进一步的,当100%占空比控制信号VG=‘1’时,开关节点电压VX电压会接近VIN,此时自举电容CBOOT1和CBOOT2的上极板电压会被抬高,接近2VIN;由于电荷泵的输出电压VCP始终大于2VIN,因此电荷泵的输出电压会一直为自举电容CBOOT2充电,当开关管MSW打开后,自举电容CBOOT2上面有足够的电荷可以转移到自举电容CBOOT1上,来让保持高端管H_side MOS处于导通状态。
进一步的,所述电荷泵的输出电压VCP远大于输入电压VIN,自举电容VBOOT2上面的电荷量远大于自举电容VBOOT1,当电荷共享的时候,自举电容大小会远低于传统的自举电路,因此自举电容是可以集成在芯片内部的。
本发明的优点及有益效果如下:
1、提出了一种新型的100%占空比控制电路,可以精准的判断是否进入100%占空比模式,避免电路在PWM模式与100%占空比模式来回振荡。
2、与高端管H_side MOS为PMOS功率管实现的100%占空比模式相比,本发明高端管H_side MOS为NMOS,由MOS管的特性可知,相同的宽长比下,NMOS的导通电阻会降低2~3倍,大大提高了DC-DC电路的效率。
3、实现了自举电容内置,集成度高。为了解决传统的自举电容外置无法高度集成化的问题,本发明使用了电荷泵来提高输入电压,并且将电荷存储在自举电容CBOOT2中。由于电荷泵的输出电压VCP远大于输入电压VIN,自举电容CBOOT2上面的电荷量远大于自举电容CBOOT1,当电荷共享的时候,即使自举电容大小会远低于传统的自举电路,因此自举电容是可以集成在芯片内部的。
4、实现了NMOS作为开关管的百分百占空比技术。对于NMOS作为DC-DC开关管来说,传统的自举电路无法实现百分百占空比,因为自举电容上面的电荷会流失,为了解决这个问题,本发明在进入百分百占空比模式后,用振荡器的输出信号CLK作为新的驱动信号,来打开开关管MSW,进而让CBOOT1上面的电荷的到补充,实现百分百占空比。
附图说明
图1是本发明提供优选实施例所提出的百分百占空比电路。
图2CLK=‘1’时,电荷转移路径;
图3CLK=‘0’时,电荷转移路径;
图4电荷共享技术节点电压;
图5VBOOT与VBOOT3电压渐变过程;
图6 100%占空比模式下自举电路关键波形。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是:
如图1所示:用于开关电源的自举电容内置及百分百占空比控制电路,其特征在于,包括环路控制核心电路、最小时间关断电路、非交叠时钟、100%占空比控制电路、电平移位电路、振荡器、电荷泵、自举电路、RS触发器、两输入或门。
优选的,所述环路控制核心电路包括一个比较器和一个恒定导通时间发生器,当反馈电压VFB<VREF,比较器会让VS=‘1’,当经过导通时间TON后,恒定导通时间发生器会让VR=‘1’。
优选的,所述最小时间关断电路包括一个电容,一个NMOS管,两个反相器。当VD=‘1’时,NMOS管会对电容放电,即VTOFF=‘0’,当当VD=‘0’时,电流源对电容充电,充电大约到1/2VIN时,即VTOFF=‘1’,在电容充电阶段所用的时间为最小关断时间。
优选的,所述100%占空比控制电路包括8位移位寄存器和一个8输入的与门,8位移位寄存器中第一个D触发器的输入端D接环路控制核心电路的输出信号VS,8位移位寄存器的时钟连接VTOFF信号,8位移位寄存器的输出信号位Q0~Q7,8输入的与门的输入信号为Q0~Q7,输出信号为VG,当Q0~Q7=‘11111111’时,即VG=‘1’,说明此时反馈电压VFB低于参考电压VREF,经过两输入的或门后,VG信号会将VD信号屏蔽,让VPWM=VG=‘1’。整体DC-DC电路将进入100%占空比模式。
优选的,所述自举电路在100%占空比控制信号VG=‘1’时,两输入的或门会屏蔽掉VD信号,让VPWM=VG=‘1’。同时自举电路的数据选择器会让振荡器输出信号CLK通过,经过电平移位电路以及缓冲器Buffer后让自举电容CBOOT3的上极板电压在VIN~VBOOT+VIN之间不断翻转。
优选的,所述自举电路在100%占空比控制信号VG=‘1’时,开关节点电压VX会接近VIN,此时自举电容CBOOT1和CBOOT2的上极板电压会被抬高,接近2VIN。由于电荷泵的输出电压VCP始终大于2VIN,因此电荷泵的输出电压会一直为自举电容CBOOT2充电,当开关管MSW打开后,自举电容CBOOT2上面有足够的电荷可以转移到自举电容CBOOT1上,来让保持高端管H_sideMOS处于导通状态。
如图2所示,图中标出了电荷流动的方向。在进入100%占空比后,当振荡器输出信号CLK=‘0’时,刚开始开关节点电压VX接近0,输入电压VIN会将自举电容CBOOT3充电,使自举电容CBOOT3的上级板电压等于VIN,此时无法打开开关管MSW。自举电容CBOOT2的电荷无法与自举电容CBOOT1的电荷进行共享。与此同时,电荷泵输出电压VCP,以及输入电压VIN分别将自举电容CBOOT1和CBOOT2充电至VCP和VIN
如图3所示,图中标出了电荷流动的方向。在进入100%占空比后,当振荡器输出信号CLK=‘1’时,电平移位电路的输出信号会将自举电容的上极板电压抬高至CBOOT1+VIN,此时开关管MSW被打开(VGS>VTH),自举电容CBOOT2的电荷与自举电容CBOOT1的电荷进行共享,CBOOT2为CBOOT1补充电荷以达到高端管H_side MOS处于一直打开的状态,其共享电荷的时间由CLK的占空比决定。
仿真结果
通过图4的仿真结果显示,当输入电压等于3.3V时,VCBOOT1-VX电压约等于4.5V,这也意味着高端管H_side MOS的VGS约等于4.5V,由MOS器件的导通电阻可知,相比于传统的自举电路结构,这可以大大降低高端管H_side MOS的导通电阻,节省功率级电路开关管的面积。
通过图5-6的仿真结果显示,输入电压VIN=3.3V,负载电流ILOAD从3A至0.1A跳变以及从0.1A至3A跳变输出电压的变化情况。通过仿真结果可以看出,刚开始开关节点电压VX与VCBOOT2电压相差不大,因此CBOOT3下极板电压小于VIN,因此VIN会对CBOOT3充电,随着CLK信号不断的翻转,CBOOT3上面的电荷会不断叠加,最终将开关管MSW打开,自举电容CBOOT3上面的电荷会补充到CBOOT1上,此时高端管H_side MOS会完全打开,实现100%占空比。
上述实施例阐明的系统、装置、模块或单元,具体可以由计算机芯片或实体实现,或者由具有某种功能的产品来实现。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后,技术人员可以对本发明作各种改动或修改,这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (9)

1.一种用于开关电源的自举电容内置及百分百占空比控制电路,其特征在于,包括:环路控制核心电路、最小时间关断电路、非交叠时钟、100%占空比控制电路、电平移位电路、振荡器、电荷泵、自举电路、RS触发器、两输入或门,其中,环路控制核心电路的输入信号为反馈信号VFB,参考电压VREF,以及100%占空比控制电路的输出信号VG。RS触发器的输入信号来自环路控制核心电路的输出信号VR和VS,输出信号是VD。100%占空比控制电路的输入信号分别是环路控制核心电路的输出信号VS以及最小关断时间电路输出电压VOFF。两输入或门的输入信号来自100%占空比控制电路的输出信号VG以及RS触发器的输出信号VD,输出信号为占空比信号VPWM。非交叠时钟的输入信号为占空比信号VPWM、自举电压VBOOT、开关节点电压VX,输出信号经过电平移位电路得到驱动信号VGH。振荡器的输出信号CLK连接数据选择器,电荷泵的输入电压为CLK以及输入信号VIN,输出信号VCP连接二极管D2。自举电路中VIN通过二极管D1与自举电容CBOOT1的上极板连接,输入信号VIN通过二极管D3与自举电容CBOOT3的上极板连接,开关管MSW的源极与自举电容CBOOT1的上极板连接,栅极与自举电容CBOOT3的上极板连接,漏极与自举电容CBOOT2的上极板连接,自举电容CBOOT1和CBOOT2的下极板与开关节点电压VX连接,电平移位电路的输出经过一个缓冲器Buffer与自举电容CBOOT3的下极板连接;
环路控制核心电路用于保证未进入100%占空比模式时,DC-DC环路的正常工作;最小关断时间电路用于保证自举电容CBOOT1有足够的电荷来让电路的下一个周期正常的运行;电平移位电路用于将高端管H_side MOS的栅极电压提高,保证高端管H_side MOS能够正常工作;非交叠时钟用于防止高端管H_side MOS和低端管L_side MOS同时导通,让VIN直接与GND连接,形成大电流,造成器件的损坏;100%占空比控制电路用于根据环路控制核心电路输出电压VS和最小关断时间电路VTOFF来判断是否进入100%占空比模式。振荡器用于产生不同频率的CLK信号来匹配不同的输入电压VIN。电荷泵用于升压,产生远高于输入电压VIN的输出信号VCP。RS触发器用于产生DC-DC电路所需要的占空比信号VD。两输入或门用于根据100%占空比控制电路的输出信号VG来控制开关管的打开和关闭。
2.根据权利要求1所述的用于开关电源的自举电容内置及百分百占空比控制电路,其特征在于,所述100%占空比控制电路用于根据环路控制核心电路输出电压VS和最小关断时间电路VTOFF来判断是否进入100%占空比模式,具体判断方法为:
当输出信号VG=‘0’时,环路正常运行当输出信号VG=‘1’时,进入100%占空比模式;当VG=‘1’时,振荡器开始工作,同时数据选择器会让CLK信号通过,并经过电平移位电路使自举电容VBOOT3电压不断地翻转,来打开开关管MSW,让自举电容CBOOT2上面的电荷与自举电容CBOOT1逐周期的进行电荷共享,以达到使驱动信号VGH一直等于‘1’,实现100%占空比的功能。
3.根据权利要求1所述的用于开关电源的自举电容内置及百分百占空比控制电路,其特征在于,所述环路控制核心电路包括一个比较器和一个恒定导通时间发生器,其中,比较器的负向输入端接反馈电压VFB,正向输入端接参考电压VREF,输出电压为VS,恒定导通时间发生器的输入电压反馈电压VFB,输出信号为VR,当反馈电压VFB<VREF,VREF表示参考电压,比较器会让VS=‘1’,当经过导通时间TON后,恒定导通时间发生器会让VR=‘1’。
4.根据权利要求1所述的用于开关电源的自举电容内置及百分百占空比控制电路,其特征在于,所述最小时间关断电路包括电容C1、一个MOS管MN1、反相器INV1、反相器INV2,其中NMOS管的漏端连接反相器INV1的输入和电容C1的上级板,电容C1的下级板接GND,反相器INV1的输出接反相器INV2的输入,反相器INV2的输出为VTOFF信号;当VD=‘1’时,MOS管MN1会对电容放电,即VTOFF=‘0’,当当VD=‘0’时,电流源对电容充电,充电大约到1/2VIN时,即VTOFF=‘1’,在电容充电阶段所用的时间为最小关断时间。
5.根据权利要求1所述的用于开关电源的自举电容内置及百分百占空比控制电路,其特征在于,所述100%占空比控制电路包括8位移位寄存器和一个8输入的与门,8位移位寄存器中第一个D触发器的输入端D接环路控制核心电路的输出信号VS,8位移位寄存器的时钟连接VTOFF信号,8位移位寄存器的输出信号位Q0~Q7,8输入的与门的输入信号为Q0~Q7,输出信号为VG,当Q0~Q7=‘11111111’时,即VG=‘1’,说明此时反馈电压VFB低于参考电压VREF,经过两输入的或门后,VG信号会将VD信号屏蔽,让VPWM=VG=‘1’。整体DC-DC电路将进入100%占空比模式。
6.根据权利要求2所述的用于开关电源的自举电容内置及百分百占空比控制电路,其特征在于,所述自举电路包括自举电容CBOOT1、CBOOT2、CBOOT3,一个开关管MSW,三个二极管D1、D2、D3,数据选择器,电平移位电路,振荡器,电荷泵,其中输入信号VIN通过二极管D1与自举电容CBOOT1的上极板连接,输入信号VIN通过二极管D3与自举电容CBOOT3的上极板连接,电荷泵的输出电压VCP通过二极管D2与自举电容CBOOT2的上极板连接,开关管MSW的源极与自举电容CBOOT1的上极板连接,栅极与自举电容CBOOT3的上极板连接,漏极与自举电容CBOOT2的上极板连接,自举电容CBOOT1和CBOOT2的下极板与开关节点电压VX连接,电平移位电路的输出经过一个缓冲器Buffer与CBOOT3的下极板连接;数据选择器的控制信号为100%占空比控制电路的输出电压VG,输入电压分别是驱动信号VGH和振荡器得输出信号CLK。电平移位电路的输入信号来自数据选择器,输出信号接缓冲器的输入端。振荡器的输出信号CLK连接数据选择器,电荷泵的输入电压为CLK以及输入信号VIN,输出信号VCP连接二极管D2。
7.根据权利要求6所述的用于开关电源的自举电容内置及百分百占空比控制电路,其特征在于,当100%占空比控制信号VG=‘0’时,自举电路的数据选择器会让驱动信号VGH通过,整个DC-DC电路处于正常的PWM工作;当100%占空比控制信号VG=‘1’时,两输入的或门会屏蔽掉VD信号,让VPWM=VG=‘1’;同时自举电路的数据选择器会让振荡器输出信号CLK通过,经过电平移位电路以及缓冲器Buffer后让自举电容CBOOT3的上极板电压在VIN~VBOOT+VIN之间不断翻转,当振荡器输出信号CLK=‘0’时,自举电容CBOOT3的上级板电压等于VIN,此时无法打开开关管MSW,自举电容CBOOT2的电荷无法与自举电容CBOOT1的电荷进行共享,但是此时自举电容CBOOT1的电荷仍然可以打开高端管H_side MOS管,当振荡器输出信号CLK=‘1’时,自举电容CBOOT3的上级板电压等于VBOOT+VIN,VBOOT表示自举电容CBOOT1上级板电压、VIN表示输入电压。此时开关管MSW被打开即VGS>VTH,VGS表示开关管MSW栅源电压,VTH表示阈值电压,自举电容CBOOT2的电荷与自举电容CBOOT1的电荷进行共享,CBOOT2为CBOOT1补充电荷以达到高端管NNH处于一直打开的状态,其共享电荷的时间由CLK的占空比决定。
8.根据权利要求7所述的用于开关电源的自举电容内置及百分百占空比控制电路,其特征在于,当100%占空比控制信号VG=‘1’时,开关节点电压VX电压会接近VIN,此时自举电容CBOOT1和CBOOT2的上极板电压会被抬高,接近2VIN;由于电荷泵的输出电压VCP始终大于2VIN,因此电荷泵的输出电压会一直为自举电容CBOOT2充电,当开关管MSW打开后,自举电容CBOOT2上面有足够的电荷可以转移到自举电容CBOOT1上,来让保持高端管H_side MOS处于导通状态。
9.根据权利要求8所述的用于开关电源的自举电容内置及百分百占空比控制电路,其特征在于,所述电荷泵的输出电压VCP远大于输入电压VIN,自举电容VBOOT2上面的电荷量远大于自举电容VBOOT1,当电荷共享的时候,自举电容大小会远低于传统的自举电路,因此自举电容是可以集成在芯片内部的。
CN202310766465.7A 2023-06-26 2023-06-26 用于开关电源的自举电容内置及百分百占空比控制电路 Pending CN116667665A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310766465.7A CN116667665A (zh) 2023-06-26 2023-06-26 用于开关电源的自举电容内置及百分百占空比控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310766465.7A CN116667665A (zh) 2023-06-26 2023-06-26 用于开关电源的自举电容内置及百分百占空比控制电路

Publications (1)

Publication Number Publication Date
CN116667665A true CN116667665A (zh) 2023-08-29

Family

ID=87717138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310766465.7A Pending CN116667665A (zh) 2023-06-26 2023-06-26 用于开关电源的自举电容内置及百分百占空比控制电路

Country Status (1)

Country Link
CN (1) CN116667665A (zh)

Similar Documents

Publication Publication Date Title
US6812676B2 (en) DC-DC converter and controller for DC-DC converter
JP6923779B2 (ja) Dc−dcコンバータ及び制御回路
JP4527480B2 (ja) Dc−dcコンバータにおける電力効率を最適化する方法および回路
US8278897B2 (en) Power supply converter and method
KR101036867B1 (ko) Dc-dc 컨버터
US20040080963A1 (en) Switch mode converter that allows 100% duty cycle on gate driver
US20130063114A1 (en) Circuits and methods for controlling pwm input of driver circuit
KR980011440A (ko) 반도체 기판용 전하 펌프
CN102299626A (zh) 用于直流至直流变换的方法和装置
KR19980063546A (ko) 승압 회로 및 이것을 이용한 반도체 장치
US20070177412A1 (en) Charge pumped driver for switched mode power supply
US11784567B2 (en) Synchronization of an electronic device
US6903600B2 (en) Capacitor charge sharing charge pump
CN101340145A (zh) 升压电路和具有该升压电路的集成电路
US20220321009A1 (en) Voltage converter
US20220247318A1 (en) Synchronization of an electronic device
US6225853B1 (en) Booster circuit
CN108462388B (zh) 自举电源的实现电路
US20080303493A1 (en) Boost regulator startup circuits and methods
EP1121750A1 (en) Switching arrangement and switch component for a dc-dc converter
US11888397B2 (en) Driver circuit for switching converters
JPH09294367A (ja) 電圧供給回路
CN116667665A (zh) 用于开关电源的自举电容内置及百分百占空比控制电路
US6943536B2 (en) Power supply circuit for charging a bootstrap capacitor
EP0822475B1 (en) Method and circuit for controlling the charge of a bootstrap capacitor in a switching step-down regulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination