CN116647423A - 一种基于arinc825节点机和数字网关的设计与实现方法 - Google Patents
一种基于arinc825节点机和数字网关的设计与实现方法 Download PDFInfo
- Publication number
- CN116647423A CN116647423A CN202310542535.0A CN202310542535A CN116647423A CN 116647423 A CN116647423 A CN 116647423A CN 202310542535 A CN202310542535 A CN 202310542535A CN 116647423 A CN116647423 A CN 116647423A
- Authority
- CN
- China
- Prior art keywords
- arinc825
- data
- message
- receiving
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000013461 design Methods 0.000 title claims abstract description 27
- 238000004891 communication Methods 0.000 claims abstract description 67
- 238000012545 processing Methods 0.000 claims abstract description 62
- 230000007246 mechanism Effects 0.000 claims abstract description 19
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 230000000737 periodic effect Effects 0.000 claims description 13
- 230000003993 interaction Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000012795 verification Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000012790 confirmation Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 17
- 238000001914 filtration Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 101150008604 CAN1 gene Proteins 0.000 description 2
- 101150063504 CAN2 gene Proteins 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000009469 supplementation Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
- H04L12/40176—Flexible bus arrangements involving redundancy
- H04L12/40182—Flexible bus arrangements involving redundancy by using a plurality of communication lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40169—Flexible bus arrangements
- H04L12/40176—Flexible bus arrangements involving redundancy
- H04L12/40195—Flexible bus arrangements involving redundancy by using a plurality of nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
- H04L12/4035—Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/66—Arrangements for connecting between networks having differing types of switching systems, e.g. gateways
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40267—Bus for use in transportation systems
- H04L2012/4028—Bus for use in transportation systems the transportation system being an aircraft
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明公开了一种基于ARINC825节点机和数字网关的设计与实现方法,涉及航空通信领域,该方法是一种基于ARINC825的航空总线通信方案,具体包括两路ARINC825总线、AFDX网络、若干节点机以及数字网关,通过节点机对消息进行高度完整性处理、时间片调度机制的设计以及冗余模式的收发控制,实现了节点机的完整性、确定性以及可用性的实现,同时数字网关能够实现ARINC825和ARINC664消息格式的转换,并且在数字网关中加入实时操作系统,以及通过软硬件的设计,保证了数字网关的实时性和可靠性。本发明是一种灵活性好,成本低,可靠性高且保障实时性的航空总线应用方案。
Description
技术领域
本发明涉及航空通信领域,具体为一种基于ARINC825节点机和数字网关的设计与实现方法。
背景技术
CAN作为一种国际标准的现场总线,因为其优异的可靠性、实时性和灵活性,并且通信速率高、开发周期短、成本低等特点,已经在汽车、工业控制、舰船等领域中得到广泛应用,后来逐步进入航空航天领域,服务于机载系统中。但是由于安全性的原因以及认证的问题,并不能直接应用于民用飞机。因此,AEEC组织在CAN总线协议基础上,提出了ARINC825协议规范。
ARINC825协议是在CAN总线标准的基础上,面向航空应用补充高层协议、限定相关内容而形成的规范,广泛应用于航空领域,ARINC825协议从2007年发布基础版,随后2010年又进行第一次较为完善的补充,目前最新补充是2018年的第四次补充,目前研究普遍是对ARINC825的协议特性进行分析或者通过ARINC825通信板卡集成通信系统,而对于具体的ARINC825通信总线实现方案,无法提供具体的设计方法。
ARINC825通信总线的设计难点在于,如何利用成熟CAN总线技术实现ARINC825协议规定的航空规范,而且随着现在航空技术的进步,民机的航电网络逐渐复杂,ARINC825网络往往作为二级航电系统,又对数字网关提出了新的需求。所以本发明基于ARINC825协议规范,设计并实现一种基于ARINC825节点机和数字网关的设计与实现方法,并以此为基础提出一套完整的软硬件通信总线方案。
发明内容
为了解决现有技术问题,本发明的目的在于克服已有技术存在的不足,提供一种基于ARINC825节点机和数字网关的设计与实现方法,该方法是一种基于ARINC825协议的航空总线通信方法,是基于ARINC825协议的节点机和数字网关的实现方法,其中ARINC825节点机为实现ARINC825协议的确定性、完整性和可用性分别进行了时间片通信调度机制设计、高度完整性设计以及冗余模式设计,此外,进行ARINC825数字网关的设计,通过ARINC664报文数据域结构的设计以及实时操作系统的加入,实现将ARINC825网络适配到AFDX网络,保证高实时性和可靠性。
为实现上述目的,本发明的具体技术方案如下:
一种基于ARINC825节点机和数字网关的设计与实现方法,包括:
两路ARINC825总线,分别为ARINC825_A和ARINC825_B;
若干个节点机,每个所述节点机包括第一处理端、第一控制端以及两个第一收发端,第一处理端用来接收航空传感器或组件等设备发送而来的消息,并进行处理以满足确定性和完整性的要求,处理后的消息经过第一控制端进行热冗余模式的消息收发以满足可用性的要求,再经由两个所述第一收发端与两路所述ARINC825总线进行交互;
AFDX网络,通过ARINC825数字网关与两路所述ARINC825总线之间实现交互。
优选的,所述第一处理端包括数据接收和处理模块、消息完整性校验模块、时间片管理模块、串口通信模块以及片外SDRAM控制模块,所述第一处理端外部设有SDRAM芯片,其中,所述时间片管理模块规划时间片通信调度机制,所述数据接收和处理模块依据所述时间片通信调度机制,接收航空传感器或组件等设备发送而来的消息,即有效数据载荷,并经过所述数据接收和处理模块的格式处理以及所述消息完整性校验模块的高度完整性校验处理,所述片外SDRAM芯片用于存储由所述数据接收和处理模块进行格式处理后的消息以及发送消息至所述消息完整性校验模块进行高度完整性校验并存储完整性校验结果,然后再次依据所述时间片通信调度机制通过所述串口通信模块发送给所述第一控制端,所述数据接收和处理模块还接收所述第一控制端经由所述串口通信模块返回的串口数据,并进一步的所述对航空传感器或组件等设备进行控制。
进一步优选的,所述片外SDRAM芯片,预先划分出若干个存储空间用于消息的接收或发送,第一部分所述存储空间用于存储格式处理的消息,第二部分所述存储空间用于存储独立的帧ID,所述节点机之间无互操作,每个所述节点机中选用ATM通信模式下的帧ID,所述帧ID选择具有28~00位的拓展帧,所述帧ID为各消息的位置定位,第三部分所述存储空间为校验存储空间,用于存储完整性的校验结果。
进一步优选的,两个所述第一收发端与两路所述ARINC825总线进行状态数据的收发的模式包括两种热冗余模式,分别为双链路冗余模式和双链路节点混合冗余模式。
更进一步优选的,所述高度完整性校验处理包括四个步骤:
第一步,确定高度完整性协议消息格式,即确定数据域,所述数据域为八个字节,其中,前五个字节为所述有效数据载荷、第六个字节为所述消息序列号、第七至第八组成的两个字节为所述完整性校验结果;
第二步,确定高度完整性校验的校验范围,共占据十二个字节,包括占据29位的所述帧ID、3补充位、以及占据八字节的所述数据域;
第三步,设置每个所述节点机的独立的所述消息序列号;
第四步,将所述帧ID、所述补充位、所述有效数据载荷以及所述消息序列号依次逐字节进行高度完整性校验运算,得到16位的CRC码作为所述完整性校验结果。
进一步优选的,所述时间片通信调度机制为所有所述节点机具有相同的主时间片和次时间片,所述主时间片包括若干次时间片和空闲时间窗,每个所述次时间片的时间长度不小于系统内所有所述节点机依次进行消息收发的总时间,所述次时间片内分为同步相和异步相,所述同步相用来传输周期性消息,所述异步相用来传输非周期性消息竞争,所述空闲时间窗用于传输非周期性消息,所述主时间片开始时,由所述数字网关发送一个参考消息,各所述节点机收到参考消息后,时间基准归零。
更进一步优选的,所述次时间片的确认方法需考虑两个方面的因素:
第一,根据所述ARINC825总线的数据帧的填充数量以及通信速率计算得到一帧数据发送需要的时间;
第二,根据当前通信系统中所述ARINC825总线通信的所述节点机个数,所述次时间片最短要大于所有所述节点机同时竞争总线所消耗的时间。
进一步优选的,所述节点机的总线负载率不高于50%。
优选的,所述ARINC825数字网关包括第二处理端、第二控制端以及第二收发端,由所述第二处理端中,实时操作系统进行数据处理任务,用于实现ARINC825到ARINC664格式转换。并对所述第二控制端进行控制,由所述第二控制端进行所述第二收发端与所述ARINC825总线之间进行数据交互的控制。
进一步优选的,ARINC825数字网关中还加入实时操作系统,并由所述实时操作系统调度内核进行处理。ARINC825数字网关中设有ARINC664接收任务、ARINC664发送任务、ARINC825发送任务、数据处理任务和ARINC825接收中断。
与现有技术相比,本发明的有益效果是:
本发明提出了一种基于ARINC825节点机和数字网关的设计与实现方法,通过节点机和数字网关的设计,实现AFDX网络与ARINC825总线之间实现消息的传递,具有实时、可靠、完整、确定、可用等特性,避免出现线程阻塞等问题。
本发明提出了一种基于ARINC825节点机和数字网关的设计与实现方法,想比传统的CAN节点增加了完整性、确定性和可用性。具体通过节点机的设计,依据航空传感器或组件等设备发送的消息的类型和数量对节点机的存储空间进行预先划分和设定,对帧ID和数据域的编码结构设计,将消息进行指定格式转换以及存储位置的对应,并且进行高度完整性校验以保证确保节点机的完整性,通过时间片通信调度机制确保节点机收发消息的确定性,通过冗余模式的设计确保节点机的可用性。
本发明提出了一种基于ARINC825节点机和数字网关的设计与实现方法,通过数字网关的设计,将接收来自ARINC664网络的控制指令转换为ARINC825格式,并发送到ARINC825总线中,并且实现了传输过程的高实时性及可靠性。
附图说明
图1为本发明中提供的基于ARINC825节点机和数字网关设计和实现方法的原理图;
图2为本发明中的节点机中的第一处理端的功能结构示意图;
图3为本发明中的ATM通信模式的帧ID的报文数据结构示意图;
图4为本发明中的双链路冗余结构示意图;
图5为本发明中的双链路节点混合冗余结构示意图;
图6为本发明中的高度完整性协议消息检测范围结构示意图;
图7为本发明中的基于时基触发的总线调度机制时序示意图;
图8为本发明中的热冗余接收和发送流程示意图;
图9为本发明中的功能数据集结构示意图;
图10为本发明中的ARINC825数字网关硬件结构示意图;
图11为本发明中的ARINC825数字网关软件结构示意图;
图12为本发明中时间片具体应用实例示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为方便理解,首先对下文中所提及的名词或者缩写词进行解释:
ARINC825规范是在CAN总线相关标准的基础上,基于民用飞机高安全性的要求,对CAN高层协议做了适应性改进而形成的一个机载总线标准。
AFDX网络:航空电子全双工交换式以太网。
MIC:高度完整性校验。
SNo号:消息序列号。
SkewMax:表示冗余接收的时间差。
主时间片、次时间片:ARINC825总线采用基于时基触发的总线调度机制,定义了主、次时间片的概念,主时间片是指系统内所有周期消息至少传输一次需要的时间,次时间片是指系统中传输频率最大的帧的周期。
如图1所示,一种基于ARINC825节点机和数字网关的设计与实现方法,包括:
两路ARINC825总线,分别命名为ARINC825_A和ARINC825_B;
若干个节点机,每个节点机包括第一处理端(即FPGA芯片)、第一控制端(即节点机中的CAN控制器)以及两个第一收发端(即节点机中的两个CAN收发器,分别为CAN1收发器和CAN2收发器),第一处理端用来接收航空传感器或组件等设备发送而来的消息,并进行处理以满足确定性和完整性的要求,处理后的消息经过第一控制端进行热冗余模式的消息收发以满足可用性的要求,再经由两个第一收发端与两路ARINC825总线(即ARINC825_A和ARINC825_B)进行交互;
AFDX网络,通过ARINC825数字网关与两路ARINC825总线之间实现交互。
需要说明的是:图1中给出了五个节点机作为示例,实际实施时,节点机的数量依实际需要设定。
需要说明的是,一般的CAN通信,包括第一控制端和第一收发端,第一控制端属于CAN协议控制器,第一收发端是CAN协议控制器和物理总线之间的接口,提供差分传输能力和差分接收能力,具体的,本实施例中CAN收发器模块采用TJA1050。
如图2所示为ARINC825节点机中的第一处理端的功能结构图,包括:数据接收和处理模块、消息完整性校验模块、时间片管理模块、串口通信模块以及片外SDRAM控制模块,以及第一处理端的外部还设有片外SDRAM芯片,其中,时间片管理模块规划时间片通信调度机制,数据接收和处理模块依据时间片通信调度机制,接收航空传感器或组件等设备发送而来的消息,经过格式处理后存入片外SDRAM芯片中,并被调取进行高度完整性校验处理,校验结果再次存入片外SDRAM芯片中,然后再依据时间片通信调度机制通过串口通信模块发送给第一控制端,具体为:
片外SDRAM控制模块,进行接收数据接收和处理模块发送的消息,与消息完整性校验模块进行消息交互,控制片外SDRAM芯片的消息存取,并且SDRAM控制模块处理的消息通过串口通信模块发送给第一控制端;
数据接收和处理模块,包含数据接收模块和数据处理模块,数据接收模块用于接收航空传感器或组件等设备的当前状态数据,并由数据处理模块将所接收的数据处理成指定格式(即,ARINC825协议格式的有效数据载荷规定的位置含义)的消息,由片外SDRAM控制模块的控制下,按照优先级存入存储在片外SDRAM芯片中的指定位置,此外,数据接收和处理模块还接收第一控制端经由串口通信模块返回的串口数据,并进一步的对航空传感器或组件等设备进行控制;
消息完整性校验模块,通过片外SDRAM控制模块调取存入片外SDRAM芯片的消息进行高度完整性校验处理,将校验结果存入片外SDRAM芯片中,确保节点机的完整性;
时间片管理模块,依据消息收发时长,规划时间片通信调度机制,并且片外SDRAM控制模块、数据接收和处理模块以及串口通信模块进行消息收发的时间控制皆依据时间片通信调度机制,以保证总线畅通、不发送阻塞,以确保节点机的确定性;
串口通信模块,用于节点机的第一处理端与第一控制器之间的通信连接。
进一步的,片外SDRAM芯片,预先划分出若干个存储空间用于消息的接收或发送,第一部分存储空间进行划分后用于存储ARINC825协议格式的有效数据载荷,第二部分存储空间进行划分后用于存储独立的消息标识符,也可以称为帧ID,也就是说经过数据处理模块处理后的消息按照帧ID优先级存入对应有效数据载荷的位置中,帧ID为各消息的位置定位,第三部分存储空间为校验存储空间,用于存储完整性的校验结果。
具体的,在本实施例中,根据航空传感器或组件的周期状态数据的类型和数量依据指定格式进行预先划分和对应,进行指定格式的处理,在存储时,相应的周期状态数据存入预先划定的有效数据载荷存储空间内(即,片外SDRAM芯片中的指定的第一部分存储空间),然后通过片外SDRAM控制模块对片外SDRAM芯片的调取控制,将消息通过串口通信模块传输给第一控制端,进一步通过第一收发端与ARINC825总线之间进行交互。这里需要说明的是,指定格式和指定位置皆为根据航空传感器或组件的周期状态数据的类型和数量进行预先规划的,两者之间具有对应性。
在本实施例中,选用ATM通信模式下的帧ID,节点机间无互操作,需要说明的是,在实际中若需要选择节点机间互操作时,帧ID需要选用PTP模式。如图3所示,ATM通信模式的帧ID选择拓展帧,为29位的报文数据结构,占据28~00位,其中,冗余通道标识符RCI指示报文的冗余信息位,占据帧ID的01~00位;数据对象编码DOC指示消息目标系统信息,占据帧ID的15~02位;私有位PVT指示专用报文位,占据帧ID的第16位;本地位LCL指示报文物理传输范围,占据帧ID的第17位;保留位RSD为预留,占据帧ID的第18位;功能编码标识SourceFID指示消息源系统信息,占据帧ID的25~19位;逻辑通信通道LCC指示消息发送优先等级,占据帧ID的28~26位;但是在高度完整性校验中,需要在第28位之前补三位0,即第31~29位,为补充位。
除了完整性和确定性以外,节点机还能实现可用性,需要说明的是,需要说明的是,为了后续描述方便,在此定义第一主节点为节点机中的RCI冗余信息位为第00位,第二主节点为节点机中的RCI冗余信息位为第01位,在本实施例中,同一个节点机的第一主节点和第二主节点的消息分别通过不同的第一收发端发送至非同一个ARINC825总线中。节点机中的两个第一收发端与两路ARINC825总线进行状态数据的收发的模式设计为两种热冗余模式,分别为双链路冗余模式和双链路节点混合冗余模式,确保节点机的可用性,具体的,如图4和图5所示为两种热冗余模式的示意图,其中:
如图4所示,双链路冗余模式为每个节点机第一主节点的消息均发送到同一个ARINC825_A总线中,第二主节点的消息均发送到同一个ARINC825_B总线中;
如图5所示,双链路节点混合冗余模式为每个节点机第一主节点的消息混合发送到两路ARINC825总线中,如图5所示,若干节点机的第一主节点的消息交替发送至ARINC825_A和ARINC825_B总线中,同时节点机中的第二主节点的消息发送至另一路ARINC825总线中。
进一步,高度完整性校验处理的步骤包括四步骤:
(1)确定高度完整性协议消息格式结构,即确定数据域,数据域为八个字节,其中,前五个字节为所述有效数据载荷、第六个字节为所述消息序列号、第七至第八组成的两个字节为所述完整性校验结果;
(2)确定高度完整性校验的校验范围,校验范围共占据十二个字节,如图6所示,其中,前四个字节共计32位,为所述帧ID占据28~00位,31~29位为补充位,余下八个字节为数据域;
(3)设置每个节点机的独立的消息序列号,消息序列号的初始值为0,表示不被使用时的序号,在消息收发时,每次增加1,至增加至255时,下一个消息序列号从1开始;
(4)将帧ID、补充位、有效数据载荷以及消息序列号依次逐字节进行高度完整性校验运算,得到16位的CRC码作为高度完整性校验的校验结果。
高度完整性校验采用循环冗余校验(CRC)码以实现有效消息与校验位之间的循环校验,具体的运算步骤如下:
(1)移位操作:二进制序列左移十六位(即,乘以2的16次方),得到左移序列,需要说明的是,十六位的移位寄存器的初始值为1;
(2)确定多项式:G(x)=X16+X15+X12+X7+X6+X4+X3+1;
(3)进行运算:将左移序列除以多项式,得到商和余数,所得余数即为CRC码,即校验结果。
如图7所示,基于时基触发的总线调度机制时序示意图,本实施例中所采用的时间片通信调度机制为:所有节点机具有相同的主时间片和次时间片,主时间片包括若干次时间片和空闲时间窗(也称为仲裁窗),每个次时间片的时间长度不小于系统内所有的节点机依次进行总线竞争的时间,主时间片是当前系统周期消息的最大周期发送时间,即周期消息刷新时间,且次时间片是主时间片的偶分数,在图7中,每个字母代表一个节点机收发消息的时间片,图中给出了五个节点机作为示例,实际实施时,节点机的数量依实际需要设定。
节点机在次时间片内进行多主竞争发送,若要保证可以完成发送,需要确定次要时间片,次时间片的确认方法为:
首先,根据ARINC825总线的数据帧的填充数量以及通信速率计算得到一帧数据发送需要的时间,具体的,一般ARINC825总线的数据帧具有131位,再插入19位的填充位,则一帧共计150位,ARINC825总线要求的通信速率有5种:83.33kbit/s、125kbit/s、250kbit/s、500kbit/s和1Mbit/s,在实际实施中可以择一选择;
第二,根据当前通信系统ARINC825总线通信节点机个数,考虑最悲观情况下,所有节点机同时竞争总线,要保证优先级最低的节点机可以发送成功,次时间片最短要大于所有节点机依次发送数据帧所消耗的时间。
除上述所述的需要确保节点机的可用性、确定性和高度完整性外,还需要确保总线负载率不高于50%,计算方法如下:
其中,Busload为总线负载率,Li为各数据帧的位数,T为主时间片时间,单位是ms,V是通信传输速率,单位是bit/s。
第一控制端的热冗余接收和发送的工作流程如图8所示,
如图8中左图所示,为热冗余模式下数据消息发送的工作流程,具体为开始发送工作后:
第一,进行节点机的通信配置,确保初始化和通信速率配置;
第二,判断第一收发端是否收到第一处理端的数据消息,判断结果为“是”时,进入下一步骤,判断结果为“否”时,返回第二步重新判断;
第三,获取当前帧ID的数据值;
第四,获取有效数据载荷;
第五,一个第一收发端CAN1发送数据消息;
第六,第三步所获得的帧ID数据值加一,并赋值为新的帧ID;
第七,另一个第一收发端CAN2发送数据消息。
第八,再次循环至第二步。
如图8中右图所示,为热冗余模式下数据消息接收的工作流程,具体为开始发送工作后:
第一,进行帧ID过滤配置,具体为:配置第一控制端的帧ID过滤器,过滤指定的帧ID号;
第二,判断第一收发端是否收到ARINC825总线的数据消息,判断结果为“是”时,进入下一步骤,判断结果为“否”时,返回第二步重新判断;
第三,ARINC825_A网络进行数据获取;
第四,ARINC825_B网络进行数据获取;
第五,比较两路ARINC825总线与第一控制端之间通讯时间差,比较ARINC825消息到达接收节点的时间差,判断两路ARINC825总线接收是否超时,判断结束后继续下一步,未超时,则仅传输数据消息,超时则在传输数据消息同时,还生成超时错误信息,并将超时错误信息发给AFDX网络,提示超时错误信息;
第六,判断消息序列号,依据上一条消息的消息序列号以及消息序列号的产生规则进行判断,判断结束后继续下一步,判断结果为肯定值时则仅传输数据消息,判断结果为否定值时则在传输数据消息同时,还生成消息序列号错误信息,并将消息序列号错误信息发给AFDX网络,提示消息序列号错误信息;
第七,判断消息高度完整性校验情况,判断结束后继续下一步,判断结果为肯定值时则仅传输数据消息,判断结果为否定值时则在传输数据消息同时,还生成完整性错误信息,并将完整性错误信息发给AFDX网络,提示完整性错误信息;
第八,再次循环至第二步。
本实施例还提供ARINC825数字网关,在本实施例中,ARINC825数字网关包括第二处理端(即MCU芯片)、第二控制端(即数字网关中的CAN控制器)以及第二收发端(即数字网关中的CAN收发器),由第二处理端进行数据处理任务,并对第二控制端进行控制,由第二控制端进行第二收发端与ARINC825总线之间进行数据交互的控制。
数字网关用于实现ARINC825到ARINC664格式转换,其中数据域的转换采用预先规定好的功能数据集组合来实现,也就是功能数据集组合代表ARINC664有效载荷,具体为:ARINC664报文数据格式选用功能数据集结构来编码ARINC825消息,在ARINC664报文数据格式中,采用数据原语来代表周期状态数据,与ARINC825协议下的帧ID一一对应,与帧ID一样,也是预先依据航空传感器或组件的数据的类型和数量进行预先划分和设定的,数据集是预先规定数据原语的集合,通过数据原语来定位帧ID的位置,进而定位航空传感器或组件的周期状态数据,也就是说,数据原语内容为ARINC825有效数据载荷,代表飞机的参数或其它数据等构成的消息。
如图9所示,在ARINC664有效载荷中,利用功能数据集将消息中数据原语聚合成组,以此来封装其他格式数据,具体的,功能数据集由两种类型的域构成:功能状态集和数据集,其中,功能状态集一共32位,包含4个状态字段(图9中的状态1至状态4),每个状态字段8位,00表示无有效数据,03表示数据有效;每个数据集对应4个数据集,每个数据集有若干个数据原语组成,数据原语指定位置所代表的消息由事先约定好。
ARINC664航空数据网络标准使用以太网标准为基础,根据航空电子的需求,而设计的一种确定性网络协议,ARINC664Part7部分规定AFDX网络,传输层主要使用UDP协议通信。所有基于非协议的数据被格式化成为功能数据集以便在飞机数据网络中传输。
在UDP协议通信传输中,UDP传输的消息包括两部分,UDP头部和UDP有效载荷,UDP有效载荷是被传输数据的一部分,UDP头部用来辅助数据传输。UDP有效载荷是由两部分嵌入而成,分别为保留部分和功能数据集组合部分,功能数据集组合是由一个或多个功能数据集组合而成,即,当一个功能数据集不足以表示时,可以通过多个功能数据集拼接表示。
由此,ARINC825数字网关具有将ARINC825网络协议适配到ARINC664网络协议的功能,同理,对于其它航空常用网络如ARINC429、ARINC629和TTP等,依然可以通过数字网关进行拓展,以满足实现ARINC825网络的相应转换。
此外,ARINC825数字网关还具有以下两项功能:
(1)寻址或解决消息ID冲突,即,其中两个网络使用相同的标识符或地址用于不同的目的;
(2)消息过滤,即,限制从网络传递到网络的消息流量,降低参数更新率。
如图10所示,为ARINC825数字网关硬件结构,为了保证不同协议数据格式转换与映射的实时性,保证ARINC825数字网关的高响应性和可靠性,本实施例中,在ARINC825数字网关中加入实时操作系统,将每个协议转换的数据处理划分为不同的任务,防止单线程导致数据处理不及时,实时操作系统和网关控制模块之间直接进行数据消息交互,优选的,实时操作系统选用低功耗嵌入式操作系统,如FreeRTOS,UCOS或RT-Thread等。
进一步的,ARINC825数字网关不仅作为一种网络转换的功能使用,往往也要作为节点,所以网关硬件设计时,需要留有相应航空传感器或组件的第一接收控制单元,用于实时操作系统和航空传感器或组件之间的数据消息交互。
进一步的,ARINC825数字网关硬件结构中,不仅设有ARINC664通信接口,还设有ARINC429和TTP通信接口,这是为了方便拓展网关网络的转换功能。
更进一步的,ARINC825数字网关的第二处理端选用ARM系列的MCU,ARINC664、ARINC429和TTP通信接口都使用外设通信模块,分别为ARINC664通信模块、ARINC429通信模块和TTP通信模块,这样可以有效降低MCU负担,使得MCU的主要工作是完成数据格式的转换与映射。
具体的,在本实施例中,ARINC664通信模块、ARINC429通信模块和TTP通信模块与实时操作系统之间分别设置独立的收发控制单元进行数据消息交互,分别为第二接收控制单元、第三接收控制单元和第四接收控制单元。
如图11所示,为本发明的ARINC825数字网关软件结构示意图,展示了ARINC825与ARINC664数据转换时的软件结构,具体为,在ARINC825数字网关中设有ARINC825接收中断、ARINC825发送任务、ARINC664接收任务,ARINC664发送任务和数据处理任务,并由实时操作系统调度内核进行处理,将ARINC825数据格式转换ARINC664格式,或者用于将接收来自ARINC664网络的控制指令转换为ARINC825格式,并发送到ARINC825总线中。
进一步的,ARINC825接收中断服务函数实现,在本实施例中,要求ARINC825总线的中断优先级为最高,防止ARINC825总线的数据丢失。
进一步的,分开创建两个ARINC664任务收发,一是ARINC664发送任务,二是ARINC664接收任务,目的在于,防止阻塞线程,因为这两项任务都很消耗时间,放在一个线程里很容易阻塞。
需要说明的是,在实际应用中,若还需要其它协议转换,再创建相关接收和发送的相关任务即可。
最后,给出一个具体的节点机和数字网关使用基于时间片的时基触发调度机制示例,如图12所示,参考消息由数字网关统一广播,作为各个分布式节点机的时间基准。参考消息是一种特别定义的数据帧,当节点机收到参考消息后,内部时钟计数器置零,这样通过不断的时间校准,可以消除各个分布式节点机的累积时间误差。
次时间片内分为同步相和异步相,同步相用来传输周期性消息,异步相用来给非周期性消息竞争,主时间片中的空闲时间窗也是给非周期性消息竞争,这样保证非周期消息也可以及时发送。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附实施例及其等同物限定。
Claims (10)
1.一种基于ARINC825节点机和数字网关的设计与实现方法,其特征在于,包括:
两路ARINC825总线,分别为ARINC825_A和ARINC825_B;
若干个节点机,每个所述节点机包括第一处理端、第一控制端以及两个第一收发端,所述第一处理端用来接收航空传感器或组件等设备发送而来的消息,并进行处理以满足确定性和完整性的要求,处理后的消息经过所述第一控制端进行热冗余模式的消息收发以满足可用性的要求,再经由两个所述第一收发端与两路所述ARINC825总线进行交互;
AFDX网络,通过ARINC825数字网关与两路所述ARINC825总线之间实现交互。
2.根据权利要求1所述的基于ARINC825节点机和数字网关的设计与实现方法,其特征在于,所述第一处理端包括数据接收和处理模块、消息完整性校验模块、时间片管理模块、串口通信模块以及片外SDRAM控制模块,所述第一处理端外部设有片外SDRAM芯片,其中,所述时间片管理模块规划时间片通信调度机制,所述数据接收和处理模块依据所述时间片通信调度机制,接收航空传感器或组件等设备发送而来的消息,即有效数据载荷,并经过所述数据接收和处理模块的格式处理以及所述消息完整性校验模块的高度完整性校验处理,所述片外SDRAM芯片用于存储由所述数据接收和处理模块进行格式处理后的消息以及发送消息至所述消息完整性校验模块进行高度完整性校验并存储完整性校验结果,然后再次依据所述时间片通信调度机制通过所述串口通信模块发送给所述第一控制端,所述数据接收和处理模块还接收所述第一控制端经由所述串口通信模块返回的串口数据,并进一步的对所述航空传感器或组件等设备进行控制。
3.根据权利要求2所述的基于ARINC825节点机和数字网关的设计与实现方法,其特征在于,所述片外SDRAM芯片,预先划分出若干个存储空间用于消息的接收或发送,第一部分所述存储空间用于存储格式处理的消息,第二部分所述存储空间用于存储独立的帧ID,所述节点机之间无互操作,每个所述节点机中选用ATM通信模式下的帧ID,所述帧ID选择具有28~00位的拓展帧,所述帧ID为各消息的位置定位,第三部分所述存储空间为校验存储空间,用于存储完整性的校验结果。
4.根据权利要求2所述的基于ARINC825节点机和数字网关的设计与实现方法,其特征在于,两个所述第一收发端与两路所述ARINC825总线进行状态数据的收发的模式包括两种热冗余模式,分别为双链路冗余模式和双链路节点混合冗余模式。
5.根据权利要求3所述的基于ARINC825节点机和数字网关的设计与实现方法,其特征在于,所述高度完整性校验处理包括四个步骤:
第一步,确定高度完整性协议消息格式,即确定数据域,所述数据域为八个字节,其中,前五个字节为所述有效数据载荷、第六个字节为所述消息序列号、第七至第八组成的两个字节为所述完整性校验结果;
第二步,确定高度完整性校验的校验范围,共占据十二个字节,包括占据29位的所述帧ID、3个补充位、以及占据八字节的所述数据域;
第三步,设置每个所述节点机的独立的所述消息序列号;
第四步,将所述帧ID、所述补充位、所述有效数据载荷以及所述消息序列号依次逐字节进行高度完整性校验运算,得到16位的CRC码作为所述完整性校验结果。
6.根据权利要求2所述的基于ARINC825节点机和数字网关的设计与实现方法,其特征在于,所述时间片通信调度机制为所有所述节点机具有相同的主时间片和次时间片,所述主时间片包括若干次时间片和空闲时间窗,每个所述次时间片的时间长度不小于系统内所有所述节点机同时进行总线竞争所需的总时间,所述次时间片内分为同步相和异步相,所述同步相用来传输周期性消息,所述异步相用来传输非周期性消息竞争,所述空闲时间窗用于传输非周期性消息,所述主时间片开始时,由所述数字网关发送一个参考消息,各所述节点机收到参考消息后,时间基准归零。
7.根据权利要求6所述的基于ARINC825节点机和数字网关的设计与实现方法,其特征在于,所述次时间片的确认方法需考虑两个方面的因素:
第一,根据所述ARINC825总线的数据帧的总位数以及通信速率计算得到一帧数据发送需要的时间;
第二,根据当前通信系统中所述ARINC825总线通信的所述节点机个数,所述次时间片最短要大于所有所述节点机同时竞争总线所消耗的时间。
8.根据权利要求2所述的基于ARINC825节点机和数字网关的设计与实现方法,其特征在于,所述节点机的总线负载率不高于50%。
9.根据权利要求1所述的基于ARINC825节点机和数字网关的设计与实现方法,其特征在于,所述ARINC825数字网关包括第二处理端、第二控制端以及第二收发端,由所述第二处理端中,实时操作系统进行数据处理任务,用于实现ARINC825到ARINC664格式转换,并对所述第二控制端进行控制,由所述第二控制端进行所述第二收发端与所述ARINC825总线之间进行数据交互的控制。
10.根据权利要求9所述的基于ARINC825节点机和数字网关的设计与实现方法,其特征在于,所述ARINC825数字网关中设有ARINC664接收任务、ARINC664发送任务、ARINC825发送任务、数据处理任务和ARINC825接收中断,所述ARINC825数字网关中还加入实时操作系统,并由所述实时操作系统调度内核进行处理,用于将接收来自ARINC664总线的控制指令转换为ARINC825格式,并发送到所述ARINC825总线中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310542535.0A CN116647423A (zh) | 2023-05-15 | 2023-05-15 | 一种基于arinc825节点机和数字网关的设计与实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310542535.0A CN116647423A (zh) | 2023-05-15 | 2023-05-15 | 一种基于arinc825节点机和数字网关的设计与实现方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116647423A true CN116647423A (zh) | 2023-08-25 |
Family
ID=87614540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310542535.0A Pending CN116647423A (zh) | 2023-05-15 | 2023-05-15 | 一种基于arinc825节点机和数字网关的设计与实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116647423A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117376442A (zh) * | 2023-12-07 | 2024-01-09 | 中国民航大学 | 基于硬件处理架构的远程数据集中器协议转换方法及设备 |
-
2023
- 2023-05-15 CN CN202310542535.0A patent/CN116647423A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117376442A (zh) * | 2023-12-07 | 2024-01-09 | 中国民航大学 | 基于硬件处理架构的远程数据集中器协议转换方法及设备 |
CN117376442B (zh) * | 2023-12-07 | 2024-03-08 | 中国民航大学 | 基于硬件处理架构的远程数据集中器协议转换方法及设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9882667B2 (en) | Interface device and method for exchanging user data | |
US11233750B2 (en) | Method and apparatus for allocating transmission opportunities in vehicle network | |
US11343117B2 (en) | Method for transmitting data via a serial communication bus, correspondingly designed bus interface, and correspondingly designed computer program | |
US5247626A (en) | Fddi controller having flexible buffer management | |
Ferreira et al. | The FTT-CAN protocol for flexibility in safety-critical systems | |
US11171807B2 (en) | Method and apparatus for allocating priority transmission opportunities in vehicle network | |
US20030055900A1 (en) | Network and associated network subscriber having message route management between a microprocessor interface and ports of the network subscriber | |
CN101977094A (zh) | 一种适于多主通信的星载can总线通信方法 | |
CN116647423A (zh) | 一种基于arinc825节点机和数字网关的设计与实现方法 | |
CN106453148A (zh) | 网络中通信节点的操作方法 | |
US10230656B2 (en) | Method and apparatus for controlling message over heterogeneous network | |
Scharbarg et al. | CAN-Ethernet architectures for real-time applications | |
US9235207B2 (en) | Method for automatically generating dynamic frame packing groups | |
US7120713B2 (en) | Systems and methods for interfacing legacy equipment to high-speed data buses | |
JP2003198572A (ja) | 確定的フィールドバス及びその種のバスの管理方法 | |
KR100583811B1 (ko) | 휴머노이드 로봇에 대한 캔 메시지의 식별자 인가방법 및캔 메시지의 전송 중재 방법 | |
Marques et al. | Efficient transient error recovery in FlexRay using the dynamic segment | |
Moon et al. | Gateway system with diagnostic function for LIN, CAN and FlexRay | |
Wey et al. | Enhancement of Controller Area Network (CAN) bus arbitration mechanism | |
KR20200049577A (ko) | 차량 네트워크에서 우선 전송 기회를 할당하는 방법 및 장치 | |
Acevedo et al. | Towards optimal design of avionics networking infrastructures | |
Kim et al. | High speed ring-based distributed networked control system for real-time multivariable applications | |
Ayed | Analysis and optimiozation of heterogeneous avionics networks | |
EP4312410A1 (en) | A can communication controller and a method of operating a can communication controller | |
Zhang et al. | Research and software design of high reliability communication of CAN bus ID dynamically configurable on satellite |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |