CN116628770A - 芯片的数据保护方法、装置、芯片、电子设备及存储介质 - Google Patents
芯片的数据保护方法、装置、芯片、电子设备及存储介质 Download PDFInfo
- Publication number
- CN116628770A CN116628770A CN202310889754.6A CN202310889754A CN116628770A CN 116628770 A CN116628770 A CN 116628770A CN 202310889754 A CN202310889754 A CN 202310889754A CN 116628770 A CN116628770 A CN 116628770A
- Authority
- CN
- China
- Prior art keywords
- interface
- chip
- link
- link information
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000003860 storage Methods 0.000 title claims abstract description 14
- 238000004590 computer program Methods 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 abstract description 16
- 238000005336 cracking Methods 0.000 abstract description 6
- 238000013507 mapping Methods 0.000 abstract description 4
- 230000006870 function Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
本申请公开了芯片的数据保护方法、装置、芯片、电子设备及存储介质，所述芯片的数据保护方法包括：应用于芯片上，所述芯片包括内部端口和外部端口，所述内部端口上设有至少一个第一接口，所述外部端口上设有至少一个第二接口，所述方法包括：基于随机生成的配置文件，确定至少一个所述第一接口与对应的所述第二接口之间的链路信息；基于所述链路信息，建立所述内部端口与所述外部端口之间的数据链路。本申请隔断芯片的内部端口与外部端口的映射关系，通过随机生成的配置文件确定链路信息以及数据链路，对芯片的内部端口与外部端口的映射关系进行扰乱，提升逆向攻击时破解芯片端口对应关系的难度与门槛。
Description
技术领域
本申请涉及芯片数据安全技术领域，特别涉及一种芯片的数据保护方法、装置、芯片、电子设备及存储介。
背景技术
对于芯片的加密，目前常见的加密方法分为以下两类，一是使用物理性的手段提高逆向工程的门槛：如磨片去除芯片的型号，或通过封胶的方式物理隔绝PCB走线和芯片引脚这些方式。二是进行功能的分割或增加校验以降低逆向工程的成功率：如将模块的功能打散到安全芯片中，使得安全芯片对于主模块的正常运行变为必要条件，以及通过增加校验机制阻塞逆向工程时的破解难度。
在理想状态下，厂商希望可以完全杜绝逆向工程的存在，但由于现实原因，逆向工程不可能被完全避免。目前的技术手段多着眼于对于已经发生的逆向工程手段进行阻碍，而非从根源上杜绝逆向工程的可能性。在计算机算力大大提升的当下，暴力破解校验机制的可能性与日俱增，所以单单通过端到端的校验或加密机制提升整个系统安全性的边际收益已经大大下降。
发明内容
针对上述技术问题，本申请实施例的目的在于提供一种芯片的数据保护方法、装置、芯片、电子设备及存储介质，用于解决通过逆向工程对芯片数据进行破解的问题。
本申请实施例的目的之一，在于提供一种芯片的数据保护方法，应用于芯片上，所述芯片包括内部端口和外部端口，所述内部端口上设有至少一个第一接口，所述外部端口上设有至少一个第二接口，所述方法包括：
基于随机生成的配置文件，确定至少一个所述第一接口与对应的所述第二接口之间的链路信息；
基于所述链路信息，建立所述内部端口与所述外部端口之间的数据链路；
通过确定的所述数据链路，将所述芯片的操作信号由所述第一接口发送给对应的所述第二接口，以通过所述第二接口将所述操作信号发送给与所述芯片连接的目标设备。
作为一可选实施例，所述方法还包括：
在所述芯片进入非工作状态时，利用随机序列程序确定配置文件，其中，所述配置文件表征随机建立的任意一个所述第一接口与任意一个所述第二接口之间的对应关系。
作为一可选实施例，所述方法还包括：
当随机生成的所述配置文件为多个时，依次使用多个所述配置文件分别对所述链路信息进行调整；
基于调整后的链路信息确定所述数据链路，其中，多个所述配置文件相互独立。
作为一可选实施例，所述方法还包括：
当随机生成的所述配置文件为多个时，依次使用多个所述配置文件分别对所述链路信息进行调整；
基于调整后的链路信息确定所述数据链路，其中，对所述链路信息调整顺序相邻的所述配置文件之间设有共用信息。
作为一可选实施例，其中，当需要发送的所述芯片的操作信号为多个时，所述链路信息的数量与所述操作信号的数量相对应。
作为一可选实施例，所述通过确定的所述数据链路，将所述芯片的操作信号由所述第一接口发送给对应的所述第二接口包括：
当需要发送的所述芯片的操作信号为多个时，基于所述数据链路和顺序关系，将多个所述操作信号分别发送至对应的所述第二接口。
作为一可选实施例，所述基于所述数据链路和顺序关系，将多个所述操作信号分别发送至对应的所述第二接口包括：
在满足所述数据链路和所述顺序关系时，将至少一个所述操作信号延时发送至所述第二接口。
作为一可选实施例，所述随机序列程序的程序编号与所述芯片的芯片编号相对应，其中，所述随机序列程序设置在所述芯片内。
本申请实施例的目的之一，在于提供一种芯片的数据保护装置，应用于芯片上，所述芯片包括内部端口和外部端口，所述内部端口上设有至少一个第一接口，所述外部端口上设有至少一个第二接口，包括：
生成模块，其配置为基于随机生成的配置文件，确定至少一个所述第一接口与对应的所述第二接口之间的链路信息；
建立模块，其配置为基于所述链路信息，建立所述内部端口与所述外部端口之间的数据链路；
发送模块，其配置为通过确定的所述数据链路，将所述芯片的操作信号由所述第一接口发送给对应的所述第二接口，以通过所述第二接口将所述操作信号发送给与所述芯片连接的目标设备。
本申请实施例的目的之一，在于提供一种芯片，所述芯片上集成有如上所述的装置。
本申请实施例的目的之一，在于提供一种电子设备，包括处理器和存储器，所述存储器中存储有可执行程序，所述存储器执行所述可执行程序以进行如上所述的方法的步骤。
本申请实施例的目的之一，在于提供一种存储介质，所述存储介质承载有一个或者多个计算机程序，所述一个或者多个计算机程序被处理器执行时实现如上所述方法的步骤。
本申请实施例的有益效果在于：
本申请隔断芯片的内部端口与外部端口的映射关系，通过随机生成的配置文件确定链路信息以及数据链路，对芯片的内部端口与外部端口的映射关系进行扰乱，提升逆向攻击时破解芯片端口对应关系的难度与门槛，以达到从根源性回避对芯片进行逆向工程的可能性，减少从逆向工程的入口端的攻击。
附图说明
图1为本申请实施例的数据保护方法的流程图；
图2为本申请实施例的图1中步骤S300的一个实施例的流程图；
图3为本申请实施例的图1中步骤S100与S200的一个实施例的流程图；
图4为本申请实施例的图1中步骤S100与S200的另一个实施例的流程图；
图5为本申请实施例的芯片的结构示意图一；
图6为本申请实施例的芯片的结构示意图二；
图7为本申请实施例的数据保护装置的结构框图；
图8为本申请实施例的电子设备的结构框图。
具体实施方式
此处参考附图描述本申请的各种方案以及特征。
应理解的是，可以对此处申请的实施例做出各种修改。因此，上述说明书不应该视为限制，而仅是作为实施例的范例。本领域的技术人员将想到在本申请的范围和精神内的其他修改。
包含在说明书中并构成说明书的一部分的附图示出了本申请的实施例，并且与上面给出的对本申请的大致描述以及下面给出的对实施例的详细描述一起用于解释本申请的原理。
通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本申请的这些和其它特性将会变得显而易见。
还应当理解，尽管已经参照一些具体实例对本申请进行了描述，但本领域技术人员能够确定地实现本申请的很多其它等效形式。
当结合附图时，鉴于以下详细说明，本申请的上述和其他方面、特征和优势将变得更为显而易见。
此后参照附图描述本申请的具体实施例；然而，应当理解，所申请的实施例仅仅是本申请的实例，其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本申请模糊不清。因此，本文所申请的具体的结构性和功能性细节并非意在限定，而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任意合适的详细结构多样地使用本申请。
本说明书可使用词组“在一种实施例中”、“在另一个实施例中”、“在又一实施例中”或“在其他实施例中”，其均可指代根据本申请的相同或不同实施例中的一个或多个。
随着电动汽车的不断普及，个人汽车市场正向电动化，智能化，互联化的方向发展，其中对于智能化座舱的需求愈来愈强，座舱所承载的功能已从简单的通过按钮与转盘收集用户控制信息并调整车内功能渐渐变为多样化的智能座舱控制与座舱娱乐系统。在这样的趋势下，整个座舱系统的链路变得愈加冗长与繁杂，而愈加增加的复杂度亦暴露出了更多潜在的薄弱环节。
传统的加密与安全机制更多关注于模块之间的数据交互。然而，汽车普遍使用的CAN总线协议先天缺乏加密手段，若黑客攻破CAN总线上的任一模块，则有可能借其为跳板，进而攻击总线上的其余模块。在这种情况下，对于各模块本身的硬件接口以及模块与总线之间的交互接口的保护便极为重要。
在上述应用场景下，本申请实施例的目的之一，在于提供一种芯片的数据保护方法，应用于芯片上，所述芯片包括内部端口和外部端口，所述内部端口上设有至少一个第一接口，所述外部端口上设有至少一个第二接口。
其中，所述内部端口为所述芯片内部的模块上的端口，所述外部端口与为所述芯片与外部设备连接的端口。所述第一接口和所述第二接口为IO接口，且所述第一接口可以设置N个，所述第二接口可以设置n个。
如图1、图5和图6所示，所述芯片的数据保护方法包括：
S100、基于随机生成的配置文件，确定至少一个所述第一接口与对应的所述第二接口之间的链路信息。其中，所述配置文件可以确定所述链路信息的具体内容，当所述配置文件发生变化时，其对应的所述链路信息也会随之变化。
具体地，所述链路信息包括至少一个第一链路接口、至少一个第二链路接口和对应关系，将多个所述第一链路接口依次设为A接口、B接口、C接口......Z接口，将多个所述第二链路接口依次设为a接口、b接口、c接口......z接口，所述A接口可选择性地与所述a接口至所述z接口中的任意一个接口建立对应关系，即对应关系可以为A-a、A-b或者A-c等。
S200、基于所述链路信息，建立所述内部端口与所述外部端口之间的数据链路。其中，若修改所述链路信息，则所述数据链路随之改变。
具体地，将多个所述第一接口设为N1接口、N2接口......N*接口，将多个所述第二接口设为n1接口、n2接口......n*接口，至少一个所述第一接口与至少一个所述第一链路接口连接，至少一个所述第二链路接口与至少一个所述第二接口连接，再结合第一链路接口与所述第二链路接口之间的对应关系，即能够确定所述内部端口与所述外部端口的数据链路。
S300、通过确定的所述数据链路，将所述芯片的操作信号由所述第一接口发送给对应的所述第二接口，以通过所述第二接口将所述操作信号发送给与所述芯片连接的目标设备。
所述芯片的数据在传输时，采用所述数据链路进行传输。由于所述数据链路中的所述链路信息是动态变化的，因此攻击者通过所述外部端口对所述芯片进行逆向工程时，其只能得到所述第二接口至所述第二链路接口的信息，并不能根据得到的信息得到所述芯片内部的第一接口与第一链路接口以及第一链路接口与第二链路接口的对应关系，也就对所述芯片的数据进行了保护。
具体地，所述数据链路包括：第一接口-第一链路接口-第二链路接口-第二接口。当通过配置文件修改第二环节（第一链路接口）与第三环节（第二链路接口）的对应关系，即修改了第一环节（第一接口）与第四环节（第二接口）的对应关系，进而达到动态修改所述芯片的内部端口与外部端口的对应关系，以达到保护芯片的目的。
作为一可选实施例，所述方法还包括：
在所述芯片进入非工作状态时，利用随机序列程序确定配置文件，其中，所述配置文件表征随机建立的任意一个所述第一接口与任意一个所述第二接口之间的对应关系。其中，所述随机序列程序设于所述芯片的内部，且所述随机序列程序与外部端口相互隔绝，以保护所述随机序列程序。
具体地，当所述芯片进入睡眠状态或者下电状态时，利用随机序列程序生成初始化HEX文件。例如，当所述芯片下电时，所述芯片可以在关机序列开始时自动调用所述随机序列程序，生成所述芯片下一次上电时所需要使用的初始化HEX文件。
每次生成的初始化HEX文件不同，使得所述链路信息的内容不同，也就导致所述数据链路不同，以此确保所述芯片的内部端口与其外部端口的连接保持持续变化的状态。
作为一可选实施例，如图3所示，所述方法还包括：
S110、当随机生成的所述配置文件为多个时，依次使用多个所述配置文件分别对所述链路信息进行调整。其中，当所述操作信号对于延迟并不敏感时，即对实时性要求低，可以采用多级加密的方式。
例如，第一个所述配置文件确定的所述链路信息中的对应关系为A接口-a接口。第二个所述配置文件确定的所述链路信息中的对应关系为B接口-c接口。通过第一个所述配置文件确定的第一链路接口和第二链路接口的对应关系，与通过第二个所述配置文件确定的第一链路接口和第二链路接口的对应关系不同。
攻击者若在多级调整的期间获取到链路信息，该链路信息并没有使用价值，因为此时获取到所述链路信息，并不是最终使用的链路信息，以此对芯片的数据起到一定程度的保护作用。
S210、基于调整后的链路信息确定所述数据链路，其中，多个所述配置文件相互独立。具体地，通过多个所述配置文件对所述第一接口与所述第二接口之间的链路信息进行多级调整，以最后一次调整的所述链路信息为准，确定所述数据链路。
例如，第一级调整时，所述A接口对应所述N1接口，所述a接口对应所述n1接口，即所述数据链路为N1接口-A接口-a接口-n1接口。第二级调整时，所述B接口对应所述N2接口，所述c接口对应所述n3接口，即所述数据链路为N2接口-B接口-c接口-n3接口。每一级调整的所述链路信息不同，导致所述数据链路不同，攻击者无法保证自己获取到的信息即为最终调整完成所使用的信息。
实际使用时，根据所述操作信号的使用需求以及使用时间限制，决定是否需要多次对所述链路信息进行调整，在满足原本的功能使用不受限的前提下，增加对芯片的数据的保密程度。
作为一可选实施例，如图4所示，所述方法还包括：
S120、当随机生成的所述配置文件为多个时，依次使用多个所述配置文件分别对所述链路信息进行调整。其中，第二级的调整是在第一级的调整的基础上进行的，例如，第一个所述配置文件确定的所述链路信息中的对应关系为A接口-d接口。第二个所述配置文件确定的所述链路信息中的对应关系为D接口-e接口。其中，第二个所述配置文件中的D接口与第一个所述配置文件中的d接口有直接的连接关系，在工艺以及响应上要优于第二个所述配置文件中的D接口与第一个所述配置文件中除了d接口外任意一个接口的连接关系。
S220、基于调整后的链路信息确定所述数据链路，其中，对所述链路信息调整顺序相邻的所述配置文件之间设有共用信息。
例如，第一级调整时，所述A接口对应所述N1接口，所述d接口对应所述n4接口，即所述数据链路为N1接口-A接口-d接口-n4接口。第二级调整时，所述d接口对应所述D接口，所述D接口对应所述e接口，所述e接口对应所述n5接口，即所述数据链路为N1接口-A接口-d接口-D接口-e接口-n5接口。其中，第二个所述配置文件中的D接口与第一个所述配置文件中的d接口有直接的连接关系，为调整所述链路信息时使用的共用信息。在调整时，基于所述共用信息直接在第一级调整的基础上进行第二级调整，以获取最终的数据链路，以此使芯片的破解难度平方级上升，进一步提高芯片的安全等级。
作为一可选实施例，其中，当需要发送的所述芯片的操作信号为多个时，所述链路信息的数量与所述操作信号的数量相对应。其中，所述配置文件确定至少一条所述链路信息。
具体地，对需要联通的所述操作信号的数据链路进行确定，其他不需要联通的操作信号则不会有对应的链路信息，减少不必要的数据处理量。即，对每一个需要通过所述外部端口发送至目标设备的所述操作信号使用的所述数据链路进行设置，使得攻击者无法获取有规律的内容，增加芯片数据的保密程度。
作为一可选实施例，如图2所示，所述通过确定的所述数据链路，将所述芯片的操作信号由所述第一接口发送给对应的所述第二接口包括：
S310、当需要发送的所述芯片的操作信号为多个时，基于所述数据链路和顺序关系，将多个所述操作信号分别发送至对应的所述第二接口。其中，所述顺序关系与所述操作信号发出的时间相关。
例如，所述芯片依次发出操作信号A、操作信号B和操作信号C，其中，操作信号A需要传输至目标设备A，操作信号B需要传输至目标设备B，操作信号C需要传输至目标设备C。按照所述芯片发出所述操作信号的顺序，将操作信号A、操作信号B和操作信号C依次分别通过所述外部端口发送至对应的目标设备A、目标设备B和目标设备C。
作为一可选实施例，所述基于所述数据链路和顺序关系，将多个所述操作信号分别发送至对应的所述第二接口包括：
S311、在满足所述数据链路和所述顺序关系时，将至少一个所述操作信号延时发送至所述第二接口。其中，所述操作信号的顺序关系采用操作信号A-操作信号B-操作信号C的顺序。
但是，实际使用时还需要考虑与所述外部端口连接的目标设备在执行所述操作信号时的操作时间限制。例如，目标设备B的响应时间限制小于目标设备A的响应时间限制和目标设备C的响应时间限制，因此操作信号通过外部端口发送至目标设备时，所述操作信号B发送给目标设备B的时间要优先于所述操作信号A发生给目标设备A的时间，即将所述操作信号A和所述操作信号C延时发送，延时发送时仍采用操作信号A-操作信号C的顺序关系。
作为一可选实施例，所述随机序列程序的程序编号与所述芯片的芯片编号相对应，其中，所述随机序列程序设置在所述芯片内。
具体地，在后期返厂维修时，通过芯片的芯片编号可以获取到随机序列程序的程序编号，依次获得所述芯片的内部端口与外部端口的对应关系，方便厂商进行维修。
在生产阶段时，由于随机序列程序可以进行修改，因此通过对随机序列程序修改的方式，做到每一片芯片的随机序列程序都互不相同，也就使得成成的配置文件不同，进而使得攻击者在攻破单一芯片后无法迅速将获得的配置文件套用到另外的芯片上，进而保证了在信息安全攻击发生时的事件规模的可控性，也提升了逆向攻击时破解芯片端口对应关系的难度与门槛。
本申请实施例的目的之一，在于提供一种芯片的数据保护装置，如图7所示，应用于芯片上，所述芯片包括内部端口和外部端口，所述内部端口上设有至少一个第一接口，所述外部端口上设有至少一个第二接口，包括：
生成模块，其配置为基于随机生成的配置文件，确定至少一个所述第一接口与对应的所述第二接口之间的链路信息；其中，所述配置文件可以确定所述链路信息的具体内容，当所述配置文件发生变化时，其对应的所述链路信息也会随之变化。
具体地，所述链路信息包括至少一个第一链路接口、至少一个第二链路接口和对应关系，将多个所述第一链路接口依次设为A接口、B接口、C接口......Z接口，将多个所述第二链路接口依次设为a接口、b接口、c接口......z接口，所述A接口可选择性地与所述a接口至所述z接口中的任意一个接口建立对应关系，即对应关系可以为A-a、A-b或者A-c等。
建立模块，其配置为基于所述链路信息，建立所述内部端口与所述外部端口之间的数据链路；其中，若修改所述链路信息，则所述数据链路随之改变。
具体地，将多个所述第一接口设为N1接口、N2接口......N*接口，将多个所述第二接口设为n1接口、n2接口......n*接口，至少一个所述第一接口与至少一个所述第一链路接口连接，至少一个所述第二链路接口与至少一个所述第二接口连接，再结合第一链路接口与所述第二链路接口之间的对应关系，即能够确定所述内部端口与所述外部端口的数据链路。
发送模块，其配置为通过确定的所述数据链路，将所述芯片的操作信号由所述第一接口发送给对应的所述第二接口，以通过所述第二接口将所述操作信号发送给与所述芯片连接的目标设备。
所述芯片的数据在传输时，采用所述数据链路进行传输。由于所述数据链路中的所述链路信息是动态变化的，因此攻击者通过所述外部端口对所述芯片进行逆向工程时，其只能得到所述第二接口至所述第二链路接口的信息，并不能根据得到的信息得到所述芯片内部的第一接口与第一链路接口以及第一链路接口与第二链路接口的对应关系，也就对所述芯片的数据进行了保护。
具体地，所述数据链路包括：第一接口-第一链路接口-第二链路接口-第二接口。当通过配置文件修改第二环节（第一链路接口）与第三环节（第二链路接口）的对应关系，即修改了第一环节（第一接口）与第四环节（第二接口）的对应关系，进而达到动态修改所述芯片的内部端口与外部端口的对应关系，以达到保护芯片的目的。
在本申请的一个实施例中，生成模块进一步配置为：
在所述芯片进入非工作状态时，利用随机序列程序确定配置文件，其中，所述配置文件表征随机建立的任意一个所述第一接口与任意一个所述第二接口之间的对应关系。其中，所述随机序列程序设于所述芯片的内部，且所述随机序列程序与外部端口相互隔绝，以保护所述随机序列程序。
具体地，当所述芯片进入睡眠状态或者下电状态时，利用随机序列程序生成初始化HEX文件。例如，当所述芯片下电时，所述芯片可以在关机序列开始时自动调用所述随机序列程序，生成所述芯片下一次上电时所需要使用的初始化HEX文件。
每次生成的初始化HEX文件不同，使得所述链路信息的内容不同，也就导致所述数据链路不同，以此确保所述芯片的内部端口与其外部端口的连接保持持续变化的状态。
在本申请的一个实施例中，建立模块进一步配置为：
当随机生成的所述配置文件为多个时，依次使用多个所述配置文件分别对所述链路信息进行调整。其中，当所述操作信号对于延迟并不敏感时，即对实时性要求低，可以采用多级加密的方式。
例如，第一个所述配置文件确定的所述链路信息中的对应关系为A接口-a接口。第二个所述配置文件确定的所述链路信息中的对应关系为B接口-c接口。通过第一个所述配置文件确定的第一链路接口和第二链路接口的对应关系，与通过第二个所述配置文件确定的第一链路接口和第二链路接口的对应关系不同。
攻击者若在多级调整的期间获取到链路信息，该链路信息并没有使用价值，因为此时获取到所述链路信息，并不是最终使用的链路信息，以此对芯片的数据起到一定程度的保护作用。
基于调整后的链路信息确定所述数据链路，其中，多个所述配置文件相互独立。具体地，通过多个所述配置文件对所述第一接口与所述第二接口之间的链路信息进行多级调整，以最后一次调整的所述链路信息为准，确定所述数据链路。
例如，第一级调整时，所述A接口对应所述N1接口，所述a接口对应所述n1接口，即所述数据链路为N1接口-A接口-a接口-n1接口。第二级调整时，所述B接口对应所述N2接口，所述c接口对应所述n3接口，即所述数据链路为N2接口-B接口-c接口-n3接口。每一级调整的所述链路信息不同，导致所述数据链路不同，攻击者无法保证自己获取到的信息即为最终调整完成所使用的信息。
实际使用时，根据所述操作信号的使用需求以及使用时间限制，决定是否需要多次对所述链路信息进行调整，在满足原本的功能使用不受限的前提下，增加对芯片的数据的保密程度。
在本申请的一个实施例中，建立模块还可以进一步配置为：
当随机生成的所述配置文件为多个时，依次使用多个所述配置文件分别对所述链路信息进行调整。其中，第二级的调整是在第一级的调整的基础上进行的，例如，第一个所述配置文件确定的所述链路信息中的对应关系为A接口-d接口。第二个所述配置文件确定的所述链路信息中的对应关系为D接口-e接口。其中，第二个所述配置文件中的D接口与第一个所述配置文件中的d接口有直接的连接关系，在工艺以及响应上要优于第二个所述配置文件中的D接口与第一个所述配置文件中除了d接口外任意一个接口的连接关系。
基于调整后的链路信息确定所述数据链路，其中，对所述链路信息调整顺序相邻的所述配置文件之间设有共用信息。
例如，第一级调整时，所述A接口对应所述N1接口，所述d接口对应所述n4接口，即所述数据链路为N1接口-A接口-d接口-n4接口。第二级调整时，所述d接口对应所述D接口，所述D接口对应所述e接口，所述e接口对应所述n5接口，即所述数据链路为N1接口-A接口-d接口-D接口-e接口-n5接口。其中，第二个所述配置文件中的D接口与第一个所述配置文件中的d接口有直接的连接关系，为调整所述链路信息时使用的共用信息。在调整时，基于所述共用信息直接在第一级调整的基础上进行第二级调整，以获取最终的数据链路。
在本申请的一个实施例中，发送模块还可以进一步配置为：
其中，当需要发送的所述芯片的操作信号为多个时，所述链路信息的数量与所述操作信号的数量相对应，以此能够对每一个所述操作信号使用的所述数据链路进行设置，使得攻击者无法获取有规律的内容，增加芯片数据的保密程度。
在本申请的一个实施例中，发送模块还可以进一步配置为：
当需要发送的所述芯片的操作信号为多个时，基于所述数据链路和顺序关系，将多个所述操作信号分别发送至对应的所述第二接口。其中，所述顺序关系与所述操作信号发出的时间相关。
例如，所述芯片依次发出操作信号A、操作信号B和操作信号C，其中，操作信号A需要传输至目标设备A，操作信号B需要传输至目标设备B，操作信号C需要传输至目标设备C。按照所述芯片发出所述操作信号的顺序，将操作信号A、操作信号B和操作信号C依次分别通过所述外部端口发送至对应的目标设备A、目标设备B和目标设备C。
在本申请的一个实施例中，发送模块还可以进一步配置为：
在满足所述数据链路和所述顺序关系时，将至少一个所述操作信号延时发送至所述第二接口。其中，所述操作信号的顺序关系采用操作信号A-操作信号B-操作信号C的顺序。
但是，实际使用时还需要考虑与所述外部端口连接的目标设备在执行所述操作信号时的操作时间限制。例如，目标设备B的响应时间限制小于目标设备A的响应时间限制和目标设备C的响应时间限制，因此操作信号通过外部端口发送至目标设备时，所述操作信号B发送给目标设备B的时间要优先于所述操作信号A发生给目标设备A的时间，即将所述操作信号A和所述操作信号C延时发送，延时发送时仍采用操作信号A-操作信号C的顺序关系。
在本申请的一个实施例中，生成模块还可以进一步配置为：
所述随机序列程序的程序编号与所述芯片的芯片编号相对应，其中，所述随机序列程序设置在所述芯片内。
具体地，在后期返厂维修时，通过芯片的芯片编号可以获取到随机序列程序的程序编号，依次获得所述芯片的内部端口与外部端口的对应关系，方便厂商进行维修。
在生产阶段时，由于随机序列程序可以进行修改，因此通过对随机序列程序修改的方式，做到每一片芯片的随机序列程序都互不相同，也就使得成成的配置文件不同，进而使得攻击者在攻破单一芯片后无法迅速将获得的配置文件套用到另外的芯片上，进而保证了在信息安全攻击发生时的事件规模的可控性，也提升了逆向攻击时破解芯片端口对应关系的难度与门槛。
示例性的，应用到所述芯片上时，在所述芯片内增设了随机序列生成模块，用于随机生成配置文件。以及，在所述芯片内增设了可编程模块，所述可编程模块采用FPGA或CPLD，所述芯片的内部端口与所述芯片的外部端口通过可编程模块连接。
其中，随机序列生成模块随机生成的配置文件给可编程模块，以改变可编程模块上的第一链路接口与第二链路接口的对应关系，又因为可编程模块上的第一链路接口与内部端口的任意一个第一接口相对应，可编程模块的第二链路接口与外部端口的任意一个第二接口相对应，进而改变了第一端口与第二端口的对应关系。
另外，当所述链路信息进行多次调整时，可以是多个随机序列生成模块分别对应多个可编程模块，以给对应的可编程模块生成配置文件。或者，可以是一个随机序列生成模块对应多个可编程模块，生成多个配置文件并分配给对应的可编程模块。
在一些实施例中，加密所述配置文件，先进行解密再通过所述配置文件确定所述链路信息。
在一些实施例中，传输所述操作信号的任一环节可以结合加密或者解密的步骤进行使用。以及，传输所述操作信号的任一环节可以结合打包或者分装的步骤进行使用。
本申请实施例的目的之一，在于提供一种芯片，如图6所示，所述芯片上集成有如上所述的装置。
本申请实施例的目的之一，在于提供一种电子设备，如图8所示，包括处理器和存储器，所述存储器中存储有可执行程序，所述存储器执行所述可执行程序以进行如上所述的方法的步骤。
本申请实施例的目的之一，在于提供一种存储介质，所述存储介质承载有一个或者多个计算机程序，所述一个或者多个计算机程序被处理器执行时实现如上所述方法的步骤。
应理解，在本申请实施例中，处理器可以是中央处理单元(Central ProcessingUnit，简称CPU)，该处理器还可以是其他通用处理器、数字信号处理器(Digital SignalProcessing，简称DSP)、专用集成电路(Application Specific Integrated Circuit，简称ASIC)、现成可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
还应理解，本发明实施例中提及的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，简称ROM)、可编程只读存储器(Programmable ROM，简称PROM)、可擦除可编程只读存储器(Erasable PROM，简称EPROM)、电可擦除可编程只读存储器(Electrically EPROM，简称EEPROM)或闪存。易失性存储器可以是随机存取存储器(RandomAccess Memory，简称RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，简称SRAM)、动态随机存取存储器(Dynamic RAM，简称DRAM)、同步动态随机存取存储器(Synchronous DRAM，简称SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data Rate SDRAM，简称DDR SDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，简称ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，简称SLDRAM)和直接内存总线随机存取存储器(Direct Rambus RAM，简称DR RAM)。
需要说明的是，当处理器为通用处理器、DSP、ASIC、FPGA或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件时，存储器(存储模块)集成在处理器中。
应注意，本文描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
还应理解，本文中涉及的第一、第二、第三、第四以及各种数字编号仅为描述方便进行的区分，并不用来限制本申请的范围。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。
在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各种说明性逻辑块(illustrative logical block，简称ILB)和步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘)等。
以上实施例仅为本申请的示例性实施例，不用于限制本申请，本申请的保护范围由权利要求书限定。本领域技术人员可以在本申请的实质和保护范围内，对本申请做出各种修改或等同替换，这种修改或等同替换也应视为落在本申请的保护范围内。
Claims (12)
1.一种芯片的数据保护方法，其特征在于，应用于芯片上，所述芯片包括内部端口和外部端口，所述内部端口上设有至少一个第一接口，所述外部端口上设有至少一个第二接口，所述方法包括：
基于随机生成的配置文件，确定至少一个所述第一接口与对应的所述第二接口之间的链路信息；
基于所述链路信息，建立所述内部端口与所述外部端口之间的数据链路；
通过确定的所述数据链路，将所述芯片的操作信号由所述第一接口发送给对应的所述第二接口，以通过所述第二接口将所述操作信号发送给与所述芯片连接的目标设备。
2.根据权利要求1所述的数据保护方法，其特征在于，所述方法还包括：
在所述芯片进入非工作状态时，利用随机序列程序确定配置文件，其中，所述配置文件表征随机建立的任意一个所述第一接口与任意一个所述第二接口之间的对应关系。
3.根据权利要求1所述的数据保护方法，其特征在于，所述方法还包括：
当随机生成的所述配置文件为多个时，依次使用多个所述配置文件分别对所述链路信息进行调整；
基于调整后的链路信息确定所述数据链路，其中，多个所述配置文件相互独立。
4.根据权利要求1所述的数据保护方法，其特征在于，所述方法还包括：
当随机生成的所述配置文件为多个时，依次使用多个所述配置文件分别对所述链路信息进行调整；
基于调整后的链路信息确定所述数据链路，其中，对所述链路信息调整顺序相邻的所述配置文件之间设有共用信息。
5.根据权利要求1所述的数据保护方法，其特征在于，其中，当需要发送的所述芯片的操作信号为多个时，所述链路信息的数量与所述操作信号的数量相对应。
6.根据权利要求1所述的数据保护方法，其特征在于，所述通过确定的所述数据链路，将所述芯片的操作信号由所述第一接口发送给对应的所述第二接口包括：
当需要发送的所述芯片的操作信号为多个时，基于所述数据链路和顺序关系，将多个所述操作信号分别发送至对应的所述第二接口。
7.根据权利要求6所述的数据保护方法，其特征在于，所述基于所述数据链路和顺序关系，将多个所述操作信号分别发送至对应的所述第二接口包括：
在满足所述数据链路和所述顺序关系时，将至少一个所述操作信号延时发送至所述第二接口。
8.根据权利要求2所述的数据保护方法，其特征在于，所述随机序列程序的程序编号与所述芯片的芯片编号相对应，其中，所述随机序列程序设置在所述芯片内。
9.一种芯片的数据保护装置，其特征在于，应用于芯片上，所述芯片包括内部端口和外部端口，所述内部端口上设有至少一个第一接口，所述外部端口上设有至少一个第二接口，包括：
生成模块，其配置为基于随机生成的配置文件，确定至少一个所述第一接口与对应的所述第二接口之间的链路信息；
建立模块，其配置为基于所述链路信息，建立所述内部端口与所述外部端口之间的数据链路；
发送模块，其配置为通过确定的所述数据链路，将所述芯片的操作信号由所述第一接口发送给对应的所述第二接口，以通过所述第二接口将所述操作信号发送给与所述芯片连接的目标设备。
10.一种芯片，其特征在于，所述芯片上集成有如权利要求9所述的装置。
11.一种电子设备，其特征在于，包括处理器和存储器，所述存储器中存储有可执行程序，所述存储器执行所述可执行程序以进行如权利要求1至8任意一项所述的方法的步骤。
12.一种存储介质，其特征在于，所述存储介质承载有一个或者多个计算机程序，所述一个或者多个计算机程序被处理器执行时实现如权利要求1至8任意一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310889754.6A CN116628770B (zh) | 2023-07-19 | 2023-07-19 | 芯片的数据保护方法、装置、芯片、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310889754.6A CN116628770B (zh) | 2023-07-19 | 2023-07-19 | 芯片的数据保护方法、装置、芯片、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116628770A true CN116628770A (zh) | 2023-08-22 |
| CN116628770B CN116628770B (zh) | 2023-11-28 |
Family
ID=87597559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310889754.6A Active CN116628770B (zh) | 2023-07-19 | 2023-07-19 | 芯片的数据保护方法、装置、芯片、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116628770B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116795454A (zh) * | 2023-08-28 | 2023-09-22 | 芯耀辉科技有限公司 | 一种芯片配置方法、设备及介质 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104106295A (zh) * | 2012-01-31 | 2014-10-15 | 诺基亚公司 | 用于保留物理上行链路控制信道资源的方法和设备 |
| US20170046537A1 (en) * | 2015-08-10 | 2017-02-16 | Samsung Electronics Co., Ltd. | Electronic device against side channel attacks |
| US20190347448A1 (en) * | 2018-05-09 | 2019-11-14 | Samsung Electronics Co., Ltd. | Integrated circuit device and operating method of integrated circuit device |
| CN111107574A (zh) * | 2018-10-25 | 2020-05-05 | 华为技术有限公司 | 通信方法和装置 |
| CN111666581A (zh) * | 2020-07-09 | 2020-09-15 | 腾讯科技（深圳）有限公司 | 数据保护方法、装置、设备及介质 |
| US20200366291A1 (en) * | 2019-05-14 | 2020-11-19 | Infineon Technologies Ag | Integrated electronic circuit |
| US20210182437A1 (en) * | 2019-12-11 | 2021-06-17 | Facebook Technologies, Llc | Mixed sequencing of polynomial-diverse encryption and decryption operations for side channel attack protection |
| WO2021226784A1 (zh) * | 2020-05-11 | 2021-11-18 | 深圳市欢太科技有限公司 | 节点配置方法、装置、分布式系统及计算机可读介质 |
| CN113824595A (zh) * | 2021-09-29 | 2021-12-21 | 联想(北京)有限公司 | 链路切换控制方法、装置和网关设备 |
| US20220244858A1 (en) * | 2019-11-22 | 2022-08-04 | Pure Storage, Inc. | Storage Element Attribute-based Determination of a Data Protection Policy for Use Within a Storage System |
| US20220408327A1 (en) * | 2020-02-24 | 2022-12-22 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Transmission control method, terminal device, and network device |
| KR102503667B1 (ko) * | 2022-03-18 | 2023-02-24 | 주식회사 블랙핀 | 무선 이동 통신 시스템에서 rrc 연결 상태 상향링크 전송 및 rrc_inactive 상태 상향링크 전송을 위한 방법 및 장치 |
-
2023
- 2023-07-19 CN CN202310889754.6A patent/CN116628770B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104106295A (zh) * | 2012-01-31 | 2014-10-15 | 诺基亚公司 | 用于保留物理上行链路控制信道资源的方法和设备 |
| US20170046537A1 (en) * | 2015-08-10 | 2017-02-16 | Samsung Electronics Co., Ltd. | Electronic device against side channel attacks |
| US20190347448A1 (en) * | 2018-05-09 | 2019-11-14 | Samsung Electronics Co., Ltd. | Integrated circuit device and operating method of integrated circuit device |
| CN111107574A (zh) * | 2018-10-25 | 2020-05-05 | 华为技术有限公司 | 通信方法和装置 |
| US20200366291A1 (en) * | 2019-05-14 | 2020-11-19 | Infineon Technologies Ag | Integrated electronic circuit |
| US20220244858A1 (en) * | 2019-11-22 | 2022-08-04 | Pure Storage, Inc. | Storage Element Attribute-based Determination of a Data Protection Policy for Use Within a Storage System |
| US20210182437A1 (en) * | 2019-12-11 | 2021-06-17 | Facebook Technologies, Llc | Mixed sequencing of polynomial-diverse encryption and decryption operations for side channel attack protection |
| US20220408327A1 (en) * | 2020-02-24 | 2022-12-22 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Transmission control method, terminal device, and network device |
| WO2021226784A1 (zh) * | 2020-05-11 | 2021-11-18 | 深圳市欢太科技有限公司 | 节点配置方法、装置、分布式系统及计算机可读介质 |
| CN111666581A (zh) * | 2020-07-09 | 2020-09-15 | 腾讯科技（深圳）有限公司 | 数据保护方法、装置、设备及介质 |
| CN113824595A (zh) * | 2021-09-29 | 2021-12-21 | 联想(北京)有限公司 | 链路切换控制方法、装置和网关设备 |
| KR102503667B1 (ko) * | 2022-03-18 | 2023-02-24 | 주식회사 블랙핀 | 무선 이동 통신 시스템에서 rrc 연결 상태 상향링크 전송 및 rrc_inactive 상태 상향링크 전송을 위한 방법 및 장치 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116795454A (zh) * | 2023-08-28 | 2023-09-22 | 芯耀辉科技有限公司 | 一种芯片配置方法、设备及介质 |
| CN116795454B (zh) * | 2023-08-28 | 2023-11-03 | 芯耀辉科技有限公司 | 一种芯片配置方法、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116628770B (zh) | 2023-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116628770B (zh) | 芯片的数据保护方法、装置、芯片、电子设备及存储介质 | |
| CN109857690B (zh) | 驱动器的应用系统、驱动器和数据传输方法 | |
| JP2018125044A5 (zh) | ||
| US7444681B2 (en) | Security measures in a partitionable computing system | |
| EP3321840A1 (en) | Bus security protection method and apparatus | |
| EP2985699B1 (en) | Memory access method and memory system | |
| US20050154869A1 (en) | Security measures in a partitionable computing system | |
| US11294846B2 (en) | System, apparatus and method for secure communication on a bus | |
| WO2020029254A1 (zh) | 一种SoC芯片及总线访问控制方法 | |
| US20220214981A1 (en) | Method, Apparatus And System For Device Transparent Grouping Of Devices On A Bus | |
| CN112583582A (zh) | 用于可配置集成电路管芯的部分重新配置的安全架构 | |
| US20030229738A1 (en) | Controller interface | |
| CN106326754B (zh) | 一种基于pcie接口实现的数据传输加密装置 | |
| US7657685B2 (en) | Circuit arrangement and method for operating a circuit arrangement | |
| US10983711B2 (en) | Memory controller, method for performing access control to memory module | |
| CN107579815B (zh) | 一种安全烧写密钥的方法及其装置 | |
| US6938078B1 (en) | Data processing apparatus and data processing method | |
| US7296146B2 (en) | Security measures in a partitionable computing system | |
| CN116055030A (zh) | 一种用于对抗功耗攻击的dma系统、方法、设备及介质 | |
| US20200218671A1 (en) | Semiconductor device, semiconductor system, and system | |
| CN114547703A (zh) | 基于安全隔离模块的嵌入式安全通信方法及系统 | |
| EP1665344B1 (en) | Semiconductor device comprising a plurality of memory structures | |
| CN108494564B (zh) | 分布式渲染设备及系统 | |
| US20050152331A1 (en) | Security measures in a partitionable computing system | |
| US20050154910A1 (en) | Security measures in a partitionable computing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |