CN116055030A - 一种用于对抗功耗攻击的dma系统、方法、设备及介质 - Google Patents
一种用于对抗功耗攻击的dma系统、方法、设备及介质 Download PDFInfo
- Publication number
- CN116055030A CN116055030A CN202310106959.2A CN202310106959A CN116055030A CN 116055030 A CN116055030 A CN 116055030A CN 202310106959 A CN202310106959 A CN 202310106959A CN 116055030 A CN116055030 A CN 116055030A
- Authority
- CN
- China
- Prior art keywords
- data
- module
- power consumption
- overturn
- target hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
Abstract
本发明属于计算机领域,具体涉及一种用于对抗功耗攻击的DMA系统、方法、设备及介质。其中,系统包括:数据接收模块,所述数据接收模块配置用于接收总线发送到目标硬件的通信数据;功耗调整模块,所述功耗调整模块配置用于基于预定策略中的翻转数据或根据目标硬件的功耗条件生成翻转数据,并将翻转数据按照预定方式插入到所述通信数据中;数据发送模块,所述数据发送模块配置用于将插入翻转数据的通信数据发送到目标硬件上。通过本发明提出的用于对抗功耗攻击的DMA系统,向需要保护的目标硬件插入引起电平翻转的翻转数据,产生与目标硬件业务逻辑无关的翻转功耗。以此实现对目标硬件功耗攻击的保护。
Description
技术领域
本发明属于计算机领域,具体涉及一种用于对抗功耗攻击的DMA系统、方法、设备及介质。
背景技术
本发明涉及芯片验证领域,具体涉及芯片验证方法学、寄存器模型及网表寄存器正确性判定。由于UVM具有速度快、效率高、灵活稳定、集成度高等优点,所以在硬件逻辑验证与设计中是十分必要的。简单功耗攻击(SPA)和差分功耗攻击(DPA)。简单功耗攻击是直接分析采集到的一条或者几条功耗曲线来获取密钥,而差分功耗攻击是通过分析大量的功耗曲线,寻找采集到的功耗信息与输入的明文和猜测密钥之间的相关性,并利用统计学方法来进行获取密钥信息。功耗攻击具有功耗信息易于获取、攻击成功率高等特点,因此相对于线性分析、差分分析等常用的数学攻击方法,功耗攻击对密码芯片的安全威胁更加严重。
现有DMA技术存在以下缺陷:
1.电平翻转是造成功耗的主要原因之一,处理大量数据的同时,因为硬件算法的固定性,造成翻转功耗太过稳定;
2.读写操作时序,差距较大,易分析传输数据的行为;
3.不具备抗功耗攻击的特性,但在密码芯片中一般都会大规模部署。
因此,亟需一种有效的解决方案以应对上述问题。
发明内容
为解决上述问题,本发明提出一种用于对抗功耗攻击的DMA系统,包括:
数据接收模块,所述数据接收模块配置用于接收总线发送到目标硬件的通信数据;
功耗调整模块,所述功耗调整模块配置用于基于预定策略中的翻转数据或根据目标硬件的功耗条件生成翻转数据,并将翻转数据按照预定方式插入到所述通信数据中;
数据发送模块,所述数据发送模块配置用于将插入翻转数据的通信数据发送到目标硬件上。
在本发明的一些实施方式中,系统还包括:
控制模块,所述控制模块配置用于从所述数据接收模块接收总线上的通信数据,并基于所述通信数据配置功耗调整模块以及数据发送模块的功能。
在本发明的一些实施方式中,功耗调整模块包括:
功耗调整配置模块,所述功耗调整配置模块配置用于基于控制模块的配置将所述预定策略中的翻转数据发送到功耗调整执行模块或根据芯片功耗管理模的配置方案及仿真工具给出仿真功耗生成翻转数据,并将所述翻转数据发送到功耗调整执行模块;
功耗调整执行模块,所述功耗调整执行模块配置用于根据从功耗调整配置模块收到的翻转数据,结合所述数据发送模块的总线协议生成对应的翻转数据插入方案,并根据所述翻转数据插入方案将包含翻转数据的通信数据发送到数据发送模块。
在本发明的一些实施方式中,数据发送模块包括:
总线接口模块,所述总线接口模块配置用于向所述目标硬件模块发送包含翻转数据的通信数据;
信道控制模块,所述信道控制模块根据所述控制模块的控制选择对应的总线接口模块,并接收功耗调整执行模块的包含翻转数据的通信数据并转发到对应的总线接口模块。
在本发明的一些实施方式中,数据发送模块还包括:
信道寄存器模块,所述信道寄存器模块配置用于根据控制模块的配置实现对总线接口功能的配置。
在本发明的一些实施方式中,系统还包括:
状态反馈模块,所述状态反馈模块配置用于向外部反馈发送到目标硬件的通信数据的状态。
在本发明的一些实施方式中,系统还包括:
中断模块,配置用于根据通信数据的发送情况向CPU发起对应的中断。
本发明的另一方面还提出一种对抗功耗攻击的实现方法,包括:
接收总线发送到目标硬件的通信数据;
基于预定策略中的翻转数据或根据目标硬件的功耗条件生成翻转数据,并将翻转数据按照预定方式插入到所述通信数据中;
将插入翻转数据的通信数据发送到目标硬件上。
本发明的又一方面还提出一种计算机设备,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机指令,所述指令由所述处理器执行时实现上述实施方式中任意一项所述方法的步骤。
本发明的再一方面还提出一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现上述实施方式中任意一项所述方法的步骤。
通过本发明提出的用于对抗功耗攻击的DMA系统,向需要保护的目标硬件插入引起电平翻转的翻转数据,产生与目标硬件业务逻辑无关的翻转功耗。以此实现对目标硬件功耗攻击的保护。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种用于对抗功耗攻击的DMA系统结构示意图;
图2为本发明实施例提供的一种用于对抗功耗攻击的方法的流程示意图;
图3为本发明实施例提供的一种计算机设备的结构示意图;
图4为本发明实施例提供的一种计算机可读存储介质的结构示意图;
图5为本发明一实施例提供的一种用于对抗功耗攻击的DMA系统结构示意图;
图6为本发明一实施例提供的一种用于对抗功耗攻击的DMA系统结构示意图;
图7为本发明实施例提供的DMA系统的应用示意图;
图8为本发明实施例提供的DMA系统的读时序示意图;
图9为本发明实施例提供的DMA系统的写时序示意图;
图10为本发明实施例提供的DMA系统的多数据时序示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
本发明旨在解决通过功耗分析获取硬件单元中的数据的问题,在芯片中,数据以电信号进行存储在芯片电路当中,一般情况下均存在相应的硬件电路与接口进行隔离,以防止通过芯片的数据接口非法获取相应的数据(芯片中被留下后门例外),因此通过传统的方式想要获取各个硬件电路各个模块的输入输出数据几乎不可能。但由于芯片上硬件电路的功耗主要是由电平翻转造成的,尤其在获取硬件的设计结构后,便可通过监控功耗来分析输入的数据所造成的功耗,更可以此在实践中通过已知设计结构或功能的芯片在实际中产生的功耗来分析对应的数据,即功耗攻击。当前的DMA正存在以下问题:
1.电平翻转是造成功耗的主要原因之一,处理大量数据的同时,因为硬件算法的固定性,造成翻转功耗太过稳定;
2.读写操作时序,差距较大,易分析传输数据的行为;
3.不具备抗功耗攻击的特性,但在密码芯片中一般都会大规模部署。
为解决上述问题,本发明提出一种用于对抗功耗攻击的DMA系统,包括:
数据接收模块1,所述数据接收模块1配置用于接收总线发送到目标硬件的通信数据;
功耗调整模块2,所述功耗调整模块2配置用于基于预定策略中的翻转数据或根据目标硬件的功耗条件生成翻转数据,并将翻转数据按照预定方式插入到所述通信数据中;
数据发送模块3,所述数据发送模块3配置用于将插入翻转数据的通信数据发送到目标硬件上。
在本发明的实施例中,本发明提出的DMA(Direct Memory Access,直接存储器访问)系统是指在芯片领域或由FPGA编程实现的电路中应用的。目标硬件是指要保护免受功耗攻击的硬件电路,数据接收模块1是根据本发明所提出的对抗功耗攻击的DMA系统所应用的场景对应的总线而定,即目标硬件与其他设硬件电路通信使用的什么总线,对应的就将数据接收模块1设计为可用于在该总线上接收数据的总线通信模块。通信数据是指原本目标硬件从其他硬件接收的数据。本发明提出的DMA系统具体应用场景可参考图7,图7示出了芯片中加解密模块的抗功耗攻击的应用示意图。图中加解密模块作为目标硬件。翻转数据是指在目标硬件上实现对应的电平翻转,以混淆目标硬件的功耗的数据。
进一步,功耗调整模块2用于产生翻转数据,可以是根据目标硬件进行相关功耗分析后选择最优的抗功耗攻击的翻转数据作为预定策略发送并保存到功耗调整模块2中,在正常工作中将预定策略中的翻转数据插入到通信数据中,然后有数据发送模块3发送给目标硬件。
在本发明的一些实施方式中,系统还包括:
控制模块4,所述控制模块4配置用于从所述数据接收模块1接收总线上的通信数据,并基于所述通信数据配置功耗调整模块2以及数据发送模块的功能3。
在本发明的实施例中,如图5所示,本发明所提出的用于抗功耗攻击的DMA系统还设有控制模块4,控制模块4负责对整个抗功耗攻击DMA的工作任务的配置,在DMA系统启动后,控制模块4便基于数据接收模块1从总线上接收到的通信数据配置DMA系统中各个模块的功能,以便将翻转数据插入到通信数据并发送到目标硬件中。
在本发明的一些实施方式中,功耗调整模块2包括:
功耗调整配置模块21,所述功耗调整配置模块22配置用于基于控制模块的配置将所述预定策略中的翻转数据发送到功耗调整执行模块或根据芯片功耗管理模的配置方案及仿真工具给出仿真功耗生成翻转数据,并将所述翻转数据发送到功耗调整执行模块22;
功耗调整执行模块22,所述功耗调整执行模块22配置用于根据从功耗调整配置模块收到的翻转数据,结合所述数据发送模块的总线协议生成对应的翻转数据插入方案,并根据所述翻转数据插入方案将包含翻转数据的通信数据发送到数据发送模块。
在本实施例中,功耗调整模块2具体包括功耗调整配置模块21和功耗执行模块22,功耗调整配置模块一方面根据前文所述的预定策略按照预定策略中的翻转数据,将翻转数据发送到功耗执行模块22。另一方面是直接根据芯片的PMU(Power Management Unit,电源管理单元)的配置以及仿真工具PTXT给出的目标硬件的功耗情况随机生成翻转数据,并将翻转数据发送到功耗执行模块22执行,也即在没有预定策略时,由功耗调整模块21随机产生翻转数据。产生用于插入通信数据的随机翻转数据的位数及长度可根据PMU的配置以及仿真工具PTXT给出的目标硬件的功耗而设定。
功耗调整执行模块22进一步根据总线特性在存在对应的数据插入模式,在本发明的一些实施方式中,在正常工作下,将带有翻转数据的通信数据发送到目标硬件时,将翻转数据插入到不会影响原有的通信数据用于在目标硬件的计算的数据帧中,例如多发一些其他指令或控制类型的总线请求,并在总线请求中插入翻转数据。翻转数据在目标硬件中引起对应的电路翻转,但不会参与相关计算。
在本发明的一些实施方式中,数据发送模块3包括:
总线接口模块31,所述总线接口模块31配置用于向所述目标硬件模块发送包含翻转数据的通信数据;
信道控制模块32,所述信道控制模块32根据所述控制模块的控制选择对应的总线接口模块31,并接收功耗调整执行模块的包含翻转数据的通信数据并转发到对应的总线接口模块。
如图5所示,在本实施例中,数据发送模块3具体包括总线接口模块31和信道控制模块32,总线接口模块31则同样是根据目标硬件原有的连接方式中所使用的总线类型而设定,例如,如图5所示,如果原有的目标硬件与内存的总线接口为AHB总线,则总线接口模块为AHB总线数据传输模块。
在本发明的一些实施方式中,本发明提出的DMA系统所服务器的目标硬件可能存在多个的情况,并且每个目标硬件配置一个总线接口模块31。因此信道控制模块32则用来根据通信数据要发送的目标硬件选择对应的总线接口模块31中。
信道控制模块32的功能均有控制模块1进行相关控制。
在本发明的一些实施方式中,数据发送模块3还包括:
信道寄存器模块33,所述信道寄存器模块33配置用于根据控制模块的配置实现对总线接口功能的配置。
在本实施例中,数据发送模块3还包括信道寄存器模块33,信道寄存器模块33则根据控制模块1的配置,进一步配置用于具体传输带有通信数据的总线接口模块31的相关寄存器。在本发明的一些实施方式中还将产生中断信号发送给中断模块6,。
在本发明的一些实施方式中,系统还包括:
状态反馈模块5,所述状态反馈模块5配置用于向外部反馈发送到目标硬件的通信数据的状态。
如图5所示,在本实施例中,状态反馈模块5用于向外部的CPU总线上游硬件模块发送向目标硬件的数据传输操作的状态,即当向目标硬件完成一次数据传输(包括在其中插入翻转数据)后便向总线上发送该通信数据的模块发出响应结果等信息。
在本发明的一些实施方式中,系统还包括:
中断模块,配置用于根据通信数据的发送情况向CPU发起对应的中断。
在本法的一些实施例中,本发明提出的用于对抗功耗攻击的DMA系统还设有中断模块6,用于根据通信数据传输需要向CPU发起中断。
实施例:
如图6所示,在本实施例以FPGA上加解密模块的抗功耗攻击为例,本发明提出的DMA系统在FPGA上应用如图7所示,即在内存与加解密模块的之间加入本发明提出的抗功耗攻击的DMA系统,内存与加解密模块之间采用AHB总线。
如图6为本设计的实现原理图,图7为应用场景,图8、图9、图10为AHB传输协议时序,下面根据图6、图7介绍本设计的具体实施方法。
在本实施了中,每个DMA系统都配置为单个源和目标提供单向DMA传输。源区域和目标区域都可以是内存区域或外围设备,可以通过同一个AHB主机访问,或者每个主机访问一个区域。DMA的基地址不是固定的,并且对于任何特定的系统实现都可以不同。但是,任何特定寄存器相对于基地址的偏移量是固定的。
AHB_SLAVE0接口(相当于数据接收模块1):符合AMBA AHB协议的从端设备接口,接口的读写时序参照图8、图9、图10,将AHB总线的配置数据,写到DMA的Control logic andregister模块(相当于控制模块4)。DMA的AHB从编程总线上的所有事务都是32位的。这消除了对DMAC进行编程时的字节序问题。
Control logic and register(相当于控制模块4):寄存器块存储通过AMBA AHB接口写入或读取的数据。使用该块使用AMBA AHB从接口对DMA工作模式进行编程。控制数据包长度的外围设备称为流控制器。流控制器通常是DMA,在启用DMA通道之前,数据包长度由软件编程。
IST-DAT config模块(相当于功耗调整配置模块21):根据PMU的配置结果,结合PTPX,得到每个模块的仿真功耗,参考功耗表及多次测试的功耗曲线,设计本模块,在传输不同大小的数据块时,。
Req/rsp接口(相当于状态反馈模块5):加密外设使用DMA请求信号来请求数据传输。DMA响应信号指示由DMA请求信号启动的传输是否已完成。可以使用响应信号来指示是否已传输完整的数据包。
Interrupt Gen(相当于中断模块6):产生中断,发送给CPU中断处理。
IST-DAT逻辑(相当于功耗调整执行模块22):两种插入数据逻辑,1.AHB总线IDLE时,增加无效翻转提高功耗,增加的次数和产生的功耗评估有IST-DAT config配置,2.在总线正常工作时,但插入数据翻转的时序,是在ahb hsel及htrans无效时,插入翻转数据。翻转功耗,可通过PTPX做细致评估,第一次仿真,收集数据,采用32’h0及32’hFFFFFFFF翻转,之后根据翻转DFF数量,造成的功耗损失,做细粒度功耗模型。
Channel data path(相当于信道控制模块32):设计专用硬件通道支持每个流,包括源控制器和目标控制器,FIFO,非连续地址传输。
信道寄存器(相当于信道寄存器模块33):通道逻辑和通道寄存器组包含每个DMA通道所需的寄存器和逻辑。
Ahb-master接口(相当于总线接口模块31):DMA包含两个完整的AHB主控器。图1显示了两个主设备接口的框图。主控制器采用AMBA AHB主协议,将数据发送至AHB总线的挂载设备,或AHB桥的拓展设备。.
图8为DMA系统的读时序,图9为DMA系统的写时序,图10为多笔数据时序。
进一步,本发明提出的抗功耗攻击的DMA系统的运行过程如下:
1.选择具有必要优先级的空闲通道。
2.通过写入配置寄存器来清除要使用的通道上的任何未决中断。先前的通道操作可能使中断处于激活状态。
3.将源地址写入控制模块的配置寄存器。
4.将目标地址写入控制模块的配置寄存器。
6.将控制信息写入控制模块的配置寄存器。
7.将通道配置信息写入控制模块的配置寄存器。启用功耗调整功能。
8.选择功耗调整数据执行模式;
9.执行多次,采集功耗数据,生成细粒度模型。基于同一个翻转数据得到多次仿真数据,并分析在该翻转数据下不同的通信数据在目标硬件所带来的功耗,并对功耗进行分析。
10.修改IST-DAT config。即从新生成新的翻转数据。
11.继续仿真验证收集数据。
12.重复9~11,直到实现数据的功耗平衡,与隐藏密钥功耗曲线的目的。
上述过程为基于本发明提出的抗功耗攻击的DMA系统找出目标硬件最有的翻转数据的仿真过程。
通过本发明提出的一种对抗功耗攻击的DMA系统,采用ahb总线主从协议,设地址转换模块,缓存模块,加解密读写传输功耗平衡模块,随机数据插入模块(根据仿真的功耗分析)。进一步采用PXPT工具对功耗进行分析,确认加解密芯片中加解密模块的翻转功耗,以及增加的随机数据插入模块,进行运作时,产生的额外翻转功耗,解决功耗曲线稳定的问题。设计有ahb传输时序,读写传输功耗平衡模块。加解密模块集成DMA功能,使芯片的加解密部分的功耗,软件可控,降低通过功耗被分析出密钥的可能。
如图2所示,本发明的另一方面还提出一种对抗功耗攻击的实现方法,包括:
步骤S1、接收总线发送到目标硬件的通信数据;
步骤S2、基于预定策略中的翻转数据或根据目标硬件的功耗条件生成翻转数据,并将翻转数据按照预定方式插入到所述通信数据中;
步骤S3、将插入翻转数据的通信数据发送到目标硬件上。
如图3所示,本发明的又一方面还提出一种计算机设备,包括:
至少一个处理器21;以及
存储器22,所述存储器22存储有可在所述处理器21上运行的计算机指令23,所述指令23由所述处理器21执行时实现上述实施方式中任意一项所述方法的步骤。
如图4所示,本发明的再一方面还提出一种计算机可读存储介质401,所述计算机可读存储介质401存储有计算机程序402,所述计算机程序402被处理器执行时实现上述实施方式中任意一项所述方法的步骤。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。所述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外,典型地,本发明实施例公开所述的装置、设备等可为各种电子终端设备,例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等,也可以是大型终端设备,如服务器等,因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。
此外,根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时,执行本发明实施例公开的方法中限定的上述功能。
此外,上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外,应该明白的是,本文所述的计算机可读存储介质(例如,存储器)可以是易失性存储器或非易失性存储器,或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的,非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM),该RAM可以充当外部高速缓存存储器。作为例子而非限制性的,RAM可以以多种形式获得,比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器,但是可替换地,处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器,使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中,所述存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中,处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中,所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现,则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质,该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的,该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备,或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外,任何连接都可以适当地称为计算机可读介质。例如,如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件,则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的,磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘,其中磁盘通常磁性地再现数据,而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
Claims (10)
1.一种用于对抗功耗攻击的DMA系统,其特征在于,包括:
数据接收模块,所述数据接收模块配置用于接收总线发送到目标硬件的通信数据;
功耗调整模块,所述功耗调整模块配置用于基于预定策略中的翻转数据或根据目标硬件的功耗条件生成翻转数据,并将翻转数据按照预定方式插入到所述通信数据中;
数据发送模块,所述数据发送模块配置用于将插入翻转数据的通信数据发送到目标硬件上。
2.根据权利要求1所述的系统,其特征在于,还包括:
控制模块,所述控制模块配置用于从所述数据接收模块接收总线上的通信数据,并基于所述通信数据配置功耗调整模块以及数据发送模块的功能。
3.根据权利要求2所述的系统,其特征在于,所述功耗调整模块包括:
功耗调整配置模块,所述功耗调整配置模块配置用于基于控制模块的配置将所述预定策略中的翻转数据发送到功耗调整执行模块或根据芯片功耗管理模的配置方案及仿真工具给出仿真功耗生成翻转数据,并将所述翻转数据发送到功耗调整执行模块;
功耗调整执行模块,所述功耗调整执行模块配置用于根据从功耗调整配置模块收到的翻转数据,结合所述数据发送模块的总线协议生成对应的翻转数据插入方案,并根据所述翻转数据插入方案将包含翻转数据的通信数据发送到数据发送模块。
4.根据权利要求2所述的系统,其特征在于,所述数据发送模块包括:
总线接口模块,所述总线接口模块配置用于向所述目标硬件模块发送包含翻转数据的通信数据;
信道控制模块,所述信道控制模块根据所述控制模块的控制选择对应的总线接口模块,并接收功耗调整执行模块的包含翻转数据的通信数据并转发到对应的总线接口模块。
5.根据权利要求4所述的系统,其特征在于,所述数据发送模块还包括:
信道寄存器模块,所述信道寄存器模块配置用于根据控制模块的配置实现对总线接口功能的配置。
6.根据权利要求2所述的系统,其特征在于,还包括:
状态反馈模块,所述状态反馈模块配置用于向外部反馈发送到目标硬件的通信数据的状态。
7.根据权利要求2所述的系统,其特征在于,还包括:
中断模块,配置用于根据通信数据的发送情况向CPU发起对应的中断。
8.一种对抗功耗攻击的实现方法,其特征在于,包括:
接收总线发送到目标硬件的通信数据;
基于预定策略中的翻转数据或根据目标硬件的功耗条件生成翻转数据,并将翻转数据按照预定方式插入到所述通信数据中;
将插入翻转数据的通信数据发送到目标硬件上。
9.一种计算机设备,其特征在于,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机指令,所述指令由所述处理器执行时实现权利要求8所述方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现权利要求8所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310106959.2A CN116055030A (zh) | 2023-02-10 | 2023-02-10 | 一种用于对抗功耗攻击的dma系统、方法、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310106959.2A CN116055030A (zh) | 2023-02-10 | 2023-02-10 | 一种用于对抗功耗攻击的dma系统、方法、设备及介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116055030A true CN116055030A (zh) | 2023-05-02 |
Family
ID=86116387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310106959.2A Pending CN116055030A (zh) | 2023-02-10 | 2023-02-10 | 一种用于对抗功耗攻击的dma系统、方法、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116055030A (zh) |
-
2023
- 2023-02-10 CN CN202310106959.2A patent/CN116055030A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240037045A1 (en) | Apparatuses and methods for securing an access protection scheme | |
EP3274850B1 (en) | Protecting a memory | |
EP3274848B1 (en) | Providing enhanced replay protection for a memory | |
US7290066B2 (en) | Methods and structure for improved transfer rate performance in a SAS wide port environment | |
KR100909364B1 (ko) | 시스템 클록의 노출을 차단하는 메모리 컨트롤러와 그 방법 | |
US20170272231A1 (en) | Distribution of forwarded clock | |
EP3321840A1 (en) | Bus security protection method and apparatus | |
US20080141022A1 (en) | Separate Type Mass Data Encryption/Decryption Apparatus and Implementing Method Therefor | |
KR101349849B1 (ko) | 범용 보안 저장 장치 | |
WO2013100965A1 (en) | A low-overhead cryptographic method and apparatus for providing memory confidentiality, integrity and replay protection | |
WO2020029254A1 (zh) | 一种SoC芯片及总线访问控制方法 | |
US10860500B2 (en) | System, apparatus and method for replay protection for a platform component | |
CN113094718A (zh) | 一种文件加密方法及相关装置 | |
TW201820200A (zh) | 安全系統及終端晶片 | |
CN115408707A (zh) | 一种数据传输方法、装置、系统及电子设备和存储介质 | |
CN108171067A (zh) | 一种硬盘加密方法与装置 | |
CN116055030A (zh) | 一种用于对抗功耗攻击的dma系统、方法、设备及介质 | |
CN111386513B (zh) | 数据处理的方法、装置和系统芯片 | |
CN115292764B (zh) | 一种总线的安全防护方法、装置及介质 | |
CN110633225B (zh) | 实体存储对照表产生装置及方法 | |
JP4327169B2 (ja) | 暗号化装置 | |
CN114692124A (zh) | 一种数据读取、写入方法、装置和电子设备 | |
CN109753821A (zh) | 数据存取装置及方法 | |
CN107861895A (zh) | 基于分布式仲裁的可编程输入输出pio写合并装置和方法 | |
CN218273385U (zh) | 一种硬盘访问控制电路、系统、固态硬盘及存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |