CN1166222A - 用于在磁盘驱动器中重叠块读事件的方法 - Google Patents

Abstract

提出在有同步取样数据检测通道的磁盘驱动器中重叠块读事件的新方法。尤其是，新方法用于通过来自存储媒体的第一和第二数据块的实时和数字信号处理，重叠读回处理。该法包括下述步骤：当第一数块经过数据传感头时，用一个同步于第一数据块的时钟对实时和数字信号处理进行计时；在第一数据块经过数据传感头以后和在时钟已同步于第一数据块后面的第二数据块以前，用一个以正常数据计时速率工作的异步时钟，对第一数据块的数字信号处理进行计时，和由一个同步于经过数据传感头的第二数据块的时钟，对第二数据块的实时信号处理进行计时，和对第一数据块的数字处理完成计时。存储媒体可以是例如硬磁盘、磁带或光盘。

Description

用于在磁盘驱动器中重叠块读事件的方法

本发明涉及称作磁盘驱动器的数据存储设备。更具体地说，本发明涉及一种用于在磁盘驱动器中，尤其是在那些具有象部分响应的最大似然读数据通道之类的同步抽样数据检测通道的磁盘驱动器中，重叠块读事件的方法。

磁盘驱动器通常把数据安排成一些在旋转媒体存储表面上定义的同心数据磁道内的块或扇区。在磁盘驱动器中，存储表面包含一种用作存储媒体的磁性材料。在称作硬盘的温彻斯特或浮动头盘驱动器中，在一个依靠空气轴承而浮动于极靠近数据存储表面处的浮动块上运载一个或一些读写磁性元件。用写元件把数据写入诸扇区，并用读元件从诸扇区中读出数据。

随着磁盘驱动器存储容量的持续逐步增加，新颖而更先进的技术已用来有效地增加存储媒体的每单位面积数据量密度。已用一种同步抽样数据检测通道技术去取代一种较老的峰值检测通道技术。在峰值检测通道中，必须充分地留出磁通翻转的空间，以避免脉冲拥挤。脉冲拥挤导致峰值检测通道的两个缺点。第一个缺点是脉冲振幅被变更。第二个缺点是脉冲峰值位置被漂移，导致峰值漂移，这是一种符号间干扰。同步抽样数据检测通道技术比峰值检测技术更有效之处在于：对用磁通翻转表示的编码信息位，可以比用峰值检测技术可能作到的情况，要更密集地安放和更按信息分辨。在美国专利号5,341,249中提供一个关于同步抽样数据检测通道的实例，在此提出其披露，供参考；该专利授予Abbott等人，题为“使用具有数字式自适应方程的PRML IV类抽样数据检测的磁盘驱动器”。

随着磁盘驱动器读通道检测模式的日益有效，通道输出的数字处理量也在增加。这种数字处理量的增加已导致检测器中读等待时间的增加。对于一个具有较小扇区尺寸(一般为512用户字节，但有时为256用户字节或更小)和可能含有ID字段和分离扇区的硬盘驱动器来说，较长的阅读等待时间会增加诸扇区之间所需的空盘空间(“填充”)。如果不采取专门措施，就必须完成前一扇区的处理以后，才能开始下一扇区的处理。在说明(线性化描述)两个盘扇区S1和S2的图1的上图中，用例证方式说明这一问题。两个填充字段分隔扇区S1和S2。第一填充字段P1是一个数字处理等待时间填充字段(它是在开始处理S2信息之前使数字处理能够完成S1信息处理所需的空盘存储空间)。第二填充字段STB表示一个小的主轴速度容差缓冲器填充段，它是在磁盘驱动器内调节磁盘旋转容差和在产品系列内一个驱动器一个驱动器地调节所需的。

举例来说，同步抽样数据检测通道一般包括一个具有存储器路径的Viterbi译码器，和一个通道译码器。此外，一个连接于磁盘定序器或磁盘控制器的接口还包括一个并行-串行转换过程。随着更复杂的部分响应多项式和具有长块长度的先进编码通道模式日益普及，(例如格栅编码部分响应)，可导致Viterbi译码和通道译码明显增加。一般说来，Viterbi译码延迟和通道译码延迟分别为10-50比特和8-40比特。

在现代PRML阅读通道情况下，译码延迟一般为6至10字节，并且多半会随检测器日益复杂而增加。这种延迟可增加磁盘开销2-4％每扇区，随总驱动结构(例如分离扇区和/或ID字段)而定。这样，在图1所给实例中，填充字段P1应有6至10字节的长度，才能适应数字处理等待时间。在S1和S2开始时要启用读选通线RDGATE，并且在通道开始从包括Viterbi检测器和通道检测器等的数字处理中产生数字数据之前，应有一段处理等待时间。在图1所示第二图上，把这一延迟标记为SD(对开始数据)。数字数据继续流出通道流水线，直至从S1扇区读出的全部用户数据已被处理和刷新为止，如RD GATE下降沿所标记(也被标记成数据结束时的ED)。RD GATE在整个速度容差缓冲STB期间仍然是未断言的，并且在第二扇区S2开始时上升到一个断言的电平。图1中第三图说明在通道数据有效时的一个时间窗，并且这个时间窗同图1的第二图所示的开始数据SD与结束数据ED之间的间隔共同延伸。图1的阅读数据有效图的阴影线区，表示一个数字处理等待时间间隔；这是一个在模拟通道已经完成记录于扇区S1中的信息交付以后的间隔，并且是在时间上同填充字段P1的长度共同扩展的。

在磁记录领域中，用多磁头去以螺旋方式扫描一个磁记录媒体，以消除诸磁头之间的数据块偏斜。这种先有技术的一个实例示于美国专利号4,775,899中，该专利授予Pasdera等人，题为“用来去除相继发生数据块偏斜的设备”。尽管如此，但本领域技术人员已认识到，格栅编码部分响应通道至少有一个缺点，即，较长的数字处理不利于吞吐率，译码延迟；和磁道格式开销。这方面可参阅Christiansen，Fredrickson，Karabed，Rae，Shih，Siegel和Thapar等人题为“一种VLSI 12 MB/S格栅码部分响应通道的设计与性能”的文章，TheMagnetic Recording conference San Diego，California，Aug.15-17，1994，Paper F-6。

因此，至今未解决的需求仍然是，用一种克服现有技术限制与缺点的方式重叠磁盘驱动器中块读事件的实用方法。

本发明的总目的在于提供一种按照克服现有技术限制与缺点的方式在数据存储设备中，例如在硬磁盘驱动器中重叠块读事件的方法。

在本发明的一个方面中，把数据写入一个在数据存储与检索通道内，例如在旋转硬盘驱动器内的相对运动数据存储媒体中，并且从其中读回。当数据存储媒体移动通过一个数据传感头时，就把数据从数据存储媒体中以数据块方式实时地加以读回。数据块是以正常数据时钟频率和用相邻数据块之间的块间间隙相互异步地写入的。用同步于第一数据块的第一数据信号过程，来处理从数据存储媒体读出的第一数据块。然后用第二数字信号过程来处理第一块。用于重叠第一和第二数据块的读回的新方法包括下述步骤：

当第一数据块正在通过数据传感头时，用一个同步于第一数据块的时钟对第二数字信号处理进行定时；

当第一数据块已经通过数据传感头传送以后和当一个时钟已经同步于一个跟随第一数据块的第二数据块以前，用一个以正常数据时钟频率工作的异步时钟，对用于第一数据块的第二数字信号处理进行定时；

用一个同步于通过数据传感头传送的第二数据块的时钟，对用于第二数据块的第一数据信号处理进行定时，并对用于第一数据块的第二数字处理完成定时。在本发明的这个方面，相对运动的数据存储媒体可以是一个硬磁盘，一个磁带或一个光盘。

在本发明的一个相关方面，通过一个锁相于分别从第一数据块和第二数据块读回的数据的数字锁相回路，使实时数据信号处理同步；并且由一个参照藉以写入第一和第二数据块的盘半径来控制的频率合成器，通过以正常数据时钟频率生成一个异步时钟，进行一个使第二数字信号处理定时的步骤。在本发明的这个方面，可以在一个有多重同轴道的区域内的一个同轴数据道内，写入第一和第二数据块；存在着多个横过旋转磁盘而确定的区域，对每个区域都建立正常的数据时钟频率。

在本发明的另一个相关方面，第一个实时数据信号处理包含在第一和第二数据块内同步地对数据取样的步骤；第二个实时数据信号处理包含在进行同步取样步骤和/或均衡由同步取样步骤得到的同步取样以前，通过把由数据传感头读回的模拟信号流均衡成预定的频谱，而使数据均衡成预定频谱的步骤；第三个实时数据信号处理包含一个对由数据传感头读回的模似信号流的增益进行标准化的步骤；和第四个实时数据信号处理包含一个对由数据传感头读回的模似信号流的DC偏移进行标准化的步骤。

本专业的技术人员通过结合附图介绍的一个优选实施例的下面详细描述的研究，会更充分地了解和理解本发明的这些和另外一些目的、优点、方面和特征。

在附图中：

图1是根据现有技术的一系列时间调整曲线图，说明一种添加到数据存储扇区一端上的数字处理开销填充，以便调节涉及盘驱动器内同步取样数据检测处理的数字处理等待时间。

图2是根据本发明原理的硬盘驱动器方块图，采用一种在同步取样数据检测处理中重叠扇区读事件的方法。

图3是根据本发明原理的一系列时间调整曲线，说明一种在同步取样数据检测处理中重叠扇区阅读事件的方法。

图4是一个在执行图3方法时用于产生定时与控制信号的逻辑的简化逻辑方块图。

一个根据本发明原理工作的硬磁盘驱动器10包括一个旋转数据存储盘12，盘12具有一个确定多个同轴磁道的环或区的存储表面。图2中示出从外径到内径延伸的4个区21、22、23和24。每个区都有一个适合区内盘半径的正常数据传送速率；在此处，磁头16与盘之间的相对速度是最低的。虽然在图2的实例中是用4个区来说明，但可以提供或小或大数目的区。每个区皆包含划分成多个扇区或“段”的同轴数据存储磁道每个扇区皆可包含某种附加信息，用于控制磁盘驱动器10的操作和通过常规错误校正码处理等提供数据完整性。

盘12是用一个盘主轴马达14以所期望的角速度旋转的。可定位数据磁头16包含一个空气轴承浮动块，用于载带一个磁性读写传感器结构。浮动块使磁头16可以按照一种恰好在磁盘表面上方或接近或伪接触于磁盘表面的浮动关系进行操作。用现代磁头/磁盘技术可作到1-2微英寸的浮动高度。磁头传感器可以是例如一个金属间隙内或薄膜读/写元件，或者它可以是一个电感薄膜写元件和一个分离的磁阻读元件，就象一般已知且用于磁记录技术中的元件一样。磁头通过一个磁头万向接头组件而装到一个磁头臂18上，而磁头臂18又由例如一个旋转音圈致动马达20定位。响应于嵌入全部或一些数据扇区的磁头位置伺服信息的一个磁头位置伺服回路22，使磁头16可以相对于所期望的同轴磁道位置而准确地定位。

一个接口总线24使磁盘驱动器10可以通过一个适当接口结构/约定而功能地连接于一个主机系统。一个接口电路26使磁盘驱动器10和接口总线24电气地互相连接。一个缓冲存储器阵列28使磁盘12与主机之间的转接中的用户数据块可以暂时存储。一个定序器30使数据块可以在磁盘12与缓冲存储器28之间定序。一个写通道32在数据写入磁盘操作期间连接于定序器，并且对写入区Z1-Z4之一内的磁盘12上的一个选择数据位置的数字数据，进行编码和准备。

在把数据写入磁盘12以后，可利用磁头16回读。通过一个连接通路34把由磁头16检取的电模拟信号载带到一个位于磁头附近的前置放大器36。前置放大器把从磁盘读回的微小电模拟信号加以放大，并且把这些信号输送到一个自动增益控制(AGC)功能部件38。一个可编程模拟均衡阶段40按照所期望的筛选功能来均衡模拟信号，以调节已从其中读出数据的特定数据区Z1-Z4的关系。一个DC偏移功能部件42在一个快速模似-数字转换器把模拟读信号量化成一个同步数字信号采样序列之前，从模拟阅读信号中消除DC偏移成分。一个数字有限脉冲响应滤波器46把频谱均衡进一步加给数字采样。在块48内示出用于增益、DC偏移和计时的控制回路。每个回路都处理数字信号采样，并且产生一个分别供给AGC功能部件38、DC偏移功能部件42和快速A/D 44的反馈控制。计时回路包括一个数字锁相环路(DPLL)50，在下面结合本发明的详述来讨论它。

一条穿过主轴马达14的虚线把AGC功能部件38、模拟均衡器40、DC偏移功能部件42、快速A/D 44、数字FIR 46和控制回路48-50，同驱动电子线路的其他部分相隔离。这条虚线表示上述的处理是耦合于和受控于磁盘旋转的。另一方面，随后在读通道内的数字处理，包括例如在Viterbi检测器52(包含一个存储路径)和通道译码器54(以及定序器30及其ECC处理、缓冲存储器28和主机接口26)内的数字处理，是不耦合于磁盘旋转的；并且可以在不和磁盘12锁-步同步的情况下进行计时。一个嵌入驱动器10内的数字微控制器60，通过一个内部控制和数据总线结构62按照常规方式去控制磁盘驱动操作。因此，数字微控制器60控制磁头位置伺服回路22，以便把磁头16定位于区Z1-Z4之一内的一个选择磁道；控制区合成器58，以便按照修整到选择区的速率来产生一个时钟；并且控制例如模拟均衡器40和数字FIR#46的滤波特征，以匹配选择区。

在虚线外面的电子设备还有数字时钟56，时钟56包含一个生成适合于磁盘表面各区Z1-Z4的计时速率的区合成器58。这样，合成器58提供一个计时信号，以便在数据写操作中控制写通道32。根据本发明的诸方面，合成器58还对在各数据扇区读回数据的分配期间未耦合于磁盘12的读通道的数字处理，提供定时信号。一个时钟路径64横过DPLL50与区合成器58之间的虚线，它表示在磁盘驱动器10的各个块读事件中存在两个数字定时信号源。

现在转向根据本发明有利条件的图3，在其上图中，如此示出相邻地记录于磁盘12上一个磁道内的扇区S1和S2，以避免填充字段P1……Pn，从而节约磁盘空间。各扇区均以一个暂短的刷新字段FF结束，以便用已知值刷新数字读处理流水线；并且各扇区均以一个模拟建立字段SF开始，以便启用模拟处理。速度容差缓冲字段STB仍然按照实际磁盘驱动器执行中的需要而放在适当的位置。图3中的第二图说明在整个的各数据扇区期间(不包括速度容差缓冲间隙)的一个模拟读选通控制信号的确认。图3中的第三图说明定时信号，用于在各扇区读期间对包括Viterbi检测器52和通道译码器54的未耦合数字处理进行计时。在S1块的读期间，把DPLL 50锁定成数据，以便向快速A/D 44提供一个同步时钟。这个DPLL时钟用于Viterbi检测器52和通道译码器54的定时。从图3中的第四图可知，由于数字处理等待时间而使数据要到已经开始读S1块以后经历一段时间才开始到达定序器/ECC块30，如同虚拟信号“读数据对块S1有效”的上升边缘所示。来自块S1的处理数据流还继续流过S1扇区的端点，经过速度容差缓冲区，并进入下一扇区S2。

为了避免如图1所示的上面要求的填充字段P1……Pn，有必要在达到各段的终端以后继续对未耦合的处理52和54进行定时。因为未耦合的处理52和54不一定同步于存储盘12，故数字时钟合成器58投入使用，以便在速度容差缓冲间隔期间对这些处理计时，直至用于下一扇区S2的数字计时环路的零相重新开始点为止。在该点，甚至用于处理S1读块的未耦合处理尚未完成，同S2扇区信息同步的DPLL50也会变成计时源，用于对正在完成S1数据块处理的未耦合流水线处理进行计时。这是因为必须把DPLL 50锁定到S2扇区的数据，以便提供它的适当同步的抽样(这是在以数字处理流水线的输出端完成S1块的同时，以数字处理流水线的磁头终端继续进行的)。

为了使重叠读事件的次序适当地起作用，必须把一个适当的定时模式强加到读通道上。在正常操作期间，由DPLL 50从输入的读信号中抽取读通道时钟。在读信号不再呈现于读通道输入中以后，并且在未耦合的比特检测器流水线还在刷新时，就使用由区合成器58生成的特定区的基准频率作为计时源。当锁定一个随后扇区(例如S2)的前同步信号时，比特检测器时钟就从动于一个从随后扇区抽取的获取DPLL时钟。这种计时安排可消除任何流水线溢出，这是在使用两个不同的计时频率时可能发生的。

图4按照本发明描述一个简化逻辑块图，用于执行一种重叠块读事件的方法。DPLL 50和区合成器58向一个“没有假信号”的选择器或多路复用器70提供输出，它选择且产生一个数字时钟信号，以便在不以任何高于额定选择区时钟频率的频率生成计时人工制品的情况下，对象Viterbi检测器52和通道译码器54处理之类的未耦合阅读通道处理进行计时。一个模拟读选通控制信号72(如图3中第二图所示)被一个反相器74反相，并用来通过一个控制线76来控制“没有假信号”的多路复用器70。当模拟读选通控制信号为真时，就从DPLL 50抽取计时信号。当模拟读选通控制信号为假时(例如在速度容差缓冲间隔期间)，就从数字区合成器58抽取计时信号。

模拟读选通控制信号72还通过一个延迟功能部件78，它具有匹配数字信号的等待时间的延迟，如相对于图3中第一图的图3中第六图所示。模拟读选通控制信号72是与从延迟功能部件78产生的延迟模拟读选通控制信号“或”的，以便提供内部数字数据读选通信号，如图3中底图所示。理想地，在包含数字读通道部件的VLSI电路内包括图4的电路。这样，图4的逻辑通过重新解释由定序器30提供的模拟读选通信号而实现一个重叠读事件接口。

在上述接口中，接通读通道的读选通信号的上升沿，触发一个零相启动，并且启动一个前同步信号获取处理；通过该处理，增益、DC偏移和计时回路变成同步于来自磁盘的数据。然后读通道停留于一种空闲模式，直至下一个读请求(或伺服数据中断)为止。用本发明的新重叠读事件接口，模拟读选通信号的上升沿还要触发一个零相启动，并且起动一个前同步信号获取。然而，在扇区端，读通道这时有一个内部延迟计数器78，计数器78把读选通信号的有效下降沿移位到一个时间；在这个时间以后，Viterbi检测器、译码器和定序器接口已完成它们的未耦合数字处理。

因此，读通道的未耦合处理即使在读选通信号已下降之后也会继续输出数据。延迟计数器78的延迟涉及比特检测器的等待时间。定序器30包括一个类似的数据计数器，并且继续从读通道接收数据，直至它的数据计数器已达到一个相当于数据块长度的计数为止。在刷新比特检测器流水线的这段时期，可以通过重新确认模拟读选通信号来触发另一读事件的启动。然后，读通道DPLL能够在为完成前一扇区的处理而提供一个时钟时，同时锁定下一个扇区。

对本专业的技术人员来说，从一个优选实施例的上述考虑可知，在不脱离本发明的精神的情况下可作许多变更和修正，由下述权利要求书更具体地指出它的范围。此中描述及其透露只是一种说明方法而已，不应构成对由下述权利要求书更具体指出的本发明范围的限制。

Claims (15)

1.在一个在其中把数据写入一个相对运动数据存储媒体并从该媒体中读出的数据存储和检索通道中，数据是在数据存储媒体移过一个数据传感头时从数据存储媒体作为数据块实时地读回的，数据块是相对一个额定的数据计时速率和用一些在相邻数据块之间的块间间隙彼此异步地写入的，一个从数据存储媒体读出的第一数据块是通过一个同步于第一数据块的第一数据信号处理来处理的，并且这个第一块随后由一个第二数字信号处理来处理，一种用于重叠第一和第二数据块读事件的方法包括下述步骤：

当第一数据块经过数据传感头时，用一个同步于第一数据块的时钟对第二数字信号处理进行计时；

在第一数据块已经过数据传感头以后和在一个时钟已同步于第一数据块后面的第二数据块以前，由一个以正常数据计时速率工作的异步时钟，对一个用于第一数据块的第二数字信号处理进行计时；

用一个同步于经过数据传感头的第二数据块的时钟，对用于第二数据块的第一数据信号处理进行计时，和对用于第一数据块的第二数字信号处理完成计时。

2.在根据本发明的权利要求1所述的数据存储和检索通道中，其中相对运动的数据存储媒体包括一个硬磁盘。

3.在根据本发明的权利要求1所述的数据存储和检索通道中，其中相对运动的数据存储媒体包括一个磁带。

4.在根据本发明的权利要求1所述的数据存储和检索通道中，其中相对运动的数据存储媒体包括一个光盘。

5.在一个在其中把数据写入一个旋转磁性数据存储盘并把数据从该盘中读出的旋转磁盘驱动器中，数据是在旋转磁盘移过一个数据传感头时从旋转磁盘作为数据块实时地读回的，数据块是相对一个参照磁盘直径建立的正常数据计时速率和一些在相邻数据块之间的块间间隙彼此异步地写入的，一个从旋转磁盘读出的第一数据块是通过一个同步于第一数据块的实时数据信号处理来处理的，并且这个第一块随后由一个在磁盘驱动器内进行的随后数字信号处理来处理，一种用于重叠第一和第二数据块读事件的方法包括下述步骤：

当第一数据块经过数据传感头时，用一个同步于第一数据块的时钟对随后的数字信号处理进行计时；

在第一数据块已经过数据传感头以后和在一个时钟已同步于第一数据块后面的第二数据块以前，由一个以正常数据计时速率工作的异步时钟，对一个用于第一数据块的随后数字信号处理进行计时；

用一个同步于经过数据传感头的第二数据块的时钟，对用于第二数据块的实时数据信号处理进行计时，和对用于第一数据块的随后数字信号处理完成计时。

6.根据本发明的权利要求5所述的方法，其中实时数据信号处理的处理是，通过一个锁定于分别从第一和第二数据块读回的数据的数字锁相环相位而同步的。

7.根据本发明的权利要求5所述的方法，其中对随后数字信号处理进行计时的步骤是，由一个参照在其处写入第一和第二数据块的磁盘半径而控制的频率合成器，通过以正常数据时钟速率生成异步时钟来实施的。

8.根据本发明的权利要求7所述的方法，其中第一和第二数据块是在一个有多重同轴磁道的区内的一个同轴数据磁道中写入的，存在多个横过旋转磁盘确定的区，正常数据时钟速率是为每个所述区而建立的。

9.根据本发明的权利要求5所述的方法，其中实时数据信号处理的一个第一处理包括，同步地对第一和第二数据块内数据取样的步骤。

10.根据本发明的权利要求9所述的方法，其中实时数据信号处理的一个第二处理包括，把数据均衡成一个预定频谱的步骤。

11.根据本发明的权利要求10所述的方法，其中把数据均衡成一个预定频谱的步骤包括，在进行同步取样步骤之前把由数据传感头回读的一个模拟信号流均衡成预定频谱的步骤。

12.根据本发明的权利要求10所述的方法，其中把数据均衡成一个预定频谱的步骤包括，对由同步取样步骤得到的诸同步样品进行均衡的步骤。

13.根据本发明的权利要求10所述的方法，其中把数据均衡成一个预定频谱的步骤包括下述步骤：

在进行同步取样步骤以前把由数据传感头读回的一个模拟信号流均衡成预定的频谱；和

对由同步取样步骤得到的诸同步样品进行均衡。

14.根据本发明的权利要求5所述的方法，其中实时数据信号处理之一包括，对由数据传感头读回的一个模拟信号流的增益进行标准化的步骤。

15.根据本发明的权利要求5所述的方法，其中实时数据信号处理之一包括，对由数据传感头读回的一个模拟信号流的DC偏移进行标准化的步骤。

Images