CN116613137A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN116613137A
CN116613137A CN202310432978.4A CN202310432978A CN116613137A CN 116613137 A CN116613137 A CN 116613137A CN 202310432978 A CN202310432978 A CN 202310432978A CN 116613137 A CN116613137 A CN 116613137A
Authority
CN
China
Prior art keywords
semiconductor device
substrate
active region
conductive
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310432978.4A
Other languages
English (en)
Inventor
赖知佑
陈志良
卢麒友
王中兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN116613137A publication Critical patent/CN116613137A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体装置及其制造方法，半导体装置包括一基板。半导体装置还包括在基板的第一侧上的导电网络。半导体装置还包括在基板的第二侧上的主动区域，其中基板的第一侧与基板的第二侧相对。半导体装置还包括电性连接到导电网络的贯通导孔，其中贯通导孔延伸穿过基板。半导体装置还包括在基板的第二侧上的接触件结构，其中接触件结构电性连接到主动区域，接触件结构与贯通导孔直接接触，并且在俯视图中接触件结构与贯通导孔的顶表面重叠。

Description

半导体装置及其制造方法
技术领域
本揭示内容是关于具有贯穿导孔的半导体装置及其制造方法。
背景技术
在基板的背侧上包括来自主动装置(例如晶体管)的布线结构有助于提高半导体装置的布线效率并减小半导体装置的整体尺寸。使用延伸穿过基板的导电导孔，在基板的背侧上的多个布线结构连接到在前侧(亦即包括多个主动装置的一侧)上的多个组件。为了在介于基板的前侧和基板的背侧之间提供电性连接，延伸穿过基板的导电导孔与在基板的前侧上的组件对准。例如，为了连接到在基板的前侧上的源极/漏极(S/D)区域，导电导孔与源极/漏极区域对准。基于这样的对准连接，源极/漏极区域经由导电导孔而连接到在基板的背侧上的布线结构。
发明内容
本揭示内容的一些实施方式提供了一种半导体装置，包含：基板、导电网络、主动区域、贯通导孔、以及接触件结构。导电网络在基板的第一侧上。主动区域在基板的第二侧上，其中基板的第一侧与基板的第二侧相对。贯通导孔电性连接到导电网络，其中贯通导孔延伸穿过基板。接触件结构在基板的第二侧上，其中接触件结构电性连接到主动区域，接触件结构与贯通导孔直接接触，并且在俯视图中，接触件结构与贯通导孔的顶表面重叠。
本揭示内容的另一些实施方式提供了一种半导体装置，包含：基板、导电网络、主动区域、贯通导孔、以及栅极结构。导电网络，在基板的一第一侧上。主动区域在基板的第二侧上，其中基板的第一侧与基板的第二侧相对。贯通导孔电性连接到导电网络，其中贯通导孔延伸穿过基板。栅极结构在基板的第二侧上，其中栅极结构与贯通导孔直接接触，并且在俯视图中，栅极结构与贯通导孔的顶表面重叠。
本揭示内容的又另一些实施方式提供了一种制造半导体装置的方法，包含：定义在基板的第一侧上的主动区域；在主动区域上方沉积硬遮罩层；图案化硬遮罩层，以形成开口，开口暴露基板的一部分；蚀刻基板的此部分，以定义贯通导孔开口；在贯通导孔开口中形成贯通导孔；移除在介于贯通导孔的一部分和主动区域之间的硬遮罩层；以及形成接触件结构，接触件结构与主动区域和贯通导孔的此部分直接接触。
附图说明
本揭示内容的多个态样可由以下的详细描述并且与附图一起阅读，得到最佳的理解。注意的是，根据产业中的标准做法，各个特征并未按比例绘制。事实上，为了讨论的清楚起见，可任意地增加或减少各个特征的尺寸。
图1A是根据一些实施方式的半导体装置的俯视图；
图1B是根据一些实施方式的半导体装置的截面视图；
图2A是根据一些实施方式的半导体装置的俯视图；
图2B是根据一些实施方式的半导体装置的截面视图；
图3是根据一些实施方式的制造半导体装置的方法的流程图；
图4A至图4J是根据一些实施方式在制造的多个中间阶段时的半导体装置的多个截面视图；
图5A至图5D是根据一些实施方式在制造的多个中间阶段时的半导体装置的多个截面视图；
图6是根据一些实施方式的半导体装置的布局的视图；
图7是根据一些实施方式的半导体装置的透视图；
图8A是根据一些实施方式的半导体装置的透视图；
图8B是根据一些实施方式的半导体装置的布局的视图；
图9A是根据一些实施方式的半导体装置的透视图；
图9B是根据一些实施方式的半导体装置的布局的视图；
图10A是根据一些实施方式的半导体装置的透视图；
图10B是根据一些实施方式的半导体装置的布局的视图；
图11A是根据一些实施方式的半导体装置的截面视图；
图11B是根据一些实施方式的半导体装置的布局的视图；
图11C是根据一些实施方式的半导体装置的布局的视图；
图12A是根据一些实施方式的半导体装置的布局的视图；
图12B是根据一些实施方式的半导体装置的一部分的截面视图；
图13A是根据一些实施方式的半导体装置的布局的视图；
图13B是根据一些实施方式的半导体装置的一部分的截面视图；
图14A是根据一些实施方式的半导体装置的布局的视图；
图14B是根据一些实施方式的半导体装置的一部分的截面视图；
图15是根据一些实施方式的半导体装置的布局的视图；
图16是根据一些实施方式的半导体装置的布局的视图；
图17是根据一些实施方式的半导体装置的布局的视图；
图18是根据一些实施方式的半导体装置的布局的视图；
图19是根据一些实施方式的半导体装置的布局的视图；
图20是根据一些实施方式的半导体装置的单元的视图；
图21是根据一些实施方式的半导体装置的俯视图和半导体装置的底视图。
【符号说明】
100:半导体装置
110:背侧布线结构
120:第一主动区域
125:第二主动区域
130:栅极结构
140:贯通导孔
142:导电材料
144:保护衬里(保护层)
145:第二贯通导孔
150:延伸的源极/漏极接触件结构(延伸的源极/漏极接触件)
150’:延伸的源极/漏极接触件结构
152:第一部分
154:第二部分
155:源极/漏极接触件结构(源极/漏极接触件)
200:半导体装置
230:延伸的栅极接触件
232:第一部分
234:第二部分
240:第一贯通导孔
242:导电材料
244:保护衬里
300:方法
305:操作
310:操作
315:操作
320:操作
325:操作
330:操作
335:操作
340:操作
345:操作
350:操作
355:操作
360:操作
365:操作
400A:半导体装置
400B:半导体装置
400C:半导体装置
400D:半导体装置
400E:半导体装置
400F:半导体装置
400G:半导体装置
400H:半导体装置
400I:半导体装置
400J:半导体装置
410:基板
412:硬遮罩层
414:介电材料
420:光罩
425:开口
427:开口
430:保护层
435:底表面
440:介电层
450:光罩
460:开口
465:开口
500A:半导体装置
500B:半导体装置
500C:半导体装置
500D:半导体装置
560:开口
565:开口
600:半导体装置
700:半导体装置
710:导电网络
720:基板
730:贯通导孔
740:时脉源
750:预网络驱动器
760:网络驱动器
770:缓冲器
780:负载
800A:半导体装置
800B:半导体装置
810:导电网络
820:基板
830:贯通导孔
860:驱动器
870:第一组的贯通导孔
880:第二组的贯通导孔
900A:半导体装置
900B:半导体装置
910:导电网络
920:基板
930:贯通导孔
970:缓冲器
980:第一组的贯通导孔
990:第二组的贯通导孔
1000A:半导体装置
1000B:半导体装置
1010:导电网络
1020:基板
1030:贯通导孔
1035:贯通导孔
1090:继电器单元
1092:第一组的贯通导孔
1094:第二组的贯通导孔
1100:半导体装置
1110:导电网络
1115:基板
1120:贯通导孔
1130:栅极接触件结构
1140:栅极结构
1200A:半导体装置
1200B:部分
1210:背侧导电网络
1220:接地导孔
1230:贯通导孔
1240:屏蔽轨道
1250:导孔
1250’:导孔位置
1260:布线轨道
1300:半导体装置
1310:导电网络
1320:贯通导孔
1330:导孔
1340:导线
1350:源极/漏极接触件
1400:半导体装置
1410:导电网络
1420:贯通导孔
1430:导孔
1440:导线
1450:源极/漏极接触件
1500:半导体装置
1510:导电网络
1520:贯通导孔
1530:导孔
1540:导线
1550:连接件
1600:半导体装置
1610:导电网络
1620:贯通导孔
1630:导孔
1640:导线
1650:连接件
1700:半导体装置
1710:导电网络
1720:贯通导孔
1730:导孔
1740:导线
1750:连接件
1800:半导体装置
1810:导电网络
1820:贯通导孔
1830:导孔
1840:导线
1850:连接件
1900:半导体装置
1910:导电网络
1920:贯通导孔
1930:导孔
1940:导线
1950:连接件
2000:半导体装置
2010:输出单元
2020:输入单元
2100:半导体装置
2110:俯视图
2112:接收器单元
2114:继电器单元
2116:驱动器单元
2120:底视图
A-A:线
B-B:线
BM0:背侧金属0
BM0 Pin:背侧金属0接脚
BM1:背侧金属1
C-C:线
CMD:切触端切割
CPO:切割多晶硅
CPODE:主动区域边缘上的连续多晶硅线
E-E:线
D1:尺寸
D2:尺寸
D3:尺寸
D4:尺寸
D5:尺寸
D6:尺寸
I:输入
M0:金属0
M1:金属1
MD:金属扩散
O1:重叠距离
O2:重叠距离
OD:氧化物扩散
PO:多晶硅
prBoundary:配置和布线边界
TVIA:贯通导孔
VB:埋入的电源
VD:扩散上的导孔
VDD:供应电源
VG:栅极上的导孔
VIA0:导孔0
VSS:参考电压
ZN:输出
具体实施方式
之后的揭示内容提供了许多不同的实施方式或实施例，以实现所提供的主题的不同的特征。为了简化本揭示内容，以下描述组件、数值、操作、材料、排列、或类似者的具体实施例。这些当然仅是实施例，并不意图为限制性的。也设想了其它的组件、数值、操作、材料、排列、或类似者。例如，在随后的描述中，形成第一特征其在第二特征上方或之上，可包括第一和第二特征以直接接触而形成的实施方式，且也可包括附加的特征可形成在介于第一和第二特征之间，因此第一和第二特征可不是直接接触的实施方式。另外，本揭示内容可在各个实施例中重复参考标号和/或字母。这样的重复，是为了是简化和清楚的目的，重复本身并不是意指所讨论的各个实施方式之间和/或配置之间的关系。
此外，为了便于描述如在附附图所绘示的一个元件或特征与另一个元件或特征之间的关系，在此可能使用空间相对性用语，例如“之下”、“低于”、“较下”、“高于”、“较上”、和类似的用语。除了在附图中所描绘的方向之外，空间相对性用语旨在涵盖装置在使用中或操作中的不同方向。设备可用其它方式定向(旋转90度或处于其它的方向)，并且由此可同样地解读本文所使用的空间相对性描述词。
在用于半导体装置的布线结构(例如互连件)的一些方式中，使用导电网络(例如电源网络或时脉网络)，以穿过半导体装置而将电源或时脉信号布线。这些网络结构占据了布线结构的很大一部分，并且增加了穿过半导体装置的布线其它类型的信号(例如逻辑信号)的复杂性。在一些情况下，在尺寸上增加布线结构，以允许在网络结构的外围周围的其它类型的信号的布线。这种布线策略导致半导体装置在尺寸上的增加。
随着减小半导体装置的尺寸的压力增加，实现了用于将信号从半导体装置的一个部分传送到另一个部分的先进的布线策略。一种先进的布线策略是利用基板的背侧，用于布线目的。基板的背侧是与在基板上形成主动装置(例如晶体管)的一侧相对的基板的一侧。在基板的背侧上形成包括电源网络结构或时脉网络结构的布线结构有助于经由提供附加的布线路径来减小半导体装置的整体尺寸。附加的布线路径的包含有助于避免增加半导体装置的尺寸，以便能够可靠地制造布线结构。
虽然背侧布线结构有助于减小整体半导体装置的尺寸，但为了可靠地将在基板的前侧上的装置或布线结构与在基板的背侧上的布线结构连接起来，存在着对准问题。使用导电导孔，以将背侧布线结构电性连接到装置或前侧布线结构。在一些方式中，导孔与前侧组件对准，以便提供电性连接。然而，这种对准增加了制造复杂性，并且由于制造偏差而降低了生产良率。也就是说，在制造偏差导致了在介于导电导孔和前侧组件之间不对准的情况下，半导体装置是不可操作的。
本揭示内容经由形成延伸穿过基板的导电导孔(也称为贯通导孔)，有目的地偏离前侧组件，有助于解决来自其它背侧布线策略的对准问题。将在基板的前侧上的接触件结构延伸，以提供电性连接到贯通导孔。在一些实施方式中，本揭示内容的布线策略是使用时脉网络结构来实现的。在一些实施方式中，本揭示内容的布线策略是使用电源网络结构来实现的。本领域的通常技术人员会理解，本揭示内容不限于这两种网络结构，并且在本揭示内容中所描述的多个特征可应用于包括非网络结构的其它实现方式。
图1A是根据一些实施方式的半导体装置100的俯视图。半导体装置100包括背侧布线结构110。背侧布线结构110在半导体装置100的基板(未示出)的第一侧上。半导体装置100还包括多个第一主动区域120。多个第一主动区域120中的各者具有第一掺质类型。半导体装置100还包括多个第二主动区域125。多个第二主动区域125中的各者具有与第一掺质类型相反的第二掺质类型。多个第一主动区域120和多个第二主动区域125在与背侧布线结构110相对的半导体装置100的基板的第二侧上。在俯视图中，背侧布线结构110被第一主动区域120所覆盖。第一主动区域120和第二主动区域125在平行于基板的顶部的第一方向上延伸。半导体装置100还包括多个栅极结构130。多个栅极结构130中的各者在平行于基板的顶部并且垂直于第一方向的第二方向上延伸。多个栅极结构130中的各者延伸跨越多个第一主动区域120中的一者和多个第二主动区域125中的一者。在介于邻近的多个第一主动区域120之间存在着一空间。第一贯通导孔140从背侧布线结构110穿过基板而延伸到在介于邻近的多个第一主动区域120之间的空间之内的基板的第二侧。第二贯通导孔145也从背侧布线结构110穿过基板而延伸到基板的第二侧。第二贯通导孔145在第一方向上与第一贯通导孔140间隔开。半导体装置100还包括延伸的源极/漏极(S/D)接触件150。延伸的源极/漏极接触件150从多个第一主动区域120中的一者延伸超过第一主动区域120的边界并且在第一贯通导孔140上方。延伸的源极/漏极接触件150将第一贯通导孔140电性连接到在第一主动区域120上的源极/漏极区域。半导体装置100还包括源极/漏极接触件155，源极/漏极接触件155在多个第一主动区域120中的另一者的源极/漏极区域上方。源极/漏极接触件155不在第一贯通导孔140上方延伸。因此，源极/漏极接触件155不直接地电性连接到第一贯通导孔140。
背侧布线结构110配置为传送在基板的第一侧上用于半导体装置100的电性信号。背侧布线结构110包括多个导电元件，例如导线和导电导孔，以便传送电性信号。多个导电元件被介电材料包围，以便在介于邻近的多个导电元件之间提供电性绝缘并且减少介于邻近的多个导电元件之间发生短路或串扰的风险。在一些实施方式中，背侧布线结构110包括多层的结构。在一些实施方式中，背侧布线结构110包括单层结构。在一些实施方式中，背侧布线结构110包括网络结构，例如电源网络结构或时脉网络结构。在一些实施方式中，多个导电元件独立地包括铜、铝、钨、钴、其合金、或其它合适的导电材料。在一些实施方式中，介电材料包括硅氧化物、硅氮化物、硅氧氮化物、或另一种合适的介电材料。在一些实施方式中，形成背侧布线结构110经由一系列的蚀刻和沉积工艺。在一些实施方式中，形成背侧布线结构110使用镶嵌工艺，例如双镶嵌工艺。
多个第一主动区域120包括含有第一类型的掺质的半导体材料的多个区域。在一些实施方式中，第一类型是p型掺质。在一些实施方式中，第一类型是n型掺质。在一些实施方式中，第一主动区域120至少部分地嵌入基板内。在一些实施方式中，第一主动区域120形成在外延层中，此外延层形成在基板上方。在一些实施方式中，第一主动区域120定义了平面型结构，例如用于金属氧化物半导体(metal-oxide-semiconductor,MOS)类型结构。在一些实施方式中，第一主动区域120定义了鳍片结构，例如，用于鳍式场效晶体管(fin fieldeffect transistor,FinFET)类型结构。在一些实施方式中，第一主动区域120定义了纳米线类型结构，例如，用于栅极全环(gate all around,GAA)晶体管类型结构。在一些实施方式中，形成第一主动区域120经由离子布植工艺。在一些实施方式中，形成第一主动区域120经由原位(in-situ)掺杂工艺，例如在外延工艺期间。在一些实施方式中，形成第一主动区域120的形状经由一或多个蚀刻工艺。
半导体装置100包括两个第一主动区域120。本领域的通常技术人员会理解多于两个第一主动区域120在本揭示内容的范围之内。两个第一主动区域120彼此邻近。在俯视图中，在第一方向上，背侧布线结构110的外边界与两个第一主动区域120的外边界对准。在一些实施方式中，背侧布线结构110不与两个第一主动区域120的外边界对准。两个第一主动区域120在第二方向上彼此分隔。
除了多个第二主动区域125具有与多个第一主动区域120相反的掺质类型之外，多个第二主动区域125类似于多个第一主动区域120。为了简明起见，省略了多个第二主动区域125的详细描述。半导体装置100包括两个第二主动区域125。本领域的通常技术人员会理解具有多于两个第二主动区域125的实施方式在本揭示内容的范围之内。两个第二主动区域125经由第一主动区域120而在第二方向上彼此分隔。在俯视图中，第二主动区域125不与背侧布线结构110重叠。在一些实施方式中，在俯视图中，第二主动区域125中的至少一者与背侧布线结构110重叠。
多个栅极结构130可用于形成晶体管，以将多个第一主动区域120的多个源极/漏极区域或多个第二主动区域125的多个源极/漏极区域选择性地连接在一起。在一些实施方式中，多个栅极结构130定义了一相同的晶体管结构的多个指状物。在一些实施方式中，多个栅极结构130定义了多于一个晶体管结构。在一些实施方式中，多个栅极结构130包括与对应的第一主动区域120或第二主动区域125邻近的栅极介电质；以及在栅极介电质上方的栅极电极。在一些实施方式中，栅极介电质包括高介电常数(k)介电材料。高k介电材料的介电常数大于硅氧化物的介电常数。在一些实施方式中，栅极电极包括铜、铝、钨、钴、其合金、或另一种合适的导电材料。
第一贯通导孔140配置为将背侧布线结构110电性连接到延伸的源极/漏极接触件150。第一贯通导孔140从基板的第一侧延伸到基板的第二侧。在俯视图中，第一贯通导孔140偏离多个第一主动区域120中的各者和多个第二主动区域125中的各者。第一贯通导孔140在介于邻近的多个第一主动区域120之间。第一贯通导孔140包括导电材料。在一些实施方式中，导电材料包括铜、铝、钨、钴、或另一种合适的导电材料。在一些实施方式中，贯通导孔140包括在介于导电材料和基板之间的保护层。保护层包括介电材料。半导体装置100包括第一贯通导孔140，第一贯通导孔140在介于具有相同掺质类型的邻近的多个第一主动区域120之间。在一些实施方式中，第一贯通导孔140在介于第一主动区域120和第二主动区域125之间，第二主动区域125具有与第一主动区域120不同的掺质类型。
第二贯通导孔145延伸穿过基板并且电性连接到背侧布线结构110。第二贯通导孔145的结构类似于第一贯通导孔140的结构，并且为了简明起见省略了详细描述。在一些实施方式中，第二贯通导孔145具有与第一贯通导孔140不同的尺寸。第一贯通导孔140在第一方向上与第二贯通导孔145间隔开。在一些实施方式中，第一贯通导孔140经由背侧布线结构110而电性连接到第二贯通导孔145。在一些实施方式中，第一贯通导孔140与第二贯通导孔145为电性隔离的。
延伸的源极/漏极接触件150配置为电性连接第一贯通导孔140和第一主动区域120的源极/漏极区域。延伸的源极/漏极接触件150在第一贯通导孔140的一部分的上方延伸。在一些实施方式中，延伸的源极/漏极接触件150包括沿着第一贯通导孔140的导电材料的侧壁延伸的一部分。延伸的源极/漏极接触件150的沿着第一贯通导孔140的导电材料的侧壁延伸的此部分有助于降低在介于第一贯通导孔140和延伸的源极/漏极接触件150之间的电性连接的电阻。在一些实施方式中，延伸的源极/漏极接触件150经由硅化物层而电性连接到第一主动区域120的源极/漏极区域。在一些实施方式中，延伸的源极/漏极接触件150包括铜、铝、钨、钴、其合金、或其它合适的导电材料。
源极/漏极接触件155电性连接到与延伸的源极/漏极接触件150不同的第一主动区域120。除了源极/漏极接触件155不直接地电性连接到第一贯通导孔140之外，源极/漏极接触件155的结构类似于延伸的源极/漏极接触件150的结构。为了简明起见，未详细描述源极/漏极接触件155的结构。
与依赖于在基板第二侧上的介于多个贯通导孔和多个组件之间的对准的方式相比，半导体装置100能够简化制造工艺并提高生产良率。经由利用延伸的源极/漏极接触件150，能够以相对于其它方式更高的偏差容限来制造半导体装置100。
图1B是根据一些实施方式的半导体装置100的截面视图。图1B是沿着图1A的线A-A所截取的半导体装置100的视图。与图1A相比，图1B包括了与第一贯通导孔140和延伸的源极/漏极接触件150有关的更多细节。
第一贯通导孔140包括导电材料142和保护衬里144。以上参照图1A讨论了导电材料142的材料。保护衬里144将导电材料142与围绕的多个元件(例如基板或第一主动区域120)分隔。保护衬里144在离延伸的源极/漏极接触件150最远的导电材料的一侧上沿着导电材料的整个侧壁延伸。保护衬里144在最靠近延伸的源极/漏极接触件150的导电材料142的侧壁上方延伸了不到一整体的侧壁。在一些实施方式中，保护衬里144暴露最靠近延伸的源极/漏极接触件150的导电材料142的约10％至约25％的侧壁。如果导电材料142的暴露的侧壁的量太小，则在介于延伸的源极/漏极接触件150和导电材料142之间的电阻增加，这在一些情况下会延迟信号传播。如果导电材料142的暴露的侧壁的量太大，则在一些情况下，在介于导电材料142与半导体装置100的其它组件之间的非有意的电性连接的风险增加。在一些实施方式中，保护衬里144包括硅氧化物、硅氮化物、硅碳化物、硅氧碳化物、硅氧氮化物、或另一种合适的介电材料。
延伸的源极/漏极接触件150包括第一部分152和第二部分154，第一部分152沿着第一贯通导孔140的顶表面延伸，第二部分154沿着第一贯通导孔140的导电材料142的侧壁延伸。以上参照图1A描述了延伸的源极/漏极接触件150的材料。第二部分154的最底部表面接触了保护衬里144。在一些实施方式中，第二部分154的最底部表面与保护衬里144分隔，介于两种材料之间有间隙。第一部分152延伸跨过第一贯通导孔140的最顶部表面。第一部分152跨过第一贯通导孔140延伸了重叠距离O1。在一些实施方式中，重叠距离O1范围为第一贯通导孔140的顶表面的从约50％至约80％的宽度。如果重叠距离O1太小，则在介于延伸的源极/漏极接触件150和第一贯通导孔140之间的电阻增加，这在一些情况下减慢了信号传播。如果重叠距离O1太大，则在一些情况下，延伸的源极/漏极接触件150非有意地电性连接到半导体装置100的另一个组件的风险增加。
图2A是根据一些实施方式的半导体装置200的俯视图。半导体装置200类似于半导体装置100(图1A)。在半导体装置100(图1A)中的类似的组件在半导体装置200中具有相同的参考标号。与半导体装置100(图1A)相比，半导体装置200不包括延伸的源极/漏极接触件。代替的是，半导体装置200包括延伸的栅极接触件230，延伸的栅极接触件230电性连接到第一贯通导孔240。第一贯通导孔240具有与第一贯通导孔140(图1A)类似的结构，因此为了简明起见省略了第一贯通导孔240的详细描述。
延伸的栅极接触件230配置为电性连接第一贯通导孔240和在第一主动区域120上方的栅极。延伸的栅极接触件230在第一贯通导孔240的一部分的上方延伸。在一些实施方式中，延伸的栅极接触件230包括沿着第一贯通导孔240的导电材料的侧壁延伸的一部分。延伸的栅极接触件230的沿着第一贯通导孔240的导电材料的侧壁延伸的此部分有助于降低在介于第一贯通导孔240和延伸的栅极接触件230之间的电性连接的电阻。在一些实施方式中，延伸的栅极接触件230经由硅化物层而电性连接到在第一主动区域120上方的栅极。在一些实施方式中，延伸的栅极接触件230包括铜、铝、钨、钴、其合金、或其它合适的导电材料。
图2B是根据一些实施方式的半导体装置200的截面视图。图2B是沿着图2A的线B-B所截取的半导体装置200的视图。与图2A相比，图2B包括与第一贯通导孔240和延伸的栅极接触件230有关的更多细节。
第一贯通导孔240包括导电材料242和保护衬里244。导电材料242的材料类似于导电材料142的材料(图1B)。保护衬里244将导电材料242与围绕的多个元件(例如基板或栅极结构130)分隔。保护衬里244沿着在导电材料242的两侧上的导电材料242的整个侧壁延伸。在一些实施方式中，保护衬里244包括硅氧化物、硅氮化物、硅碳化物、硅氧碳化物、硅氧氮化物、或另一种合适的介电材料。
延伸的栅极接触件230包括第一部分232和第二部分234，第一部分232沿着第一贯通导孔240的顶表面延伸，第二部分234沿着第一贯通导孔240的侧壁延伸。在一些实施方式中，延伸的栅极接触件230的材料包括铜、铝、钨、钴、其合金、或另一种合适的导电材料。第二部分234经由保护衬里244而与导电材料242分隔。第一部分232延伸跨过第一贯通导孔240的最顶部表面。第一部分232跨过第一贯通导孔240延伸了重叠距离O2。在一些实施方式中，重叠距离O2范围为第一贯通导孔240的顶表面的从约50％至约80％的宽度。如果重叠距离O2太小，则在介于延伸的栅极接触件230和第一贯通导孔240之间的电阻增加，这在一些情况下减慢了信号传播。如果重叠距离O2太大，则在一些情况下，延伸的栅极接触件230非有意地电性连接到半导体装置200的另一个组件的风险增加。
图3是根据一些实施方式的制造半导体装置的方法300的流程图。在一些实施方式中，方法300可用于制造半导体装置100(图1A)。在一些实施方式中，方法300可用于制造半导体装置200(图2A)。在一些实施方式中，方法300可用于制造不同于半导体装置100或半导体装置200的半导体装置。
在操作305中，定义了多个主动区域。在一些实施方式中，定义多个主动区域经由将掺质布植至基板内。在一些实施方式中，定义多个主动区域经由蚀刻基板以定义一或多个开口以及在所述一或多个开口中外延地成长掺杂的材料。在一些实施方式中，将基板蚀刻，以将多个主动区域形成为多个鳍片结构，例如用于鳍式场效晶体管(FinFET)装置。在一些实施方式中，将基板蚀刻，以将多个主动区域形成为多个纳米线，例如用于栅极全环(GAA)装置。
图4A至图4J是根据一些实施方式在制造的多个中间阶段时的半导体装置的多个截面视图。图4A至图4J的半导体装置不是半导体装置的整体，并且在图4A至图4J中的半导体装置的此部分用于描绘在制造工艺期间在结构上的变化。图4A是在多个主动区域的定义之后的半导体装置400A的截面视图。在一些实施方式中，经由方法300(图3)的操作305，形成了半导体装置400A。在一些实施方式中，形成半导体装置400A使用与操作305不同的工艺。半导体装置400A包括基板410和多个第一主动区域120。多个第一主动区域120中的各者从基板410的顶表面突出并延伸到基板410内。在一些实施方式中，多个第一主动区域120中的各者的整体高于基板410的顶表面。在一些实施方式中，多个第一主动区域120中的各者的顶表面与基板410的顶表面共平面。
返回图3，在操作310中，形成介电材料并且在多个主动区域上沉积硬遮罩。在操作310中，在介电材料的形成之前沉积硬遮罩。在一些实施方式中，硬遮罩也能够用来作为在介于介电材料与主动区域或基板之间的蚀刻停止层(etch stop layer,ESL)。在一些实施方式中，沉积硬遮罩使用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、高密度电浆化学气相沉积(HDPCVD)、或另一种合适的沉积工艺。在一些实施方式中，硬遮罩包括硅氧化物、硅氮化物、或另一种合适的材料。硬遮罩层的厚度足以在半导体装置制造期间的后续处理期间保护在下方的多个主动区域和基板。介电材料提供了在介于邻近的多个主动区域之间的电性隔离。在一些实施方式中，介电材料不同于硬遮罩材料。在一些实施方式中，介电材料与硬遮罩材料是相同的材料。在一些实施方式中，介电材料包括硅氧化物、硅氮化物、硅氧氮化物、或另一种合适的介电材料。在一些实施方式中，沉积介电材料使用物理气相沉积、化学气相沉积、原子层沉积、高密度电浆化学气相沉积、或另一种合适的沉积工艺。在一些实施方式中，沉积介电材料使用与硬遮罩材料相同的工艺。在一些实施方式中，沉积介电材料使用与硬遮罩不同的工艺。在一些实施方式中，在沉积之后对介电材料执行平坦化或化学机械平坦化(CMP)工艺，以平坦化介电材料的顶表面。在一些实施方式中，介电材料的平坦化的顶表面高于硬遮罩的顶表面。在一些实施方式中，介电材料的平坦化的顶表面与硬遮罩的顶表面共平面。在一些实施方式中，介电材料能够用来作为在介于邻近的多个主动区域之间的浅沟槽隔离(shallow trench isolation,STI)结构。
图4B是根据一些实施方式的半导体装置400B的截面视图。在一些实施方式中，经由方法300(图3)的操作310，形成了半导体装置400B。在一些实施方式中，形成半导体装置400B使用与操作310不同的工艺。半导体装置400B类似于半导体装置400A(图4A)；并且类似的元件具有相同的参考标号。与半导体装置400A(图4A)相比，半导体装置400B包括硬遮罩层412，硬遮罩层412在基板410和多个第一主动区域120上方。半导体装置400B还包括介电材料414，介电材料414在硬遮罩层412上方和在介于邻近的多个第一主动区域120之间。
返回图3，在操作315中，将硬遮罩图案化，以定义贯通导孔位置。将硬遮罩图案化，以移除在介于邻近的多个主动区域之间的硬遮罩的一部分。硬遮罩的此部分的移除暴露了基板的一部分。在一些实施方式中，硬遮罩的图案化包括一系列的光微影和蚀刻工艺，以移除硬遮罩的此部分。在一些实施方式中，使用光罩以定义贯通导孔的位置。使用光罩以图案化和将沉积在介电材料上方的光阻剂的层显影。
图4C是根据一些实施方式的半导体装置400C的截面视图。在一些实施方式中，经由方法300(图3)的操作315，形成了半导体装置400C。在一些实施方式中，形成半导体装置400C使用与操作315不同的工艺。半导体装置400C类似于半导体装置400B(图4B)；并且类似的元件具有相同的参考标号。与半导体装置400B(图4B)相比，半导体装置400C包括开口425，开口425延伸穿过介电材料414和硬遮罩层412，以暴露基板410的一部分。光罩420位在高于介电材料414，并且可用于定义形成开口425的位置。
返回图3，在操作320中，蚀刻基板以定义贯通导孔开口。在硬遮罩层中所定义的开口用来作为遮罩，以蚀刻基板。蚀刻工艺定义了一开口，此开口在厚度方向上延伸穿过不到一整体的基板。硬遮罩在蚀刻工艺期间保护主动区域。在一些实施方式中，蚀刻包括湿式蚀刻工艺。在一些实施方式中，蚀刻包括干式蚀刻工艺。
图4D是根据一些实施方式的半导体装置400D的截面视图。在一些实施方式中，经由方法300(图3)的操作320，形成了半导体装置400D。在一些实施方式中，形成半导体装置400D使用与操作320不同的工艺。半导体装置400D类似于半导体装置400C(图4C)；并且类似的元件具有相同的参考标号。与半导体装置400C(图4C)相比，半导体装置400D包括开口427，开口427延伸到基板410内。开口427的位置对应于开口425的位置(图4C)。硬遮罩层412在蚀刻工艺期间保护多个主动区域120，以定义开口427。
返回图3，在可选的操作325中，在贯通导孔开口中沉积保护层。保护层在半导体装置的后续处理期间为基板和主动区域提供了附加的保护。保护层包括介电材料。在一些实施方式中，沉积保护层使用化学气相沉积、物理气相沉积、原子层沉积、高密度电浆化学气相沉积、或另一种合适的沉积工艺。在一些实施方式中，将保护层沉积在贯通导孔开口中以及在操作310中所形成的介电材料上方。在一些实施方式中，省略了操作325。例如，在硬遮罩的厚度足以在后续处理期间保护主动区域的侧壁的一些实施方式中，保护层是多余的，并且省略了操作325。
图4E是根据一些实施方式的半导体装置400E的截面视图。在一些实施方式中，经由方法300(图3)的操作325，形成了半导体装置400E。在一些实施方式中，形成半导体装置400E使用与操作325不同的工艺。半导体装置400E类似于半导体装置400D(图4D)；并且类似的元件具有相同的参考标号。与半导体装置400D(图4D)相比，半导体装置400E包括在开口427中的保护层430。保护层430也在介电材料414上方。保护层430覆盖开口427的底部和侧壁。在一些实施方式中，保护层430的材料类似于保护层144(图1B)。
返回图3，在可选的操作330中，移除保护层的一部分。移除保护层的此部分使用蚀刻工艺，以在贯通导孔开口的底部处暴露基板。在一些实施方式中，蚀刻包括湿式蚀刻工艺。在一些实施方式中，蚀刻包括干式蚀刻工艺。在一些实施方式中，省略了操作330。在一些实施方式中，因为省略了操作325，所以省略了操作330。在一些实施方式中，即使执行了操作325，仍然省略了操作330。例如，在一些实施方式中，其中在基板的背侧被移除到一定程度以连同基板移除而一起移除保护层的此部分，即使执行了操作325，也省略了操作330。
图4F是根据一些实施方式的半导体装置400F的截面视图。在一些实施方式中，经由方法300(图3)的操作330，形成了半导体装置400F。在一些实施方式中，形成半导体装置400F使用与操作330不同的工艺。半导体装置400F类似于半导体装置400E(图4E)；并且类似的元件具有相同的参考标号。与半导体装置400E(图4E)相比，半导体装置400F包括保护层144，保护层144在开口427的底表面435处暴露基板410。来自图4E的保护层430被重新编号为在图4F中的保护层144，以指示保护层144类似于保护层144(图1B)，因为保护层的材料从高于介电材料414处移除。
返回图3，在操作335中，在贯通导孔开口中形成导电材料。导电材料可用于提供电性路径，此电性路径从基板的包括主动区域的一侧到基板的相对侧。在一些实施方式中，导电材料包括铜、铝、钨、钴、其合金、或其它合适的导电性材料。在一些实施方式中，形成导电材料使用物理气相沉积、镀覆、或另一种合适的工艺。导电材料填充未被保护层所占据的贯通导孔开口的一部分。在不包括保护层的一些实施方式中，导电材料填充整个的贯通导孔开口。在一些实施方式中，在操作310中所形成的介电材料上方形成导电材料。
在操作340中，在基板的前侧上将导电材料凹陷化。凹陷化移除了在贯通导孔开口的外部的导电材料，例如高于介电材料的导电材料。在一些实施方式中，移除导电材料使用蚀刻工艺。在一些实施方式中，移除导电材料使用蚀刻工艺和平坦化工艺的组合。在一些实施方式中，蚀刻工艺包括湿式蚀刻工艺。在一些实施方式中，蚀刻工艺包括干式蚀刻工艺。
图4G是根据一些实施方式的半导体装置400G的截面视图。在一些实施方式中，经由方法300(图3)的操作340，形成了半导体装置400G。在一些实施方式中，形成半导体装置400G使用与操作340不同的工艺。半导体装置400G类似于半导体装置400F(图4F)；并且类似的元件具有相同的参考标号。与半导体装置400F(图4F)相比，半导体装置400G在贯通导孔开口中包括导电材料142。导电材料142的底表面直接地接触基板410。在一些实施方式中，保护层144在介于导电材料142的底表面和基板410之间。
返回图3，在操作345中，在贯通导孔上方形成介电材料。在一些实施方式中，此介电材料可用作层间介电质(ILD)层。在一些实施方式中，在操作345中所形成的介电材料与在操作310中所形成的介电材料是相同的材料。在一些实施方式中，在操作345中所形成的介电材料与在操作310中所形成的介电材料是不同的材料。在一些实施方式中，介电材料包括硅氧化物、硅氮化物、硅氧氮化物、或另一种合适的介电材料。在一些实施方式中，沉积介电材料使用物理气相沉积、化学气相沉积、原子层沉积、高密度电浆化学气相沉积、或另一种合适的沉积工艺。在一些实施方式中，在沉积之后对介电材料执行平坦化或化学机械平坦化工艺，以平坦化介电材料的顶表面。
图4H是根据一些实施方式的半导体装置400H的截面视图。在一些实施方式中，经由方法300(图3)的操作345，形成了半导体装置400H。在一些实施方式中，形成半导体装置400H使用与操作345不同的工艺。半导体装置400H类似于半导体装置400G(图4G)；并且类似的元件具有相同的参考标号。与半导体装置400G(图4G)相比，半导体装置400H包括在介电材料414上方的介电层440、以及包括保护层144和导电材料142的贯通导孔。在一些实施方式中，界面存在于介电层440和介电材料414的接面处。在一些实施方式中，在介电层440和介电材料414的接面处不存在界面。
返回图3，在操作350中，将介电材料图案化，以暴露导电材料的一部分。将介电材料图案化，以移除在导电材料的顶表面上方的介电材料的一部分。在一些实施方式中，操作350还包括移除保护层的一部分，以部分地暴露导电材料的侧壁。在一些实施方式中，介电材料的图案化包括一系列的光微影和蚀刻工艺，以移除介电材料的此部分。在一些实施方式中，使用光罩，以定义要移除的介电材料的此部分。使用光罩，以图案化和将沉积在介电材料上方的光阻剂的层显影。
图4I是根据一些实施方式的半导体装置400I的截面视图。在一些实施方式中，经由方法300(图3)的操作350，形成了半导体装置400I。在一些实施方式中，形成半导体装置400I使用与操作350不同的工艺。半导体装置400I类似于半导体装置400H(图4H)；并且类似的元件具有相同的参考标号。与半导体装置400H(图4H)相比，半导体装置400I在介电层440中包括开口460。开口460暴露导电材料142的顶表面的一部分。在一些实施方式中，导电材料142的一部分类似于被延伸的源极/漏极接触件150所覆盖的部分(图1B)；或被延伸的栅极结构230所覆盖的部分(图2B)。开口460也暴露导电材料142的侧壁的一部分。在一些实施方式中，开口460不暴露导电材料142的任何的侧壁。在介电层440中的开口465不在导电材料142上方延伸。在介于开口460和开口465之间的介电层440的剩余部分在后续处理中提供在介于两个开口中所形成的导电材料之间的电性隔离。光罩450位于介电层440上方，以定义开口460和开口465的位置。
返回图3，在操作355中，形成接触件结构，以将导电材料电性连接到主动区域。在操作350中，形成接触件结构经由在由介电材料的图案化所形成的开口中沉积导电材料。在一些实施方式中，形成接触件结构包括在主动区域上方形成硅化物材料。在一些实施方式中，形成硅化物材料包括在主动区域上方沉积导电材料(例如镍)并执行退火工艺。在一些实施方式中，沉积接触件结构的导电材料包括镀覆、物理气相沉积、或另一种合适的沉积工艺。在一些实施方式中，接触件结构的导电材料包括铜、铝、钨、钴、其合金、或另一种合适的导电材料。
图4J是根据一些实施方式的半导体装置400J的截面视图。在一些实施方式中，经由方法300(图3)的操作355，形成了半导体装置400J。在一些实施方式中，形成半导体装置400J使用与操作355不同的工艺。半导体装置400J类似于半导体装置400I(图4I)；并且类似的元件具有相同的参考标号。与半导体装置400I(图4I)相比，半导体装置400J包括在开口460中的延伸的源极/漏极接触件结构150；和在开口465中的源极/漏极接触件结构155。
返回图3，在操作360中，暴露贯通导孔的背侧。操作360移除在主动区域的相对侧上的基板，以暴露贯通导孔的导电材料，以允许从基板的此侧(与主动区域相对的)电性连接到导电材料。在一些实施方式中，移除工艺包括研磨、化学机械平坦化、蚀刻、或另一种合适的移除工艺。
在操作365中，在基板的背侧上形成导电网络，以使用贯通导孔来电性连接到主动区域。在一些实施方式中，导电网络包括电源网络、时脉网络、或另一种合适的互连结构。在一些实施方式中，形成导电网络经由在基板的背侧上沉积介电材料并且执行光微影和蚀刻工艺，以定义在介电材料中的多个开口。然后，用导电材料填充这些开口，以定义导电网络。在一些实施方式中，形成导电网络包括形成多层的介电材料，其中每一层包括导电材料，以定义互连结构。在一些实施方式中，将导电网络称为背侧网络。在一些实施方式中，导电网络类似于导电网络710(图7)。
本领域的通常技术人员会体认到对方法300的修改在本描述的范围之内。例如，本领域的通常技术人员会体认到，方法300描述了关于延伸的源极/漏极接触件结构；然而，方法300也是可调整的，以形成延伸的栅极结构。在一些实施方式中，改变方法300的操作的顺序。例如，在一些实施方式中，在操作305之前执行操作365，其中在处理基板的前侧之前处理了基板的背侧。在一些实施方式中，在方法300中包括附加的多个操作。例如，在一些实施方式中，在基板的前侧上形成互连结构，以将在基板前侧上的多个装置彼此电性连接。在一些实施方式中，省略方法300的至少一个操作。例如，在一些实施方式中，省略操作325或操作330中的至少一者。
图5A至图5D是根据一些实施方式在制造的多个中间阶段时的半导体装置的多个截面视图。图5A至图5D的半导体装置不是整体的半导体装置，并且在图5A至图5D中的部分的半导体装置用于描述在制造工艺期间在结构中的变化。与图4A至图4J相比，在图5A至图5D中的视图包括半导体装置的截面，其中在贯通导孔开口中没有形成保护层，例如省略了方法300(图3)的操作325和操作330。图5A是在贯通导孔开口中形成导电材料142之后的半导体装置500A的截面视图。在一些实施方式中，形成半导体装置500A经由方法300(图3)的操作335，其中省略了操作325和操作330。在一些实施方式中，形成半导体装置500A使用与操作335不同的工艺。半导体装置500A的导电材料142直接地接触基板410和硬遮罩层412。
图5B是形成介电层440之后的半导体装置500B的截面视图。在一些实施方式中，形成半导体装置500B经由方法300(图3)的操作345，其中省略了操作325和操作330。在一些实施方式中，形成半导体装置500B使用与操作345不同的工艺。与半导体装置500A(图5A)相比，半导体装置500B包括在导电材料142和主动区域120上方的介电层440。
图5C是在介电层440中形成开口之后的半导体装置500C的截面视图。在一些实施方式中，形成半导体装置500C经由方法300(图3)的操作350，其中省略了操作325和操作330。在一些实施方式中，形成半导体装置500C使用与操作350不同的工艺。与半导体装置500B(图5B)相比，半导体装置500C包括开口560，开口560暴露了导电材料142的顶表面和导电材料142的侧壁的一部分。半导体装置500C还包括开口565，开口565不暴露任何的导电材料142。
图5D是在形成延伸的源极/漏极接触件结构150’和源极/漏极接触件结构155之后的半导体装置500D的截面视图。在一些实施方式中，形成半导体装置500D经由方法300(图3)的操作355，其中省略了操作325和操作330。在一些实施方式中，形成半导体装置500D使用与操作355不同的工艺。与半导体装置500C(图5C)相比，半导体装置500D包括在开口560中的延伸的源极/漏极接触件结构150’；和在开口565中的源极/漏极接触件结构155。与半导体装置400J(图4J)相比，半导体装置500D包括在介于主动区域120和接触基板的导电材料142之间的延伸的源极/漏极接触件结构150’的整个的底表面。也就是说，延伸的源极/漏极接触件结构150的底表面的一部分(图4J)接触保护层144，而此保护层144在半导体装置500D中不存在。
图6是根据一些实施方式的半导体装置600的布局的视图。半导体装置600的布局图是俯视图。半导体装置600可用于阐明在半导体装置600之内的多个尺寸，半导体装置600适用于半导体装置100(图1A)、半导体装置200(图2A)、半导体装置700(图7)、半导体装置800A(图8A)、半导体装置900A(图9A)、半导体装置1000A(图10A)、半导体装置1100A(图11A)、半导体装置1100B(图11B)、半导体装置1100C(图11C)、半导体装置1200A(图12A)、半导体装置1300A(图13A)、半导体装置1400A(图14A)、半导体装置1500(图15)、半导体装置1600(图16)、半导体装置1700(图17)、半导体装置1800(图18)、半导体装置1900(图19)、半导体装置2000(图20)、或半导体装置2100(图21)。基于半导体装置600的制造节点来确定半导体装置600的真实尺寸。也就是说，使用了用于较大的制造节点的制造工艺所制造的半导体装置600会具有比用于较小的制造节点所制造的半导体装置600较大的尺寸。尺寸N用于提供相对的多个尺寸D1至D6。N的值的范围从0.3Lg到1.8Lg，其中Lg是能够用于半导体装置600的制造节点可靠地制造的最小栅极长度。如果N的数值太小，在一些情况下，会增加产生缺陷产品的制造错误的风险。如果N的数值太大，则在一些情况下增加半导体装置600的尺寸而在性能没有显著地增加。本领域通常技术人员会理解在图6中的缩写为在一些实施方式中半导体装置600的布局的主动区域边缘上的连续多晶硅线(continuous polysiliconline over active region edge CPODE)层面、金属扩散(metal diffusion,MD)层面、多晶硅(poly,PO)层面、扩散上的导孔(via over diffusion,VD)层面、栅极上的导孔(via overgate,VG)层面、贯通导孔(through VIA,TVIA)层面、金属0(metal 0,M0)层面、背侧金属0(backside metal 0,BM0)层面、导孔0(VIA0)层面、和金属1(metal 1,M1)层面。
半导体装置600包括在第一方向上的贯通导孔(例如贯通导孔140(图1A))的尺寸D1，范围从0.9N到1.1N。如果尺寸D1太大，则在一些情况下，半导体装置600的尺寸增加而在性能没有显著的改善。如果尺寸D1太小，则在一些情况下，贯通导孔的制造具有增加的制造错误的风险。半导体装置600包括在垂直于第一方向的第二方向上的贯通导孔(例如贯通导孔140(图1A))的尺寸D2，范围从1.5N到5N。如果尺寸D2太大，则在一些情况下，半导体装置600的尺寸增加而在性能没有显著的改善。如果尺寸D2太小，则在一些情况下，贯通导孔的制造具有增加的制造错误的风险。
半导体装置600包括在第一方向上介于邻近的多个背侧网络结构(例如在导电网络710中的结构(图7))之间的分隔的尺寸D3，范围从0.5N到2N。如果尺寸D3太大，则在一些情况下，半导体装置600的尺寸增加而在性能没有显著的改善。如果尺寸D3太小，则在一些情况下，背侧网络的制造具有增加的制造错误的风险。半导体装置600包括在第一方向上的背侧网络组件的尺寸D4，范围从N到4N。如果尺寸D4太大，则在一些情况下，半导体装置600的尺寸增加而在性能没有显著的改善。如果尺寸D4太小，则在一些情况下，背侧网络的制造具有增加的制造错误的风险。
半导体装置600包括在第二方向上介于邻近的多个栅极结构(例如多个栅极结构130(图1A))之间的间距的尺寸D5，范围从2N到8N。如果尺寸D5太大，则在一些情况下，增加半导体装置600的尺寸而在性能没有显著的改善。如果尺寸D5太小，则在一些情况下，半导体装置的制造具有增加的制造错误的风险。半导体装置600包括在第一方向上在介于邻近的对准的多个栅极结构(例如多个栅极结构130(图1A))之间的距离的尺寸D6，范围从N到3N。如果尺寸D6太大，则在一些情况下，半导体装置600的尺寸增加而在性能没有显著的改善。如果尺寸D6太小，则在一些情况下，半导体装置的制造具有增加的制造错误的风险。
图7是根据一些实施方式的半导体装置700的透视图。半导体装置700包括使用如上所述的贯通导孔结构来实现的大尺度实施例，例如关于半导体装置100(图1A)或半导体装置200(图2A)。半导体装置700包括在基板720的背侧上的导电网络710。多个贯通导孔730延伸穿过基板，以将导电网络710与在基板720的前侧上的装置电性连接。半导体装置还包括时脉源740。时脉源740连接到多个预网络驱动器750。多个预网络驱动器750电性连接到多个网络驱动器760。多个网络驱动器760中的各者经由对应的贯通导孔730而电性连接到导电网络710。半导体装置700还包括多个缓冲器770。多个缓冲器770中的各者经由对应的贯通导孔730而电性连接到导电网络710。多个缓冲器770电性连接到多个负载780。
在将导电网络包括在基板的前侧上的方式中，用于装置的多个连接件围绕前侧导电网络的外围而布线。经由布线这些连接件其围绕前侧导电网络的外围，装置的整体尺寸增加了，而在功能性没有增加。与其它的方式相比，使用在基板720的背侧上的导电网络710与贯通导孔730相结合，半导体装置700能够简化在基板720的前侧上的介于多个组件之间的多个连接件的布线。多个连接件的布线的简化意味着增加半导体装置700的尺寸不是仅仅为了提供足够的布线选项以连接在基板的前侧上的多个组件。以下讨论半导体装置700的一些组件的附加的细节。
图8A是根据一些实施方式的半导体装置800A的透视图。在一些实施方式中，半导体装置800A可用来作为半导体装置700(图7)的一部分；并且类似的组件具有相同的参考标号加上100。半导体装置800A包括在基板820的背侧上的导电网络810。导电网络810经由过贯通导孔830而电性连接到在基板820的前侧上的驱动器860。
图8B是根据一些实施方式的半导体装置800B的布局的视图。半导体装置800B的布局图包括半导体装置800A的多个组件。半导体装置800B包括贯通导孔830，贯通导孔830配置为接收在基板820的前侧上的驱动器860的输出。导电网络810在图8B的布局中不可见。然而，本领域的通常技术人员会体认到，贯通导孔830电性连接到导电网络810。半导体装置800B还包括第一组的贯通导孔870，第一组的贯通导孔870配置为将第一电源信号从基板820的背侧传送到基板820的前侧。在一些实施方式中，第一电源信号是参考电压，例如VSS。半导体装置800B还包括第二组的贯通导孔880，第二组的贯通导孔880配置为将第二电源信号从基板820的背侧传送到基板820的前侧。在一些实施方式中，第二电源信号是供应电源，例如VDD。本领域通常技术人员会理解在图8B中的缩写如下:在一些实施方式中半导体装置800B的布局的切割多晶硅(cut poly,CPO)层面、金属扩散(MD)层面、多晶硅(PO)层面、扩散上的导孔(VD)层面、栅极上的导孔(VG)层面、贯通导孔(TVIA)层面、金属0(M0)层面、接触端切割(contact end cut,CMD)层面、导孔0(VIA0)层面、和金属1(M1)层面。
图9A是根据一些实施方式的半导体装置900A的透视图。在一些实施方式中，半导体装置900A可用来作为半导体装置700(图7)的一部分；并且类似的组件具有相同的参考标号加上200。半导体装置900A包括在基板920的背侧上的导电网络910。导电网络910经由贯通导孔930而电性连接到在基板920的前侧上的缓冲器970。
图9B是根据一些实施方式的半导体装置900B的布局的视图。半导体装置900B的布局图包括半导体装置900A的多个组件。半导体装置900B包括贯通导孔930，贯通导孔930配置为提供输入至在基板920的前侧上的缓冲器970。在图9B的布局中导电网络910为不可见。然而，本领域的通常技术人员会体认到，贯通导孔930电性连接到导电网络910。半导体装置900B还包括第一组的贯通导孔980，第一组的贯通导孔980配置为将第一电源信号从基板920的背侧传送到基板920的前侧。在一些实施方式中，第一电源信号是参考电压，例如VSS。半导体装置900B还包括第二组的贯通导孔990，第二组的贯通导孔990配置为将第二电源信号从基板920的背侧传送到基板920的前侧。在一些实施方式中，第二电源信号是供应电源，例如VDD。
图10A是根据一些实施方式的半导体装置1000A的透视图。在一些实施方式中，半导体装置1000A的一些组件类似于半导体装置700的多个组件(图7)；并且类似的组件具有相同的参考标号加上300。半导体装置1000A包括在基板1020的背侧上的导电网络1010。导电网络1010经由贯通导孔1030和贯通导孔1035而电性连接到在基板1020的前侧上的继电器单元1090。
图10B是根据一些实施方式的半导体装置1000B的布局的视图。半导体装置1000B的布局图包括半导体装置1000A的多个组件。半导体装置1000B包括贯通导孔1030和贯通导孔1035，贯通导孔1030配置为接收继电器单元1090的输出，并且贯通导孔1035提供输入至继电器单元1090。在图10B的布局中导电网络1010为不可见。然而，本领域的通常技术人员会体认到，贯通导孔1030或贯通导孔1035中的至少一者电性连接到导电网络1010。半导体装置1000B还包括第一组的贯通导孔1092，第一组的贯通导孔1092配置为将第一电源信号从基板1020的背侧传送到基板1020的前侧。在一些实施方式中，第一电源信号是参考电压，例如VSS。半导体装置1000B还包括第二组的贯通导孔1094，第二组的贯通导孔1094配置为将第二电源信号从基板1020的背侧传送到基板1020的前侧。在一些实施方式中，第二电源信号是供应电源，例如VDD。
图11A是根据一些实施方式的半导体装置1100的截面视图。半导体装置1100包括导电网络1110。导电网络1110电性连接到延伸穿过基板1115的贯通导孔1120。贯通导孔1120经由栅极接触件结构1130而电性连接到栅极结构1140。在一些实施方式中，导电网络1110类似于导电网络710(图7)。在一些实施方式中，贯通导孔1120类似于第一贯通导孔240(图2B)。在一些实施方式中，栅极接触件结构1130类似于延伸的栅极接触件230(图2B)。在一些实施方式中，栅极结构1140定义了用于栅极全环(GAA)栅极的栅极结构。使用贯通导孔1120允许了具有栅极结构1140的晶体管的导电性被基于来自导电网络1110的信号所控制，而无需在介于贯通导孔1120和栅极结构1140之间的对准。这种在介于贯通导孔1120和栅极结构1140之间没有对准即可提供连接的能力，有助于提高生产良率并简化制造工艺。
图11B是根据一些实施方式的半导体装置1100的布局的视图。在图11B中的视图有助于显示尽管贯通导孔1120完全地偏离栅极结构1140，贯通导孔1120如何能够经由使用接触件结构1130而电性连接到栅极结构1140。也就是说，在俯视图中，贯通导孔1120的整体在栅极结构1140的外围之外。图11C是根据一些实施方式的半导体装置1100的布局的视图。与在图1B中的视图类似，在图11C中的视图有助于显示尽管贯通导孔1120完全地偏离栅极结构1140，但是贯通导孔1120如何能够经由使用接触件结构1130而电性连接到栅极结构1140。
图12A是根据一些实施方式的半导体装置1200A的布局的视图。半导体装置1200A包括使用贯通导孔从背侧导电网络到在基板的前侧上的屏蔽轨道的电性连接。半导体装置1200A包括背侧导电网络1210，背侧导电网络1210经由延伸穿过半导体装置1200A的基板的贯通导孔1230而电性连接到接地导孔1220。接地导孔1220电性连接到屏蔽轨道1240，以便向屏蔽轨道1240提供参考电压，例如VSS。屏蔽轨道1240有助于电性隔离半导体装置1200A，以便减少半导体装置1200A的外部的电场对半导体装置1200A的内部性能的影响。
经由在半导体装置1200A中包括贯通导孔1230，沿着在半导体装置1200A外围处的布线轨道1260的附加的导孔1250能够移动到导孔位置1250’(更靠近半导体装置1200A的中心)。在导孔位在与源极/漏极接触件(MD)在贯通导孔1230所在的位置处直接地对准的布置中，导孔位置1250’会不可用，因为导孔不能放置在邻近的多个布线轨道1260上。结果，多个导孔1250间隔得更远，并且装置的尺寸会增加而在功能性没有增加。然而，经由包括贯通导孔1230和接地导孔1220的布置，导孔1250能够移动到导孔位置1250’并且能够减小半导体装置1200A的尺寸。
图12B是根据一些实施方式的半导体装置1200A的部分1200B的截面视图。部分1200B包括半导体装置1200A的多个组件(图12A)；并且类似的元件具有相同的参考标号。在图12B中的视图有助于显示在介于导电网络1210和屏蔽轨道1240之间的连接。
图13A是根据一些实施方式的半导体装置1300的布局的视图。半导体装置1300包括在基板的背侧上的导电网络1310。导电网络1310经由贯通导孔1320而电性连接到在基板的前侧上的导孔1330。导孔1330经由导线1340而电性连接到多个源极/漏极接触件1350。在半导体装置1300中使用贯通导孔1320避免了设计具有两个分隔的导孔(其与电性连接到对应的源极/漏极接触件1350的多个源极/漏极区域中的各者对准)的半导体装置。避免此对准问题有助于提高生产良率并降低制造错误的风险。
图13B是根据一些实施方式半导体装置1300的一部分的截面视图。图13B的视图是沿着图13A的线C-C所截取的。在图13B中的视图包括半导体装置1300的多个组件，并且有助于显示在介于导电网络1310和源极/漏极接触件1350之间的连接。
图14A是根据一些实施方式的半导体装置1400的布局的视图。半导体装置1400包括在基板的背侧上的导电网络1410。导电网络1410经由贯通导孔1420而电性连接到在基板的前侧上的导孔1430。导孔1430经由导线1440而电性连接到多个源极/漏极接触件1450。在半导体装置1400中使用贯通导孔1420避免了设计半导体装置其具有导孔，此导孔与电性连接到对应的源极/漏极接触件1450的多个源极/漏极区域中的各者对准。避免此对准问题有助于提高生产良率，并且降低制造错误的风险。
图14B是根据一些实施方式的半导体装置1400的一部分的截面视图。图14B的视图是沿着图14A的线E-E所截取的。在图14B中的视图包括半导体装置1400的多个组件，并且有助于显示在介于导电网络1410和源极/漏极接触件1450之间的连接。
图15是根据一些实施方式的半导体装置1500的布局的视图。在一些实施方式中，半导体装置1500是一反相器其配置为接收来自贯通导孔的输入(I)。在一些实施方式中，半导体装置1500配置为具有D8驱动能力，其中D8是D的8倍；并且D是在与半导体装置1500相同的技术节点中所生产的半导体装置中的对应晶体管的电流驱动能力的单位。半导体装置1500包括在基板的背侧上的导电网络1510。导电网络1510被选择连接到贯通导孔1520，以经由多个导孔1530而电性连接到导线1540。半导体装置1500还包括到屏蔽轨道的连接件1550，类似于关于半导体装置1200A(图12A)所详细描述的布置。
图16是根据一些实施方式的半导体装置1600的布局的视图。在一些实施方式中，半导体装置1600是反相器其配置为提供输出(ZN)到贯通导孔。在一些实施方式中，半导体装置1600配置为具有D8驱动能力。半导体装置1600包括在基板的背侧上的导电网络1610。导电网络1610被选择连接到贯通导孔1620，以经由导孔1630而电性连接到导线1640。半导体装置1600还包括到屏蔽轨道的连接件1650，类似于关于半导体装置1200A(图12A)所详细描述的布置。
图17是根据一些实施方式的半导体装置1700的布局的视图。在一些实施方式中，半导体装置1700是反相器其配置为提供输出到贯通导孔。在一些实施方式中，半导体装置1700配置为具有D8驱动能力。半导体装置1700包括在基板的背侧上的导电网络1710。导电网络1710被选择连接到贯通导孔1720，以经由导孔1730而电性连接到导线1740。半导体装置1700还包括到屏蔽轨道的连接件1750，类似于关于半导体装置1200A(图12A)所详细描述的布置。
图18是根据一些实施方式的半导体装置1800的布局的视图。在一些实施方式中，半导体装置1800是反相器其配置为提供输出到贯通导孔。在一些实施方式中，半导体装置1800配置为具有D8驱动能力。半导体装置1800包括在基板的背侧上的导电网络1810。导电网络1810被选择连接到贯通导孔1820，以经由导孔1830而电性连接到导线1840。半导体装置1800进一步包括到屏蔽轨道的连接件1850，类似于关于半导体装置1200A(图12A)所详细描述的布置。
图19是根据一些实施方式的半导体装置1900的布局的视图。在一些实施方式中，半导体装置1900是反相器其配置为提供输出到多个贯通导孔、以及接收来自多个贯通导孔的输入。在一些实施方式中，半导体装置1900配置为具有D12驱动能力。半导体装置1900包括在基板的背侧上的导电网络1910。导电网络1910被选择连接到多个贯通导孔1920，以经由对应的导孔1930而电性连接到导线1940。半导体装置1900还包括到屏蔽轨道的连接件1950，类似于关于半导体装置1200A(图12A)所详细描述的布置。
图20是根据一些实施方式的半导体装置2000的多个单元的视图。半导体装置200包括输出单元2010和输入单元2020。输入单元2020直接地邻接输出单元2010，两者之间没有间距。介于输入单元2020和输出单元2010之间的直接邻接是在基板的背侧上包括导电网络(BM0)的结果。直接地邻接输入单元2020和输出单元2010意味着避免了介于多个单元之间的间隙，并且与不包括背侧导电网络和贯通导孔以提供电性连接到多个前侧组件的另一种半导体装置相比，半导体装置2000的整体装置尺寸能够减小。本领域通常技术人员会理解在图20中的缩写如下，示出了在一些实施方式中半导体装置2000的布局的配置和布线边界(place-and-route boundary,prBoundary)层面、氧化物扩散(OD)层面、多晶硅(PO)层面、埋入的电源(buried power,VB)层面、背侧金属0(BM0)层面、和背侧金属0接脚(BM0pin)层面。
图21是根据一些实施方式的半导体装置2100的俯视图2110和半导体装置2100的底视图2120。半导体装置2100包括多个接收器单元2112。半导体装置2100还包括多个继电器单元2114。半导体装置2100还包括驱动器单元2116。这些单元在半导体装置2100的俯视图2110中可见。这些单元在基板的前侧上的基板的平面中彼此间隔开。半导体装置2100还包括在基板的背侧上的导电网络(BM0和BM1)。导电网络能够使用贯通导孔将电源和信号布线到在基板的前侧上的各个单元。经由将导电网络布置在基板的背侧上，与其它方式相比，半导体装置2100的整体尺寸能够减小，因为减少或避免了绕着前侧导电网络的外围来将信号线布线的布线方案。本领域通常技术人员会理解在图21中的缩写如下:在一些实施方式中半导体装置2100的布局的配置和布线边界(prBoundary)层面、贯通导孔(through VIA,TVIA)层面、背侧金属0(backside metal 0,BM0)层面、和背侧金属1(backside metal 1,BM1)层面。
本描述的一个态样涉及一种半导体装置。半导体装置包括基板。半导体装置还包括在基板的第一侧上的导电网络。半导体装置还包括在基板的第二侧上的主动区域，其中基板的第一侧与基板的第二侧相对。半导体装置还包括电性连接到导电网络的贯通导孔，其中贯通导孔延伸穿过基板。半导体装置还包括在基板的第二侧上的接触件结构，其中接触件结构电性连接到主动区域，接触件结构与贯通导孔直接接触，并且在俯视图中接触件结构与贯通导孔的顶表面重叠。在一些实施方式中，在俯视图中，接触件结构与贯通导孔的不到一整体的顶表面的重叠。在一些实施方式中，接触件结构直接地接触贯通导孔的顶表面和贯通导孔的侧壁两者。在一些实施方式中，贯通导孔具有一宽度，并且在贯通导孔的顶表面上方的接触件结构的重叠的尺寸范围为从约50％至约80％的此宽度。在一些实施方式中，半导体装置还包括第二主动区域，其中贯通导孔在介于主动区域和第二主动区域之间，并且贯通导孔与第二主动区域电性隔离。在一些实施方式中，贯通导孔包括保护层；以及导电材料，其中接触件结构直接地接触导电材料。在一些实施方式中，保护层在介于导电材料和第二主动区域之间。在一些实施方式中，与导电材料的侧壁直接接触的接触件结构的一部分与保护层的顶表面直接接触。在一些实施方式中，半导体还包括硬遮罩层，其中硬遮罩层在介于贯通导孔和第二主动区域之间。在一些实施方式中，主动区域的掺质类型与第二主动区域的掺质类型相同。在一些实施方式中，在俯视图中，整体的贯通导孔偏离主动区域。
本描述的一个态样涉及一种半导体装置。半导体装置包括基板。半导体装置包括在基板的第一侧上的导电网络。半导体装置还包括在基板的第二侧上的主动区域，其中基板的第一侧与基板的第二侧相对。半导体装置还包括电性连接到导电网络的贯通导孔，其中贯通导孔延伸穿过基板。半导体装置还包括在基板的第二侧上的栅极结构，其中栅极结构与贯通导孔直接接触，并且在俯视图中，栅极结构与贯通导孔的顶表面重叠。在一些实施方式中，贯通导孔包括保护层；以及导电材料，其中栅极结构直接地接触导电材料。在一些实施方式中，保护层在介于导电材料和主动区域之间。在一些实施方式中，贯通导孔具有一宽度，并且在贯通导孔的顶表面上方的栅极结构的重叠的尺寸范围为从约50％至约80％的此宽度。在一些实施方式中，半导体装置还包括第二主动区域，其中主动区域在介于贯通导孔和第二主动区域之间，并且栅极结构在主动区域和第二主动区域两者的上方延伸。
本描述的一个态样涉及制造半导体装置的方法。此方法包括在基板的第一侧上定义主动区域。此方法还包括在主动区域上方沉积硬遮罩层。此方法还包括图案化硬遮罩，以形成暴露基板的一部分的开口。此方法还包括蚀刻基板的此部分，以定义贯通导孔开口。此方法还包括在贯通导孔开口中形成贯通导孔。此方法还包括移除在介于贯通导孔的一部分和主动区域之间的硬遮罩层。此方法还包括形成与主动区域和贯通导孔的此部分直接接触的接触件结构。在一些实施方式中，形成贯通导孔包括在贯通导孔开口中沉积保护层；以及在保护层上沉积导电材料。在一些实施方式中，移除在介于贯通导孔的此部分和主动区域之间的硬遮罩层包括从贯通导孔的此部分移除保护层。在一些实施方式中，形成接触件结构还包括形成与贯通导孔的顶表面直接接触的接触件结构。
以上概述了数个实施方式的多个特征，以便本领域技术人员可较佳地理解本揭示内容的多个态样。本领域的技术人员应理解，他们可能容易地使用本揭示内容，作为其它工艺和结构的设计或修改的基础，以实现与在此介绍的实施方式的相同的目的，和/或达到相同的优点。本领域技术人员亦应理解，与这些均、或类似者的建构不脱离本揭示内容的精神和范围，并且他们可进行各种改变、替换、和变更，而不脱离本揭示内容的精神和范围。

Claims (10)

1.一种半导体装置，其特征在于，包含：
一基板；
一导电网络，在该基板的一第一侧上；
一主动区域，在该基板的一第二侧上，其中该基板的该第一侧与该基板的该第二侧相对；
一贯通导孔，电性连接到该导电网络，其中该贯通导孔延伸穿过该基板；以及
一接触件结构，在该基板的该第二侧上，其中该接触件结构电性连接到该主动区域，该接触件结构与该贯通导孔直接接触，并且在一俯视图中，该接触件结构与该贯通导孔的一顶表面重叠。
2.如权利要求1所述的半导体装置，其特征在于，在该俯视图中，该接触件结构与该贯通导孔的不到一整体的该顶表面重叠。
3.如权利要求1所述的半导体装置，其特征在于，该接触件结构直接地接触该贯通导孔的该顶表面和该贯通导孔的一侧壁两者。
4.如权利要求1所述的半导体装置，其特征在于，该贯通导孔具有一宽度，并且在该贯通导孔的该顶表面上方的该接触件结构的重叠的一尺寸范围为从约50％至约80％的该宽度。
5.如权利要求1所述的半导体装置，其特征在于，还包含：一第二主动区域，其中该贯通导孔在介于该主动区域和该第二主动区域之间，并且该贯通导孔与该第二主动区域电性隔离。
6.一种半导体装置，其特征在于，包含：
一基板；
一导电网络，在该基板的一第一侧上；
一主动区域，在该基板的一第二侧上，其中该基板的该第一侧与该基板的该第二侧相对；
一贯通导孔，电性连接到该导电网络，其中该贯通导孔延伸穿过该基板；以及
一栅极结构，在该基板的该第二侧上，其中该栅极结构与该贯通导孔直接接触，并且在一俯视图中，该栅极结构与该贯通导孔的一顶表面重叠。
7.如权利要求6所述的半导体装置，其特征在于，该贯通导孔包含：
一保护层；以及
一导电材料，其中该栅极结构直接地接触该导电材料。
8.如权利要求6所述的半导体装置，其特征在于，还包含一第二主动区域，其中该主动区域在介于该贯通导孔和该第二主动区域之间，并且该栅极结构在该主动区域和该第二主动区域二者上方延伸。
9.一种制造半导体装置的方法，其特征在于，该方法包含：
定义在一基板的一第一侧上的一主动区域；
在该主动区域上方沉积一硬遮罩层；
图案化该硬遮罩层，以形成一开口，该开口暴露该基板的一部分；
蚀刻该基板的该部分，以定义一贯通导孔开口；
在该贯通导孔开口中形成一贯通导孔；
移除在介于该贯通导孔的一部分和该主动区域之间的该硬遮罩层；以及
形成一接触件结构，该接触件结构与该主动区域和该贯通导孔的该部分直接接触。
10.如权利要求9所述的制造半导体装置的方法，其特征在于，形成该贯通导孔包含：
在该贯通导孔开口中沉积一保护层；以及
在该保护层上沉积一导电材料。
CN202310432978.4A 2022-04-22 2023-04-21 半导体装置及其制造方法 Pending CN116613137A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/727,504 2022-04-22
US17/727,504 US20230343703A1 (en) 2022-04-22 2022-04-22 Semiconductor device including through via and method of making

Publications (1)

Publication Number Publication Date
CN116613137A true CN116613137A (zh) 2023-08-18

Family

ID=87680847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310432978.4A Pending CN116613137A (zh) 2022-04-22 2023-04-21 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US20230343703A1 (zh)
CN (1) CN116613137A (zh)

Also Published As

Publication number Publication date
US20230343703A1 (en) 2023-10-26
TW202401706A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
US11705454B2 (en) Active regions via contacts having various shaped segments off-set from gate via contact
US12009346B2 (en) Semiconductor device and method of fabricating the same
US11004788B2 (en) Semiconductor devices and method of manufacturing the same
CN110797306A (zh) 半导体器件及其制造方法
KR102630477B1 (ko) 접촉부와 게이트 전극을 연결하기 위한 비아-우선 공정
US12199040B2 (en) Semiconductor device
US12062628B2 (en) Semiconductor device
US9941129B2 (en) Semiconductor device having self-aligned gate contacts
KR20220019178A (ko) 반도체 소자
US20240170372A1 (en) Semiconductor device and method of fabricating the same
CN116613137A (zh) 半导体装置及其制造方法
TW202332055A (zh) 半導體裝置
TW202211404A (zh) 半導體結構、互連結構、以及形成半導體結構的方法
US20240312914A1 (en) Semiconductor device with lower contact and lower power structure and method of manufacturing the same
EP4475190A1 (en) Gate-all-around semiconductor devices with backside source/drain contacts
US20240250000A1 (en) Semiconductor device and method of fabricating the same
EP4191653A1 (en) A complementary field-effect transistor device
JP2024118439A (ja) 半導体素子
KR20230126617A (ko) 반도체 소자 및 그의 제조 방법
CN113629147A (zh) 晶体管结构和用以形成反相器的晶体管
CN118140302A (zh) 电源轨下的源极/漏极触点定位

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination