CN116612792A - 一种时间域内容可寻址存储器及其应用 - Google Patents
一种时间域内容可寻址存储器及其应用 Download PDFInfo
- Publication number
- CN116612792A CN116612792A CN202310574757.0A CN202310574757A CN116612792A CN 116612792 A CN116612792 A CN 116612792A CN 202310574757 A CN202310574757 A CN 202310574757A CN 116612792 A CN116612792 A CN 116612792A
- Authority
- CN
- China
- Prior art keywords
- time domain
- cam
- bifefet
- inverter
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000010287 polarization Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 2
- 230000002035 prolonged effect Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 abstract description 9
- 238000004364 calculation method Methods 0.000 abstract description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005265 energy consumption Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种时间域内容可寻址存储器及其应用，属于新型存储与计算技术领域。本发明结合具有双极特性的铁电场效应晶体管以及反相器的延时特性，仅需要3个晶体管即可在时间域上实现CAM单元的线性不可分的比较操作，且通过级联时间域CAM单元形成时间域CAM链，每一行的搜索结果通过反相器链累计延时得到，其与不匹配单元数成正比，因此利用本发明可以实现高能效、完全线性的距离度量，且在时间域上的动态范围不受限制。
Description
技术领域
本发明涉及新型存储与计算技术领域，具体涉及一种时间域内容可寻址存储器的实现方法。
背景技术
随着人工智能、大数据技术的迅速发展，存算分离的传统冯·诺依曼计算架构的瓶颈日益凸显，数据在存储单元和计算单元之间的传输将引起大量的延时和能耗的浪费，计算系统对速度和能效有了更高的要求。研究者们受人脑运算模式启发，提出了存内计算架构，构建出存算一体、高度并行的分布式计算网络，在提高了对复杂数据的处理效率的同时，可以避免传统冯·诺依曼计算架构中因数据搬运引起的延时和能耗问题。内容可寻址存储器(CAM)作为一种新的存内计算范式，可以在一个搜索周期内完成输入向量(query)与所有存储向量(entry)的匹配操作，并根据不匹配程度进行基于距离度量的特征检索，在处理基于距离度量的存内计算等高效机器学习模型中具有极大的吸引力。
基于传统静态随机存取存储器(SRAM)的CAM设计占用巨大的单元面积，限制了其对于计算密集型算法映射的存储密度，并且由此带来的较大寄生电容还会进一步增大搜索延时与功耗。基于各种新兴的非易失性存储器，例如电阻式随机存取存储器(RRAM)、相变存储器(PCM)以及铁电场效应晶体管(FeFET)等，设计的CAM具有降低的单元面积以及搜索延时和能耗。但是目前的CAM架构绝大部分都采用电压域的方式进行距离度量，为了获得足够的动态范围以及感测裕度，需要具有较高的电源电压，这不可避免地会带来较高的动态功耗。此外，基于电压域CAM架构进行距离度量的线性度较差，进一步增加了检测电路的复杂度以及功耗。
另一方面，研究者提出时间域混合信号计算，可以有效降低电源电压，提高计算能效，并且与数字系统兼容。但是目前基于时间域的CAM研究较少，仅有的时间域CAM占用较大的硬件开销。综上，一种低硬件代价的时间域CAM设计具有十分显著的意义。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种时间域内容可寻址存储器及其应用，可以实现高能效、完全线性的距离度量。
本发明的技术方案如下：
一种时间域内容可寻址存储器，其特征在于，由一个N型场效应晶体管(NFET)、一个P型场效应晶体管(PFET)和一个具有双极特性的N型铁电场效应晶体管(BiFeFET)组成。其中NFET和PFET可以采用常规CMOS，也可以采用通过在器件的栅端和漏端之间引入欠覆盖抑制双极效应的隧穿场效应晶体管(TFET)，并以反相器结构连接。具有双极特性的N型场效应晶体管可以采用具有双极导电特性半导体沟道的FET、金属或金属硅化物源漏且结构对称的FET以及不引入栅端和漏端欠覆盖具有双极带带隧穿电流的TFET，其均具有双极转移特性；在上述具有双极特性的场效应晶体管的栅极介质层中插入一层铁电层，通过改变铁电材料的极化状态调制晶体管的阈值电压，构成BiFeFET。BiFeFET的漏端与反相器中的NFET的源端连接，BiFeFET的源端连接地电位，BiFeFET的栅端用于编程和搜索。在编程阶段，施加写电压脉冲作用于BiFeFET的栅端，使其进行电荷俘获/去俘获或者铁电极化翻转，编程为不同的阈值电压状态，在器件的转移特性曲线上体现为沿栅电压平移，漏极电流最小时对应的栅电压成为VOFF，代表存储不同的entry状态。在搜索阶段，通过在BiFeFET的栅端施加相对较小的搜索电压信号，不会使铁电极化发生翻转，以非破坏地搜索，当搜索query与存储entry一致时，则BiFeFET会完全导通，具有较高的导通电流，反相器的下拉延时主要由NFET决定，接近反相器的本征延时；当搜索query与存储entry不一致时，BiFeFET具有较低的电流，则反相器的下拉延时会被延长。综上，CAM单元所需的XNOR逻辑的比较操作可以在上述时间域CAM单元中实现，比较结果由反相器的下拉延时表示。
本发明进一步提供一种并行搜索方法，其特征在于，通过将所述时间域CAM单元级联构成时间域CAM链，则每一级比较结果的下拉延时会通过CAM链累加，最终延时时间与该行搜索query与存储entry的不匹配单元数成正比，因此可以实现线性的距离度量。通过并联多个时间域CAM链的搜索端，即BiFeFET的栅端，可以实现并行搜索。此外，为了消除本征延时的影响，获得更加准确的距离度量结果，设置了一行参考反相器链，将BiFeFET替换为接了固定栅电压的处于导通状态的NFET，并采用双边沿技术进一步节约面积，最终通过计算CAM链和参考链的两个边沿的延时差之和得到该行的比较结果，并且在时间域可以进行动态范围的扩展。
本发明提出的时间域CAM单元电路中的反相器部分由常规CMOS反相器或者抑制了双极特性的TFET组成，BiFeFET中的NFET具有典型的双极特性，可以采用不引入栅端和漏端欠覆盖的双极TFET，也可以采用具有电子和空穴双极导电特性半导体材料作为沟道的双极FET，以及金属或金属硅化物等作为源漏材料的硅基肖特基势垒场效应晶体管等。BiFeFET中的铁电材料可以采用HfO2掺Zr(HZO)、HfO2掺Al(HfAlO)等各类HfO2掺杂型铁电材料的，也可以采用钙钛矿型铁电(PZT，BFO，SBT)、铁电聚合物(P(VDF-TrFE))等传统铁电材料；器件栅叠层可以基于MFMIS、MFIS、MFS等多种结构。
本发明的技术效果如下：
1、本发明提出的时间域CAM，利用BiFeFET的可调双极特性以及反相器的延时特性，仅需要3个晶体管即可在时间域上实现CAM单元的线性不可分的比较操作，并且时间域的工作模式使得电源电压可以降低，提高搜索能效。
2、本发明提出的时间域CAM，通过级联时间域CAM单元形成时间域CAM链，每一行的搜索结果通过反相器链累计延时得到，其与不匹配单元数成正比，因此可以实现线性的距离度量，且在时间域上的动态范围不受限制。
3、本发明提出的时间域CAM可以设计为全部由TFET组成，由于TFET具有超陡亚阈值摆幅的潜在优势，使其可以在更低的电压下工作，可以进一步降低搜索能耗。
附图说明
图1为本发明的时间域CAM单元的结构示意图；
图中：1——时间域CAM单元中以TFET为例构成反相器的结构示意图；2——时间域CAM单元中以TFET为例构成BiFeFET的结构示意图
图2为本发明的时间域CAM设计的功能实现原理图；
图3为本发明具体实施例中的时间域CAM链的结构示意图。
具体实施方式
下面结合附图，通过具体实施例，进一步清楚、完整地阐述本发明。
本发明提出的时间域CAM设计的单元结构示意图如图1所示，以基于TFET构建时间域CAM单元为例，即时间域CAM单元的NFET、PFET和BiFeFET分别由N型隧穿场效应晶体管(NTFET)、P型隧穿场效应晶体管(PTFET)和铁电隧穿场效应晶体管(FeTFET)构成。其中NTFET和PTFET通过在器件的栅端和漏端之间引入欠覆盖抑制双极效应，并以反相器结构连接；FeTFET通过将铁电材料叠加到不引入欠覆盖具有双极带带隧穿电流的TFET器件的栅极介质层上得到，FeTFET的漏端与反相器中的NTFET的源端连接，FeTFET的源端连接地电位，FeTFET的栅端用于编程和搜索。图2为本实施例的时间域CAM设计的功能实现原理图，在编程entry的阶段，通过在FeTFET的栅极施加相应的写电压脉冲，将FeTFET编程为不同的阈值状态即相应的VOFF状态，分别代表存储entry 0(VOFF0)和entry 1(VOFF1)。在搜索阶段，通过在FeTFET的栅端施加低于铁电层矫顽电压的搜索电压信号VSL，以非破坏地搜索query 0(VSL0)和query 1(VSL1)，当搜索query与存储entry一致时，则FeTFET处于导通状态，具有较高的导通电流，反向器的下拉延时主要由NTFET决定，接近反相器的本征延时，表示匹配；当搜索query与存储entry不一致时，FeTFET具有较低的电流，使得反相器的下拉延时会被延长，表示不匹配。因此时间域CAM单元的匹配结果由该级反相器的下拉延时表示，如果匹配，则具有接近本征延时的较小延时，如果不匹配，则具有较大延时。
图3为本实施例的时间域CAM链结构示意图，以基于TFET构建时间域CAM为例，通过将时间域CAM单元级联可以构成时间域CAM链，对于奇数级的时间域CAM链，输入计算脉冲的上升沿的延时由该级CAM单元的匹配结果决定，输入计算的下降沿经过一级反相器会翻转为上升沿，其延时由偶数级的时间域CAM链的匹配结果决定，所以最终的匹配结果由两个边沿的延时共同决定。通过并联多个时间域CAM链的搜索线，可以实现并行搜索。此外，为了消除本征延时的影响，获得更加准确的距离度量结果，设置了一行参考反相器链，将FeTFET替换为接了固定栅电压的处于导通状态的NTFET，最终匹配结果为时间域CAM链和参考链的两个边沿的延时差之和，其与搜索query和存储entry的不匹配程度成正比，因此可以实现线性的距离度量，并且在时间域可以进行精度扩展。
本实施例完整、详细地阐述了以基于TFET构建的时间域CAM为例的时间域CAM单元以及时间域CAM阵列的实现原理，时间域CAM可以降低电源电压，提升搜索能效，并且可以实现线性的距离度量。
最后，需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
Claims (7)
1.一种时间域内容可寻址存储器CAM，其特征在于，时间域CAM由一个N型场效应晶体管NFET、一个P型场效应晶体管PFET和一个具有双极特性的N型铁电场效应晶体管(BiFeFET)组成，其中NFET和PFET连接构成反相器结构，BiFeFET的漏端与反相器中的NFET的源端连接，BiFeFET的源端连接地电位，BiFeFET的栅端用于编程和搜索，在编程阶段，施加写电压脉冲作用于BiFeFET的栅端，使其进行电荷俘获/去俘获或者铁电极化翻转，编程为不同的阈值电压状态，在器件的转移特性曲线上体现为沿栅电压平移，漏极电流最小时对应的栅电压成为VOFF，代表存储不同的entry状态，搜索阶段，通过在BiFeFET的栅端施加相对较小的搜索电压信号，不会使铁电极化发生翻转，以非破坏地搜索，当搜索query与存储entry一致时，则BiFeFET会完全导通，具有较高的导通电流，反相器的下拉延时接近反相器的本征延时；当搜索query与存储entry不一致时，BiFeFET具有较低的电流，则反相器的下拉延时会被延长，上述时间域CAM的比较结果由反相器的下拉延时表示。
2.如权利要求1所述的时间域内容可寻址存储器CAM，其特征在于，所述N型场效应晶体管NFET和P型场效应晶体管PFET分别是常规CMOS，或是在栅端和漏端之间引入欠覆盖抑制双极效应的隧穿场效应晶体管TFET。
3.如权利要求1所述的时间域内容可寻址存储器CAM，其特征在于，采用具有双极导电特性半导体沟道的FET、金属或金属硅化物源漏且结构对称的FET以及不引入栅端和漏端欠覆盖具有双极带带隧穿电流的TFET，在上述具有双极特性的场效应晶体管的栅极介质层中插入一层铁电层，通过改变铁电材料的极化状态调制晶体管的阈值电压，构成具有双极特性的N型铁电场效应晶体管BiFeFET。
4.如权利要求3所述的时间域内容可寻址存储器CAM，其特征在于，所述铁电材料采用HfO2掺Zr、HfO2掺Al，或采用钙钛矿型铁电、铁电聚合物。
5.如权利要求3所述的时间域内容可寻址存储器CAM，其特征在于，所述具有双极特性的N型铁电场效应晶体管BiFeFET的栅叠层是基于MFMIS、MFIS或MFS结构。
6.一种采用如权利要求1所述的时间域内容可寻址存储器CAM的并行搜索方法，其特征在于，将时间域内容可寻址存储器CAM级联构成时间域CAM链，则每一级比较结果的下拉延时会通过CAM链累加，最终延时时间与该行搜索query与存储entry的不匹配单元数成正比，通过并联多个时间域CAM链的搜索端，实现并行搜索。
7.如权利要求6所述的并行搜索方法，其特征在于，设置一行参考反相器链，将时间域内容可寻址存储器CAM的BiFeFET替换为接了固定栅电压的处于导通状态的NFET，通过计算时间域CAM链和参考链的两个边沿的延时差之和得到该行的比较结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310574757.0A CN116612792A (zh) | 2023-05-22 | 2023-05-22 | 一种时间域内容可寻址存储器及其应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310574757.0A CN116612792A (zh) | 2023-05-22 | 2023-05-22 | 一种时间域内容可寻址存储器及其应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116612792A true CN116612792A (zh) | 2023-08-18 |
Family
ID=87681225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310574757.0A Pending CN116612792A (zh) | 2023-05-22 | 2023-05-22 | 一种时间域内容可寻址存储器及其应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116612792A (zh) |
-
2023
- 2023-05-22 CN CN202310574757.0A patent/CN116612792A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210287732A1 (en) | Semiconductor device and dynamic logic circuit | |
| US20070133243A1 (en) | A content addressable memory including capacitor memory cell | |
| CN109542839B (zh) | 融合非易失多值存储与逻辑运算功能的动态可控器件单元 | |
| Matsunaga et al. | Design of a nine-transistor/two-magnetic-tunnel-junction-cell-based low-energy nonvolatile ternary content-addressable memory | |
| WO2024060611A1 (zh) | 基于具有双极特性场效应晶体管实现内容可寻址存储器的方法 | |
| WO2021041547A1 (en) | Memory device having 2-transistor vertical memory cell and a common plate | |
| US20230030585A1 (en) | Memory device having 2-transistor vertical memory cell and shared channel region | |
| US12105986B2 (en) | Devices, chips, and electronic equipment for computing-in-memory | |
| US20240055049A1 (en) | Memory with fram and sram of ic | |
| Maneux et al. | Modelling of vertical and ferroelectric junctionless technology for efficient 3D neural network compute cube dedicated to embedded artificial intelligence | |
| Breyer et al. | Ultra-dense co-integration of FeFETs and CMOS logic enabling very-fine grained logic-in-memory | |
| Zhang et al. | An ultra-dense one-transistor ternary-content-addressable memory array based on non-volatile and ambipolar fin field-effect transistors | |
| CN113096710B (zh) | 一种单元电路及其动态三态内容寻址存储器 | |
| WO2022261827A1 (zh) | 存储器及其制造方法 | |
| Lim et al. | Cross-coupled ferroelectric FET-based ternary content addressable memory with energy-efficient match line scheme | |
| CN207302641U (zh) | 半导体装置 | |
| US20230267990A1 (en) | Symmetric memory cell and bnn circuit | |
| CN116612792A (zh) | 一种时间域内容可寻址存储器及其应用 | |
| CN114743578B (zh) | 基于铁电隧穿场效应晶体管FeTFET实现三态内容可寻址存储器TCAM的方法 | |
| CN114898788A (zh) | 一种基于3元内容寻址存储器tcam的系统 | |
| Venu et al. | Design and Exploration of Negative Capacitance FETs for Energy Efficient SRAM based In-Memory XNOR/Input and Weight Product Operation for Deep Neural Networks | |
| Yan et al. | Recent progress in InGaZnO FETs for high-density 2T0C DRAM applications | |
| EP0282528A1 (en) | REMANENT MEMORY CELL. | |
| De et al. | Perspective Roadmap of Advanced HfO 2-based Ferroelectric Field Effect Transistors | |
| Breyer et al. | Flexible memory, bit-passing and mixed logic/memory operation of two intercoupled FeFET arrays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |