CN116610590A - 基于zynq平台实现多片fpga远程调试方法及系统 - Google Patents
基于zynq平台实现多片fpga远程调试方法及系统 Download PDFInfo
- Publication number
- CN116610590A CN116610590A CN202310873732.0A CN202310873732A CN116610590A CN 116610590 A CN116610590 A CN 116610590A CN 202310873732 A CN202310873732 A CN 202310873732A CN 116610590 A CN116610590 A CN 116610590A
- Authority
- CN
- China
- Prior art keywords
- debugging
- command
- data
- unit
- zynq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000012545 processing Methods 0.000 claims abstract description 41
- 230000004044 response Effects 0.000 claims description 43
- 238000004891 communication Methods 0.000 claims description 23
- 230000006870 function Effects 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000011161 development Methods 0.000 claims description 11
- 230000003993 interaction Effects 0.000 claims description 11
- 238000005192 partition Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 9
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000007488 abnormal function Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了基于ZYNQ平台实现多片FPGA远程调试方法及系统，调试系统工作时：PC调试机运行FPGA调试EDA软件，并在ZYNQ管理单元的PS端运行的协议处理功能软件，在ZYNQ管理单元的PL端实现的JTAG时序转换逻辑，最后完成ZYNQ管理单元对目标FPGA单元的调试，本发明仅需要使用一条网线就可以实现对数字信号处理系统内的多片FPGA进行在线调试，大大降低了调试成本和硬件设计复杂度。
Description
技术领域
本发明涉及一种基于ZYNQ平台实现多片FPGA远程调试方法及系统。
背景技术
随着国内嵌入式计算系统的高速发展，数字信号处理系统的复杂度越来越高，一个数字信号处理系统中会使用多片FPGA对数字信号进行高速实时的计算处理，此时同时对多片FPGA进行调试是一件非常繁杂的事情，传统的方法是每一片FPGA外接一个JTAG仿真器通过PC端的逻辑开发EDA软件进行FPGA程序的开发调试工作。传统方案需要在每片FPGA的电路设计和结构设计时额外预留JTAG调试接口，这增加了系统设计的复杂度。
如图4所示，在现有技术中心，每片FPGA设计一个JTAG调试接口，PC调试机运行开发调试EDA软件，通过连接一个JTAG仿真器到目标FPGA单元的JTAG调试接口实现对各个FPGA功能程序的在线开发调试功能。
也就意味着，现有情况下，在进行FPGA远程调试时，需要为每片FPGA设计一个调试接口，增加了系统硬件和结构的设计难度。同时调试时需要使用多个JTAG仿真器增加了调试成本。
已有方案每一个目标FPGA都对应一个JTAG调试接口和一个JTAG仿真器，JTAG仿真器通过USB线缆连接到PC机，当需要同时对多个目标FPGA进行调试时，就需要使用多个JTAG仿真器通过USB线缆与PC机相连，然而PC机的USB接口是有限的，这就限制了同时调试多片FPGA的数量。即使PC机的USB满足多片FPGA同时调试的需求，在调试过程中也很容易出现PC机系统底层调试数据交错问题，使PC机运行的FPGA开发EDA软件工作异常甚至崩溃。所以按传统的设计方式，在实际项目开发中实际使用一台PC机通过JTAG仿真器连接一个目标FPGA单元，多片FPGA同时调试时需要使用多台PC机，增加了调试难度和成本。
综上所述，复杂数字信号处理系统中多片FPGA调试困难的问题亟需得到解决。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于ZYNQ平台实现多片FPGA远程调试方法及系统。
本发明的目的是通过以下技术方案来实现的：
基于ZYNQ平台实现多片FPGA远程调试方法，包括以下步骤：
步骤S1：通过网络将PC调试机与数字信号处理系统通信连接，以及
数字信号处理系统上电并完成数字信号处理系统的初始化；
步骤S2：运行PC调试机的EDA软件，以及
向数字信号处理系统的网络端口配置EDA软件的调试工具；
步骤S3：网络与数字信号处理系统中的ZYNQ管理单元的PS端通信连接，并通过网络端口对FPGA单元进行调试，
PS端接收EDA软件发出的调试命令和数据，并对调试命令进行解析，
PL端接受解析好的命令，通过PL端的JTAG时序转换功能单元将调试命令通过标准的JTAG时序发送到目标FPGA单元，实现对目标FPGA单元的在线开发调试功能；
步骤S4：检测是否完成对所有FPGA单元的调试，
PL端将调试命令返回的响应数据组传回EDA软件，EDA通过返回的响应数据检测是否完成对FPGA单元的调试，
如是，结束步骤；
如否，返回步骤S2，并重复执行步骤S2、S3和S4。
进一步的，PL端实现JTAG时序转换逻辑的步骤，其具体实施方式为：
命令寄存器接收PS端转发过来的调试命令和数据，同时控制寄存器接收控制命令完成对移位和数据收发逻辑的控制；
数据移位逻辑单元主要是将调试命令和数据移位转化为标准JTAG协议的TMS、TDI向量数据，同时接收目标FPGA器件返回的TDO向量数据，移位操作后回写到寄存器中等待PS软件读取；
数据发送逻辑单元主是按照TCK时钟发送TMS、TDI向量数据到相应的JTAG信号线上；
数据接收逻辑单元主是按照TCK时钟接收目标FPGA、JTAG TDO信号返回的向量数据。
进一步的，PS端接受调试命令并发送到PL端的具体步骤为：
PS端通过协议处理功能接受PC调试机上EDA软件下发的各种调试命令，并按网络端口分区存储调试命令；以及
根据XVC协议解析命令，将完成解析后的命令和数据转发到PL端。
实施上述方法的具体系统为：基于ZYNQ平台实现多片FPGA远程调试系统，包括PC调试机和数字信号处理系统；
PC调试机，与数字信号处理系统通信连接，完成对数字信号处理系统的初始化和对数字信号处理系统网络端口配置EDA软件的调试工具；
所述数字信号处理系统包括ZYNQ管理单元、JTAG信号线和FPGA单元，所述ZYNQ管理单元通过JTAG信号线与FPGA单元实现数据交互，所述ZYNQ管理单元包括PS端和PL端；
PS端，用于接收EDA软件发出的调试命令和数据，并对调试命令进行解析；
PL端，用于接受PS端解析好的命令，实现对目标FPGA单元的在线开发调试功能；
以及将调试命令返回的响应数据组传回EDA软件，EDA通过返回的响应数据检测是否完成对FPGA单元的调试。
进一步的，所述ZYNQ管理单元设有串口、网络端口、PS端、DDR3器件、EMMC存储器和PL端；
所述网络端口用于连接网线与PC调试机连接，以及与实现PS端与PC调试机的数据交互；
所述PL端通过普通IO管脚连接JTAG信号线与FPGA单元实现数据交互；
所述DDR3器件用于提供程序运行时的内存空间；
所述EMMC存储器用于存储执行软件。
进一步的，所述PS端包括：
网络连接管理模块，用于对PC端的网络连接进行管理，完成与PC调试机的网络数据交互；需要说明的是，整个系统ZYNQ管理单元PS端与PC调试机的网络通信是基于TCP/IP协议来实现的，该功能模块实现TCP/IP协议的服务端程序，服务端开放的每一个网络连接端口会对应一个目标FPGA单元，该模块软件对PC端的网络连接进行管理，完成与调试PC机的网络数据通信，并根据端口信息将调试命令发送到调试命令缓存器中，同时接收调试命令返回的响应数据包，然后发送到PC调试机。
调试命令缓存器，用于按照网络端口信息将PC调试机发送的调试命令数据进行分区缓存，有效防止数据丢包导致PC调试机上的调试软件功能异常。
需要说明的是，调试命令解析是通过循环读取调试命令缓存器中的调试命令数据包，根据XVC通信协议对缓存的调试命令数据进行解析，解析出调试命令需要执行的动作和执行命令需要的参数数据；
调试命令转发则是根据调试命令数据的端口信息将调试命令和命令参数通过数据总线发送到PL端对应的JTAG时序转换功能单元；
调试命令响应查询是通过循环查询读取PL端各个JTAG时序转换功能单元的命令响应寄存器的数据，如果功能单元有命令响应数据，就进行命令响应数据回读；
调试命令响应缓存是根据PL端的JTAG时序转换功能单元对应的网络连接端口对调试命令响应数据进行分区缓存，确保调试命令响应数据包不丢失；
调试命令响应组包通过循环读取调试命令响应缓存区的响应数据，根据调试命令响应类型和命令响应数据将按照xvc通信协议进行组包，组包完成后通过网络连接管理模块发送到PC调试机。
进一步的，所述PL端包括：
命令寄存器模块，与PS端通信连接，用于命令寄存；
移位逻辑控制模块，用于根据命令寄存器模块实现对数据移位逻辑单元、数据发送逻辑单元、数据接收逻辑单元的控制；
数据逻辑移位单元，用于对命令寄存器模块中的数据进行移位操作然后发送给数据发送逻辑单元；
数据发送逻辑单元，用于将数据移位逻辑单元发送来的数据按JTAG时序发送到目标FPGA单元；
数据接收逻辑单元，用于按JTAG时序接收FPGA单元的相应数据。
进一步的，所述命令寄存器模块包括调试命令寄存器、命令数据寄存器、命令控制寄存器、数据长度寄存器和命令响应数据寄存器。
本发明的有益效果是：
本发明仅需要使用一条网线就可以实现对数字信号处理系统内的多片FPGA进行在线调试，大大降低了调试成本和硬件设计复杂度。
同时本方案是基于网络协议实现的调试方式，因此具有远程调试的特性，在复杂的现场调试环境下，不方便使用JTAG仿真器开发调试的场合，本发明提供了一种可行的解决方案，PC调试机与传统方式一样使用FPGA厂商提供的EDA开发软件，对使用本调试系统的开发人员不会增加额外的调试负担，对FPGA逻辑开发人员完全透明。同时本系统采用网络连接端口对各个目标FPGA的调试命令数据包进行分区缓存处理，避免了多片FPGA同时调试时底层调试数据错乱的情况，增加了同时多片FPGA调试时系统的稳定性。
附图说明
图1为本发明技术方案流程框图；
图2为本发明技术方案软件流程框图；
图3为本发明JTAG时序转换功能框图；
图4为现有技术流程框图。
具体实施方式
下面将结合实施例，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1-图3，本发明提供一种基于ZYNQ平台实现多片FPGA远程调试方法和系统的技术方案：
基于ZYNQ平台实现多片FPGA远程调试方法，包括以下步骤：
步骤S1：通过网络将PC调试机与数字信号处理系统通信连接，以及
数字信号处理系统上电并完成数字信号处理系统的初始化；
步骤S2：运行PC调试机的EDA软件，以及
向数字信号处理系统的网络端口配置EDA软件的调试工具；
步骤S3：网络与数字信号处理系统中的ZYNQ管理单元的PS端通信连接，并通过网络端口对FPGA单元进行调试，
PS端接收EDA软件发出的调试命令和数据，并对调试命令进行解析，
PL端接受解析好的命令，通过PL端的JTAG时序转换功能单元将调试命令通过标准的JTAG时序发送到目标FPGA单元，实现对目标FPGA单元的在线开发调试功能；
步骤S4：检测是否完成对所有FPGA单元的调试，
PL端将调试命令返回的响应数据组传回EDA软件，EDA通过返回的响应数据检测是否完成对FPGA单元的调试，
如是，结束步骤；
如否，返回步骤S2，并重复执行步骤S2、S3和S4。
需要说明的是，步骤方法主要通过软件实现，实现的具体方式为：软件主要是在ZYNQ管理单元的ZYNQ处理器上实现，在ZYNQ上的软件实现分为两部分：PS端和PL端，ZYNQ的PS端上运行Linux操作系统，利用Linux系统的TCP/IP协议栈实现与PC调试机的网络互联通信，接收和响应PC调试机通过网络发送过来的调试命令，同时基于通信数据的网络端口信息识别出调试命令的目标FPGA器件，将调试命令转发到PL端对应的JTAG时序转换功能单元，PL端的JTAG时序转换功能单元将调试命令通过标准的JTAG时序发送到目标FPGA器件，从而实现对目标FPGA器件的在线开发调试功能，该方案能够实现与使用传统JTAG仿真器一样的开发调试效果。
进一步的，PL端实现JTAG时序转换逻辑的步骤，其具体实施方式为：
命令寄存器接收PS端转发过来的调试命令和数据，同时控制寄存器接收控制命令完成对移位和数据收发逻辑的控制；
数据移位逻辑单元主要是将调试命令和数据移位转化为标准JTAG协议的TMS、TDI向量数据，同时接收目标FPGA器件返回的TDO向量数据，移位操作后回写到寄存器中等待PS软件读取；
数据发送逻辑单元主是按照TCK时钟发送TMS、TDI向量数据到相应的JTAG信号线上；
数据接收逻辑单元主是按照TCK时钟接收目标FPGA、JTAG TDO信号返回的向量数据。
进一步的，PS端接受调试命令并发送到PL端的具体步骤为：
PS端通过协议处理功能接受PC调试机上EDA软件下发的各种调试命令，并按网络端口分区存储调试命令；以及
根据XVC协议解析命令，将完成解析后的命令和数据转发到PL端。
实施上述方法的具体系统为：一种基于ZYNQ平台实现多片FPGA远程调试系统，包括PC调试机和数字信号处理系统；
PC调试机，与数字信号处理系统通信连接，完成对数字信号处理系统的初始化和对数字信号处理系统网络端口配置EDA软件的调试工具；
所述数字信号处理系统包括ZYNQ管理单元、JTAG信号线和FPGA单元，所述ZYNQ管理单元通过JTAG信号线与FPGA单元实现数据交互，所述ZYNQ管理单元包括PS端和PL端；
PS端，用于接收EDA软件发出的调试命令和数据，并对调试命令进行解析；
PL端，用于接受PS端解析好的命令，实现对目标FPGA单元的在线开发调试功能；
以及将调试命令返回的响应数据组传回EDA软件，EDA通过返回的响应数据检测是否完成对FPGA单元的调试。
进一步的，
ZYNQ管理单元设有串口、网络端口、PS端、DDR3器件、EMMC存储器和PL端；
网络端口用于连接网线与PC调试机连接，以及与实现PS端与PC调试机的数据交互；
PL端通过普通IO管脚连接JTAG信号线与FPGA单元实现数据交互；
DDR3器件用于提供程序运行时的内存空间；
EMMC存储器用于存储执行软件。
由此可见，本发明在硬件设计上删除了传统方案的JTAG调试电路，系统增加ZYNQ管理单元电路，各个FPGA的JTAG调试信号线直接连接到ZYNQ管理单元的PL端的普通IO管脚上，该电路主要器件有：Xilinx的ZYNQ7000、DDR3内存颗粒、EMMC存储器，同时实现了网口和串口电路。
本发明的固件程序部署到ZYNQ7000器件上运行，DDR3器件提供程序运行时的内存空间，EMMC存储器用于存储PS启动固件程序、PL的配置bit文件、部署的文件系统。
进一步的，PS端包括：
网络连接管理模块，用于对PC端的网络连接进行管理，完成与PC调试机的网络数据交互；需要说明的是，整个系统ZYNQ管理单元PS端与PC调试机的网络通信是基于TCP/IP协议来实现的，该功能模块实现TCP/IP协议的服务端程序，服务端开放的每一个网络连接端口会对应一个目标FPGA单元，该模块软件对PC端的网络连接进行管理，完成与调试PC机的网络数据通信，并根据端口信息将调试命令发送到调试命令缓存器中，同时接收调试命令返回的响应数据包，然后发送到PC调试机。
调试命令缓存器，用于按照网络端口信息将PC调试机发送的调试命令数据进行分区缓存，有效防止数据丢包导致PC调试机上的调试软件功能异常。
需要说明的是，调试命令解析是通过循环读取调试命令缓存器中的调试命令数据包，根据XVC通信协议对缓存的调试命令数据进行解析，解析出调试命令需要执行的动作和执行命令需要的参数数据；
调试命令转发则是根据调试命令数据的端口信息将调试命令和命令参数通过数据总线发送到PL端对应的JTAG时序转换功能单元；
调试命令响应查询是通过循环查询读取PL端各个JTAG时序转换功能单元的命令响应寄存器的数据，如果功能单元有命令响应数据，就进行命令响应数据回读；
调试命令响应缓存是根据PL端的JTAG时序转换功能单元对应的网络连接端口对调试命令响应数据进行分区缓存，确保调试命令响应数据包不丢失；
调试命令响应组包通过循环读取调试命令响应缓存区的响应数据，根据调试命令响应类型和命令响应数据将按照xvc通信协议进行组包，组包完成后通过网络连接管理模块发送到PC调试机。
网口电路实现与PC调试机的互联通信。串口用于对ZYNQ管理单元功能调试和完成软件部署时使用，整个调试系统正常工作时可不使用。
各个FPGA单元电路的JTAG信号线直接连接到ZYNQ管理单元PL端的普通IO管脚上，简化了系统调试电路的硬件和结构设计。
进一步的，PL端包括：
命令寄存器模块，与PS端通信连接，用于命令寄存；
移位逻辑控制模块，用于根据命令寄存器模块实现对数据移位逻辑单元、数据发送逻辑单元、数据接收逻辑单元的控制；
数据逻辑移位单元，用于对命令寄存器模块中的数据进行移位操作然后发送给数据发送逻辑单元；
数据发送逻辑单元，用于将数据移位逻辑单元发送来的数据按JTAG时序发送到目标FPGA单元；
数据接收逻辑单元，用于按JTAG时序接收FPGA单元的相应数据。
进一步的，命令寄存器模块包括调试命令寄存器、命令数据寄存器、命令控制寄存器、数据长度寄存器和命令响应数据寄存器。
本申请还涉及到了计算机程序产品，该计算机程序产品包括指令等数据。
本申请还提供了一种芯片系统，该芯片系统包括处理器，用于实现上述内容中所涉及的功能，例如，生成，接收，发送，或处理上述方法中所涉及的数据和/或信息。
该芯片系统，可以由芯片构成，也可以包括芯片和其他分立器件。
上述任一处提到的处理器，可以是一个CPU，微处理器，ASIC，或一个或多个用于控制上述的反馈信息传输的方法的程序执行的集成电路。
在一种可能的设计中，该芯片系统还包括存储器，该存储器，用于保存必要的程序指令和数据。该处理器和该存储器可以解耦，分别设置在不同的设备上，通过有线或者无线的方式连接，以支持该芯片系统实现上述实施例中的各种功能。或者，该处理器和该存储器也可以耦合在同一个设备上。
可选地，该计算机指令被存储在存储器中。
可选地，该存储器为该芯片内的存储单元，如寄存器、缓存等，该存储器还可以是该终端内的位于该芯片外部的存储单元，如ROM或可存储静态信息和指令的其他类型的静态存储设备，RAM等。
可以理解，本申请中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。
非易失性存储器可以是ROM、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electricallyEPROM，EEPROM)或闪存。
易失性存储器可以是RAM，其用作外部高速缓存。RAM有多种不同的类型，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rate SDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhancedSDRAM，ESDRAM)、同步连接动态随机存取存储器(synch link DRAM，SLDRAM)和直接内存总线随机存取存储器。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
Claims (8)
1.基于ZYNQ平台实现多片FPGA远程调试方法，其特征在于：包括以下步骤：
步骤S1：通过网络将PC调试机与数字信号处理系统通信连接，以及
数字信号处理系统上电并完成数字信号处理系统的初始化；
步骤S2：运行PC调试机的EDA软件，以及
向数字信号处理系统的网络端口配置EDA软件的调试工具；
步骤S3：网络与数字信号处理系统中的ZYNQ管理单元的PS端通信连接，并通过网络端口对FPGA单元进行调试，
PS端接收EDA软件发出的调试命令和数据，并对调试命令进行解析，
PL端接受解析好的命令，通过PL端的JTAG时序转换功能单元将调试命令通过标准的JTAG时序发送到目标FPGA单元，实现对目标FPGA单元的在线开发调试功能；
步骤S4：检测是否完成对所有FPGA单元的调试，
PL端将调试命令返回的响应数据组传回EDA软件，EDA通过返回的响应数据检测是否完成对FPGA单元的调试，
如是，结束步骤；
如否，返回步骤S2，并重复执行步骤S2、S3和S4。
2.根据权利要求1所述的基于ZYNQ平台实现多片FPGA远程调试方法，其特征在于：还包括PL端实现JTAG时序转换逻辑的步骤，其具体实施方式为：
接收PS端转发的调试命令和数据，同时接收控制命令完成对移位和数据收发逻辑的控制，并将命令通过标准的JTAG时序发送到目标FPGA单元，实现对目标FPGA单元的在线开发调试。
3.根据权利要求1所述的基于ZYNQ平台实现多片FPGA远程调试方法，其特征在于：PS端接受调试命令并发送到PL端的具体步骤为：
PS端通过协议处理功能接受PC调试机上EDA软件下发的各种调试命令，并按网络端口分区存储调试命令；以及
根据XVC协议解析命令，将完成解析后的命令和数据转发到PL端。
4.基于ZYNQ平台实现多片FPGA远程调试系统，其特征在于：包括PC调试机和数字信号处理系统；
PC调试机，与数字信号处理系统通信连接，完成对数字信号处理系统的初始化和对数字信号处理系统网络端口配置EDA软件的调试工具；
所述数字信号处理系统包括ZYNQ管理单元、JTAG信号线和FPGA单元，所述ZYNQ管理单元通过JTAG信号线与FPGA单元实现数据交互，所述ZYNQ管理单元包括PS端和PL端；
PS端，用于接收EDA软件发出的调试命令和数据，并对调试命令进行解析；
PL端，用于接受PS端解析好的命令，实现对目标FPGA单元的在线开发调试功能；
以及将调试命令返回的响应数据组传回EDA软件，EDA通过返回的响应数据检测是否完成对FPGA单元的调试。
5.根据权利要求4所述的基于ZYNQ平台实现多片FPGA远程调试系统，其特征在于：
所述ZYNQ管理单元设有串口、网络端口、DDR3器件和EMMC存储器；
所述PL端通过普通IO管脚连接JTAG信号线与FPGA单元实现数据交互；
所述DDR3器件用于提供程序运行时的内存空间；
所述EMMC存储器用于存储执行软件。
6.根据权利要求5所述的基于ZYNQ平台实现多片FPGA远程调试系统，其特征在于：所述PS端包括：
网络连接管理模块，用于对PC端的网络连接进行管理，完成与PC调试机的网络数据交互；
调试命令缓存器，用于按照网络端口信息将PC调试机发送的调试命令数据进行分区缓存。
7.根据权利要求5所述的基于ZYNQ平台实现多片FPGA远程调试系统，其特征在于：所述PL端包括：
命令寄存器模块，与PS端通信连接，用于命令寄存；
移位逻辑控制模块，用于根据命令寄存器模块实现对数据移位逻辑单元、数据发送逻辑单元、数据接收逻辑单元的控制；
数据逻辑移位单元，用于对命令寄存器模块中的数据进行移位操作然后发送给数据发送逻辑单元；
数据发送逻辑单元，用于将数据移位逻辑单元发送来的数据按JTAG时序发送到目标FPGA单元；
数据接收逻辑单元，用于按JTAG时序接收FPGA单元的相应数据。
8.根据权利要求7所述的基于ZYNQ平台实现多片FPGA远程调试系统，其特征在于：所述命令寄存器模块包括调试命令寄存器、命令数据寄存器、命令控制寄存器、数据长度寄存器和命令响应数据寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310873732.0A CN116610590A (zh) | 2023-07-17 | 2023-07-17 | 基于zynq平台实现多片fpga远程调试方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310873732.0A CN116610590A (zh) | 2023-07-17 | 2023-07-17 | 基于zynq平台实现多片fpga远程调试方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116610590A true CN116610590A (zh) | 2023-08-18 |
Family
ID=87675018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310873732.0A Pending CN116610590A (zh) | 2023-07-17 | 2023-07-17 | 基于zynq平台实现多片fpga远程调试方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116610590A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117370257A (zh) * | 2023-10-17 | 2024-01-09 | 广东高云半导体科技股份有限公司 | 串口转总线的装置、现场可编程门阵列及其调试方法 |
| CN117728899A (zh) * | 2024-02-06 | 2024-03-19 | 北京东远润兴科技有限公司 | 设备联合调试方法、装置、终端设备以及存储介质 |
| CN117370257B (zh) * | 2023-10-17 | 2024-05-14 | 广东高云半导体科技股份有限公司 | 串口转总线的装置、现场可编程门阵列及其调试方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070016827A1 (en) * | 2005-07-18 | 2007-01-18 | Dell Products L.P. | Systems and methods for providing remotely accessible in-system emulation and/or debugging |
| CN110442488A (zh) * | 2019-07-02 | 2019-11-12 | 中国航空工业集团公司雷华电子技术研究所 | 一种基于Zynq平台通过以太网远程调试FPGA的方法 |
| CN211375588U (zh) * | 2020-03-31 | 2020-08-28 | 北京润科通用技术有限公司 | 一种多调试接口切换电路 |
| CN113992205A (zh) * | 2021-10-26 | 2022-01-28 | 成都中科合迅科技有限公司 | 一种基于zynq的多路dac的参考时钟快速同步系统 |
| CN114113990A (zh) * | 2021-08-31 | 2022-03-01 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 嵌入式边界扫描控制器 |
| CN114138297A (zh) * | 2021-11-05 | 2022-03-04 | 中国航空工业集团公司雷华电子技术研究所 | 一种基于zynq的fpga雷达数据调试系统及调试方法 |
| CN114443401A (zh) * | 2021-12-24 | 2022-05-06 | 南京天朗防务科技有限公司 | 一种fpga的调试方法及装置 |
| CN115048322A (zh) * | 2022-06-27 | 2022-09-13 | 中国电子科技集团公司第十四研究所 | 一种基于zynq的多节点信号处理监测方法 |
-
2023
- 2023-07-17 CN CN202310873732.0A patent/CN116610590A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070016827A1 (en) * | 2005-07-18 | 2007-01-18 | Dell Products L.P. | Systems and methods for providing remotely accessible in-system emulation and/or debugging |
| CN110442488A (zh) * | 2019-07-02 | 2019-11-12 | 中国航空工业集团公司雷华电子技术研究所 | 一种基于Zynq平台通过以太网远程调试FPGA的方法 |
| CN211375588U (zh) * | 2020-03-31 | 2020-08-28 | 北京润科通用技术有限公司 | 一种多调试接口切换电路 |
| CN114113990A (zh) * | 2021-08-31 | 2022-03-01 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 嵌入式边界扫描控制器 |
| CN113992205A (zh) * | 2021-10-26 | 2022-01-28 | 成都中科合迅科技有限公司 | 一种基于zynq的多路dac的参考时钟快速同步系统 |
| CN114138297A (zh) * | 2021-11-05 | 2022-03-04 | 中国航空工业集团公司雷华电子技术研究所 | 一种基于zynq的fpga雷达数据调试系统及调试方法 |
| CN114443401A (zh) * | 2021-12-24 | 2022-05-06 | 南京天朗防务科技有限公司 | 一种fpga的调试方法及装置 |
| CN115048322A (zh) * | 2022-06-27 | 2022-09-13 | 中国电子科技集团公司第十四研究所 | 一种基于zynq的多节点信号处理监测方法 |
Non-Patent Citations (2)
| Title |
|---|
| MARTIN GEIER ET AL.: "Debugging FPGA-accelerated Real-time Systems", 《2020 IEEE REAL-TIME AND EMBEDDED TECHNOLOGY AND APPLICATIONS SYMPOSIUM (RTAS)》, pages 350 - 363 * |
| 朱琛 等: "基于XVC协议的Zedboard平台远程更新与调试", 《单片机与嵌入式系统应用》, pages 2 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117370257A (zh) * | 2023-10-17 | 2024-01-09 | 广东高云半导体科技股份有限公司 | 串口转总线的装置、现场可编程门阵列及其调试方法 |
| CN117370257B (zh) * | 2023-10-17 | 2024-05-14 | 广东高云半导体科技股份有限公司 | 串口转总线的装置、现场可编程门阵列及其调试方法 |
| CN117728899A (zh) * | 2024-02-06 | 2024-03-19 | 北京东远润兴科技有限公司 | 设备联合调试方法、装置、终端设备以及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3929574B2 (ja) | 集積回路装置及びその通信方法 | |
| JP3929573B2 (ja) | 集積回路装置及びその通信方法 | |
| US6430727B1 (en) | Diagnostic procedures in an integrated circuit device | |
| US6279103B1 (en) | Method and device for providing an instruction trace from an on-chip CPU using control signals from the CPU | |
| JP4456420B2 (ja) | ネットワークベースの階層エミュレーションシステム | |
| CN107704346B (zh) | Soc芯片调试方法及调试系统 | |
| US10628548B2 (en) | Flow control in networking system-on-chip verification | |
| JP3998303B2 (ja) | Ｔａｐコントローラを有する集積回路 | |
| EP0849668B1 (en) | Diagnostics system and procedure in an integrated circuit device | |
| CN112286746B (zh) | 针对axi从设备接口的通用验证平台及方法 | |
| JPH10187477A (ja) | テストアクセスポート制御器及びそれを用いた有効な通信方法 | |
| JP2014120155A (ja) | 単一のフィールド・プログラマブル・ゲート・アレイ（ｆｐｇａ）のキャパシティを超過するエンベデッド・プロセッサのデザインのタイミング及びソフトウェアデバッグ用検証モジュール装置 | |
| CN102508753A (zh) | Ip核验证系统 | |
| US6178525B1 (en) | Trigger sequencing controller | |
| CN116610590A (zh) | 基于zynq平台实现多片fpga远程调试方法及系统 | |
| US6041378A (en) | Integrated circuit device and method of communication therewith | |
| JP4504466B2 (ja) | コンピュータシステム内の通信を実行する方法 | |
| US7036046B2 (en) | PLD debugging hub | |
| CN112162879A (zh) | 一种实时多核dsp软件的日志系统 | |
| US8103496B1 (en) | Breakpoint control in an in-circuit emulation system | |
| Lee et al. | A low-cost SOC debug platform based on on-chip test architectures | |
| CN207946806U (zh) | 一种调试器和调试装置 | |
| Sharma | PGAS Communication for Heterogeneous Clusters with FPGAs | |
| CN117194135A (zh) | 通用异步收发传输器的验证方法、系统及计算机设备 | |
| CN112882876A (zh) | 一种pld器件远程调试和配置系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |