CN116598334A - 包括台面区的沟槽结型场效应晶体管 - Google Patents

包括台面区的沟槽结型场效应晶体管 Download PDF

Info

Publication number
CN116598334A
CN116598334A CN202310099170.9A CN202310099170A CN116598334A CN 116598334 A CN116598334 A CN 116598334A CN 202310099170 A CN202310099170 A CN 202310099170A CN 116598334 A CN116598334 A CN 116598334A
Authority
CN
China
Prior art keywords
lateral direction
region
along
mesa
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310099170.9A
Other languages
English (en)
Inventor
H·韦伯
D·卡默兰德
A·里格勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN116598334A publication Critical patent/CN116598334A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开涉及包括台面区的沟槽结型场效应晶体管JFET。JFET包括由第一沟槽和第二沟槽沿着第一侧向方向限制的台面区。第一沟槽和第二沟槽从半导体主体的第一表面延伸到半导体主体中。JFET还包括由第二导电型的第一栅极区和第二栅极区沿着第一侧向方向限制的第一导电型的的台面沟道区，第一pn结由台面沟道区和第一栅极区定义并且第二pn结由台面沟道区和第二栅极区定义。沿着第一侧向方向，台面沟道区包括沿着第一侧向方向具有相同广度的第一、第二和第三台面沟道子区，并且第二台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度大于第一和第三台面沟道子区中的每个台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度。

Description

包括台面区的沟槽结型场效应晶体管
技术领域
本公开涉及一种半导体装置，特别地涉及一种包括台面区的沟槽结型场效应晶体管(沟槽JFET)。
背景技术
新一代半导体装置(例如，结型场效应晶体管(JFET))的技术开发旨在通过缩小装置几何形状来改进电气装置特性并且减小成本。虽然通过缩小装置几何形状可减小成本，但当增加每单位面积的装置功能时必须满足各种折衷和挑战。例如，面积特定接通状态电阻RonxA和受例如夹断电压的可变性影响的可靠性要求之间的折衷需要设计优化。
因此，存在对改进的结型场效应晶体管的需要。
发明内容
本公开的示例涉及一种沟槽结型场效应晶体管(沟槽JFET)。所述JFET包括由第一沟槽和第二沟槽沿着第一侧向方向限制的台面区。第一沟槽和第二沟槽从半导体主体的第一表面延伸到半导体主体中。所述JFET还包括由第二导电型的第一栅极区和第二栅极区沿着第一侧向方向限制的第一导电型的台面沟道区。所述JFET还包括由台面沟道区和第一栅极区定义的第一pn结以及由台面沟道区和第二栅极区定义的第二pn结。沿着第一侧向方向，台面沟道区包括沿着第一侧向方向具有相同广度(extent)的第一、第二和第三台面沟道子区。第二台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度大于第一和第三台面沟道子区中的每个台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度。
本公开的另一示例涉及一种用于制造沟槽结型场效应晶体管(沟槽JFET)的方法。所述方法包括：形成由第一沟槽和第二沟槽沿着第一侧向方向限制的台面区。第一沟槽和第二沟槽从半导体主体的第一表面延伸到半导体主体中。所述方法还包括：形成由第二导电型的第一栅极区和第二栅极区沿着第一侧向方向限制的第一导电型的台面沟道区。第一pn结由台面沟道区和第一栅极区定义，并且第二pn结由台面沟道区和第二栅极区定义。沿着第一侧向方向，台面沟道区包括沿着第一侧向方向具有相同广度的第一、第二和第三台面沟道子区。第二台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度大于第一和第三台面沟道子区中的每个台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度。
本领域技术人员将会在阅读下面的详细描述时并且在观看附图时意识到另外的特征和优点。
附图说明
包括附图以提供对实施例的进一步理解，并且附图被并入在本说明书中并且构成本说明书的一部分。附图图示JFET的示例，并且与描述一起用于解释示例的原理。在下面的详细描述和权利要求中描述另外的示例。
图1是用于图示沟槽JFET的示例的局部剖视图。
图2至4是用于图示图1的沟槽JFET中的掺杂浓度分布(proiile)的示意性曲线图。
具体实施方式
在下面的详细描述中，参照附图，附图形成所述详细描述的一部分并且在附图中作为说明示出JFET的特定实施例。要理解，在不脱离本公开的范围的情况下，可使用其它示例并且可实现结构或逻辑改变。例如，针对一个示例图示或描述的特征能够被结合其它示例使用以产生另一示例。旨在本公开包括这种修改和变化。使用特定语言描述示例，这不应该被解释为限制所附权利要求的范围。附图未按照比例绘制，并且仅用于说明性目的。如果未另外指出，则在不同附图中由相同标号指定对应的元件。
术语“具有”、“含有”、“包含”、“包括”等是开放式的，并且所述术语指示存在陈述的结构、元件或特征，但不排除存在另外的元件或特征。冠词“一(a)”、“一个(an)”和“该”旨在包括复数以及单数，除非上下文清楚地另外指示。
术语“按照电气方式连接”描述按照电气方式连接的元件之间的永久低电阻连接，例如涉及的元件之间的直接接触或者经金属和/或重掺杂半导体的低电阻连接。术语“按照电气方式耦合”包括：可在按照电气方式耦合的元件之间连接适于信号和/或功率传送的一个或多个中间元件，例如可控制以暂时地在第一状态下提供低电阻连接并且在第二状态下提供高电阻电气解耦的元件。欧姆接触是非整流电气结。
针对物理尺寸给出的范围包括边界值。例如，从a到b的参数y的范围读作a≤y≤b。这同样适用于具有一个边界值的范围(比如，“至多”和“至少”)。
术语“在…上”和“在…之上”不要被解释为仅意指“直接在...上”和“直接在...之上”。相反地，如果一个元件位于“另一元件上”或“另一元件之上”(例如，一层“在另一层上”或“在另一层之上”或者“在衬底上”或“在衬底之上”)，则另一部件(例如，另一层)可位于所述两个元件之间(例如，如果一层“在衬底上”或“在衬底之上”，则另一层可位于所述层和所述衬底之间)。
沟槽结型场效应晶体管(沟槽JFET)的示例包括由第一沟槽和第二沟槽沿着第一侧向方向限制的台面区。第一沟槽和第二沟槽从半导体主体的第一表面延伸到半导体主体中。所述JFET还包括由第二导电型的第一栅极区和第二栅极区沿着第一侧向方向限制的第一导电型的台面沟道区。所述JFET还包括由台面沟道区和第一栅极区定义的第一pn结以及由台面沟道区和第二栅极区定义的第二pn结。沿着第一侧向方向，台面沟道区包括沿着第一侧向方向具有相同广度的第一、第二和第三台面沟道子区。第二台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度大于第一和第三台面沟道子区中的每个台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度。
例如，JFET可以是集成电路的一部分，或者可定义分立半导体装置或半导体模块。例如，JFET可以是沟槽和注入垂直沟道JFET(TI-VJFET)。在垂直沟道JFET中，负载电流流动在半导体主体的第一表面之上的第一负载电极和第二表面之上的第二负载电极之间。在垂直沟道JFET中，负载电流可沿着垂直于第一和/或第二表面的垂直方向流动。
例如，第一表面可以是半导体主体的前表面或顶表面，并且第二表面可以是半导体主体的背表面或后表面。例如，半导体主体可经例如第二表面附着到引线框架。在半导体主体的第一表面之上，例如，接合焊盘可被布置并且接合线可被接合在接合焊盘上。
半导体主体可包括或包含(consist of)来自IV族元素半导体、IV-IV化合物半导体材料、III-V化合物半导体材料或II-VI化合物半导体材料的半导体材料。除了别的以外，来自IV族元素半导体的半导体材料的示例包括硅(Si)和锗(Ge)。除了别的以外，IV-IV化合物半导体材料的示例包括碳化硅(SiC)和硅锗(SiGe)。除了别的以外，III-V化合物半导体材料的示例包括砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、磷化铟(InP)、氮化铟镓(InGaN)和砷化铟镓(InGaAs)。除了别的以外，II-VI化合物半导体材料的示例包括碲化镉(CdTe)、碲镉汞(CdHgTe)和碲化镉镁(CdMgTe)。例如，半导体主体可以是晶体SiC半导体衬底。例如，碳化硅晶体可具有六边形多型，例如4H或6H。碳化硅半导体主体可被均匀地掺杂，或者可包括不同掺杂的SiC层部分。碳化硅半导体主体可包括来自具有接近或高于晶体碳化硅的熔点的另一材料的一个或多个层。例如，来自另一材料的层可被嵌入在晶体碳化硅衬底中。碳化硅半导体衬底可具有相同形状和尺寸的两个实质上平行的主表面以及连接所述两个主表面的边缘的侧向表面区域。
JFET可被配置为传导超过1A或超过10A或甚至超过100A的电流。例如，JFET可被设计为具有相同布局的多个晶体管基元的晶体管基元阵列。晶体管基元阵列可以是所述多个晶体管基元的1维或2维规则布置。例如，晶体管基元阵列的所述多个晶体管基元可被按照电气方式并联地连接。例如，垂直沟道JFET晶体管基元阵列的所述多个晶体管基元的源极区可被按照电气方式连接在一起。同样地，垂直沟道JFET晶体管基元阵列的所述多个晶体管基元的漏极区可被按照电气方式连接在一起。例如，垂直沟道JFET晶体管基元阵列的所述多个晶体管基元的栅极区可被按照电气方式连接在一起。晶体管基元阵列的晶体管基元或其一部分(例如，栅极区)可被按照例如条纹、多边形、圆形或椭圆形的形状设计。
例如，晶体管基元阵列的晶体管基元的数量可依赖于最大负载电流。例如，晶体管基元阵列的晶体管基元的数量可例如大于100，或大于1000，或甚至大于10000。JFET可被进一步配置为阻断负载电极之间(例如，JFET的漏极和源极之间)的超过60V、100V、400V、650V、1.2kV、1.7kV、3.3kV、4.5kV、5.5kV、6kV、6.5kV、10kV的电压。例如，阻断电压可对应于在JFET的数据表中指定的电压等级。可通过半导体主体中的漂移区的杂质浓度和/或垂直延伸部来调整JFET的阻断电压。漂移区的掺杂浓度可至少在它的垂直延伸部的部分中随着增加的与第一表面的距离而逐渐地或逐步地增加或减小。根据其它示例，漂移区中的杂质浓度可近似是均匀的。对于基于硅的JFET，漂移区中的平均杂质浓度可在2x1012cm-3和1x1017cm-3之间，例如处于从5x1012cm-3到1x1015cm-3或到2x1015cm-3的范围中。在一些情况下，基于硅的JFET的漂移区中的平均杂质浓度可处于从1x1015cm-3到1x1017cm-3的范围中。在基于SiC的JFET的情况下，漂移区中的平均杂质浓度可在5x1014cm-3和1x1017cm-3之间，例如处于从1x1015cm-3到2x1016cm-3的范围中。漂移区的垂直延伸部可依赖于垂直JFET的电压阻断要求，例如指定的电压等级。当在电压阻断模式下操作垂直JFET时，空间电荷区可根据施加于垂直JFET的阻断电压部分地或完全地通过漂移区垂直延伸。
源电极和漏电极可以是半导体主体之上的配线区域的一部分。配线区域可包括一个或超过一个(例如，两个、三个、四个或甚至更多个)配线层级。每个配线层级可由单一导电层或一堆导电层(例如，(一个或多个)金属层)形成。例如，配线层级可被按照平版印刷方式图案化。在堆叠的配线层级之间，可布置层间介电结构。(一个或多个)接触插头或(一个或多个)接触线可被形成在层间介电结构中的开口中以按照电气方式将不同配线层级的部分(例如，金属线或接触区域)彼此连接。源电极可由第一表面之上的配线区域的一个或多个元件形成。同样地，漏电极可由第二表面之上的配线区域的一个或多个元件形成。
第一导电型的台面沟道区以及第二导电型的第一栅极区和第二栅极区定义由第一沟槽和第二沟槽沿着第一侧向方向限制的台面区。第一沟槽和第二沟槽中的每个沟槽可至少部分地填充有沟槽结构。例如，沟槽结构可包括介电结构。介电结构可包括多个合并的介电部分，所述多个合并的介电部分可例如在材料方面不同。介电结构可以是或者可包括绝缘材料，诸如氧化物(例如，SiO2)、氮化物(例如，Si3N4)、高k电介质或低k电介质或者其任何组合。例如，介电结构可被形成为处置的(disposed)氧化物(TEOS)。沟槽结构还可包括通过例如在第一沟槽和第二沟槽的底侧的介电结构中的开口按照电气方式连接到半导体主体(例如，第一栅极区和第二栅极区和/或主体区)的栅极接触器。栅极接触器可由一种或多种导电材料形成，所述导电材料例如金属、金属硅化物、金属化合物、高度掺杂半导体材料(诸如，高度掺杂多晶硅)。例如，栅极接触器可以是单层(例如，高度掺杂多晶层)或一堆层。
关于与第一表面的任何垂直距离，第一、第二和第三台面沟道子区沿着第一侧向方向具有相同广度。在第一pn结和第二pn结之间的距离例如由于第一沟槽和第二沟槽的侧壁锥度而沿着垂直方向稍微改变的情况下，第一、第二和第三台面沟道区的广度也沿着垂直方向稍微改变以将台面沟道区细分为具有相同侧向广度的三个部分。例如，关于对应于第一沟槽和第二沟槽中的每个沟槽的深度的70％或60％或50％或40％或30％的、与第一表面的垂直距离，第二台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度可大于第一和第三台面沟道子区中的每个台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度。例如，第一沟槽和第二沟槽中的每个沟槽的深度可对应于介电结构的底侧或沟槽结构的栅极接触器的底侧。例如，SiC中的掺杂物可包括用于p型掺杂的Al、B、Be、Ga或其任何组合、用于n型掺杂的N、P或其任何组合。例如，Si中的掺杂物可包括用于p型掺杂的Al、B、Ga、In或其任何组合、用于n型掺杂的P、As、Sb、氢相关施主或其任何组合。
通过提供关于掺杂物的浓度具有以上关系的沟槽JFET，可减小由栅极区和台面沟道区的掺杂分布的重叠引起的沟道电荷量的补偿。这允许稳定台面沟道中的电荷量。因此，沟槽JFET的夹断电压或阈值电压的可变性可减小。
例如，沿着第一侧向方向的台面区的广度可处于从200nm到2μm或从300nm到1.6μm或从400nm到1.2μm的范围中。
例如，沿着第一侧向方向，在第二台面沟道子区的中心的第一导电型的掺杂物的浓度可以是在第一pn结的第一导电型的掺杂物的浓度的至少2倍。在一些示例中，在第二台面沟道子区的中心的第一导电型的掺杂物的浓度是在第一pn结或在第二pn结的第一导电型的掺杂物的浓度的至少3倍或甚至四倍。这可允许进一步减小沟槽JFET的夹断电压或阈值电压的可变性。
例如，沿着第一侧向方向，第一pn结和台面区的最近侧壁之间的第一距离可小于第一pn结和第二台面沟道子区的中心之间的第二距离的两倍。第二台面沟道子区的中心对应于台面区的中心。在一些示例中，沿着第一侧向方向，第一pn结和台面区的最近侧壁之间的第一距离可小于第一pn结和第二台面沟道子区的中心之间的第二距离。
例如，沿着第一侧向方向的第一导电型的掺杂物的浓度的分布可具有一个或多个掺杂峰，并且所述一个或多个掺杂峰中的至少一个掺杂峰沿着第一侧向方向到第二台面沟道子区的中心的距离小于到第一和第二pn结中的最近pn结的距离。这可允许使台面沟道电荷量集中接近台面沟道的中心。因此，沟槽JFET的夹断电压或阈值电压的可变性可进一步减小。
例如，所述一个或多个掺杂峰中的全部掺杂峰沿着第一侧向方向到第二台面沟道子区的中心的距离可小于到第一和第二pn结中的最近pn结的距离。
例如，沿着第一侧向方向，在第二台面沟道子区的中心的第一导电型的掺杂物的浓度可大于台面沟道区中的第一导电型的掺杂物的最大浓度的20％或大于该最大浓度的50％。这可允许台面沟道电荷量进一步集中接近台面沟道的中心。因此，沟槽JFET的夹断电压或阈值电压的可变性可进一步减小。
例如，沿着第一侧向方向的第一导电型的掺杂物的浓度的分布可相对于台面沟道区的中心镜面对称。
例如，沿着第一侧向方向的第一导电型的掺杂物的浓度的分布可具有两个掺杂峰，半峰宽度是沿着第一侧向方向与在所述两个掺杂峰中的每个掺杂峰的第一导电型的掺杂物的浓度朝着第一和第二pn结中的最近pn结减小到1/e的位置的距离，e是欧拉数。沿着第一侧向方向的所述两个掺杂峰之间的距离可处于半峰宽度的50％到400％的范围中。
本公开的另一方面涉及另一沟槽JFET。所述沟槽JFET包括由第一沟槽和第二沟槽沿着第一侧向方向限制的台面区。第一沟槽和第二沟槽从半导体主体的第一表面延伸到半导体主体中。所述JFET还包括由第二导电型的第一栅极区和第二栅极区沿着第一侧向方向限制的第一导电型的台面沟道区。所述JFET还包括由台面沟道区和第一栅极区定义的第一pn结以及由台面沟道区和第二栅极区定义的第二pn结。沿着第一侧向方向，台面沟道区包括沿着第一侧向方向具有相同广度的第一、第二和第三台面沟道子区。沿着第一侧向方向，在第二台面沟道子区的中心的第一导电型的掺杂物的浓度是在第一pn结的第一导电型的掺杂物的浓度的至少2倍。
本公开的另一方面涉及另一沟槽JFET。所述沟槽JFET包括由第一沟槽和第二沟槽沿着第一侧向方向限制的台面区。第一沟槽和第二沟槽从半导体主体的第一表面延伸到半导体主体中。所述JFET还包括由第二导电型的第一栅极区和第二栅极区沿着第一侧向方向限制的第一导电型的台面沟道区。所述JFET还包括由台面沟道区和第一栅极区定义的第一pn结以及由台面沟道区和第二栅极区定义的第二pn结。沿着第一侧向方向，台面沟道区包括沿着第一侧向方向具有相同广度的第一、第二和第三台面沟道子区。第一导电型的掺杂物的浓度的分布沿着第一侧向方向具有一个或多个掺杂峰，并且所述一个或多个掺杂峰中的至少一个掺杂峰沿着第一侧向方向到第二台面沟道子区的中心的距离小于到第一和第二pn结中的最近pn结的距离。
本公开的另一方面涉及另一沟槽JFET。所述沟槽JFET包括由第一沟槽和第二沟槽沿着第一侧向方向限制的台面区。第一沟槽和第二沟槽从半导体主体的第一表面延伸到半导体主体中。所述JFET还包括由第二导电型的第一栅极区和第二栅极区沿着第一侧向方向限制的第一导电型的台面沟道区。所述JFET还包括由台面沟道区和第一栅极区定义的第一pn结以及由台面沟道区和第二栅极区定义的第二pn结。沿着第一侧向方向，台面沟道区包括沿着第一侧向方向具有相同广度的第一、第二和第三台面沟道子区。沿着第一侧向方向，在第二台面沟道子区的中心的第一导电型的掺杂物的浓度大于台面沟道区中的第一导电型的掺杂物的最大浓度的20％或大于该最大浓度的50％。
本公开的另一方面涉及另一沟槽JFET。所述沟槽JFET包括由第一沟槽和第二沟槽沿着第一侧向方向限制的台面区。第一沟槽和第二沟槽从半导体主体的第一表面延伸到半导体主体中。所述JFET还包括由第二导电型的第一栅极区和第二栅极区沿着第一侧向方向限制的第一导电型的台面沟道区。所述JFET还包括由台面沟道区和第一栅极区定义的第一pn结以及由台面沟道区和第二栅极区定义的第二pn结。沿着第一侧向方向，台面沟道区包括沿着第一侧向方向具有相同广度的第一、第二和第三台面沟道子区。第一导电型的掺杂物的浓度的分布沿着第一侧向方向具有两个掺杂峰，半峰宽度是沿着第一侧向方向与在所述两个掺杂峰中的每个掺杂峰的第一导电型的掺杂物的浓度朝着第一和第二pn结中的最近pn结减小到1/e的位置的距离，e是欧拉数。沿着第一侧向方向的所述两个掺杂峰之间的距离处于半峰宽度的50％到400％的范围中。
关于以上关于沟槽JFET描述的特征的结构或功能或技术益处的细节同样地适用于在本文中描述的示例性方法。处理半导体主体可包括与结合提出的概念或者以上或以下描述的一个或多个示例提及的一个或多个方面对应的一个或多个可选的另外特征。
本公开的示例涉及一种用于制造沟槽结型场效应晶体管(沟槽JFET)的方法。所述方法包括：形成由第一沟槽和第二沟槽沿着第一侧向方向限制的台面区，第一沟槽和第二沟槽从半导体主体的第一表面延伸到半导体主体中。所述方法还包括：形成由第二导电型的第一栅极区和第二栅极区沿着第一侧向方向限制的第一导电型的台面沟道区，第一pn结由台面沟道区和第一栅极区定义，并且第二pn结由台面沟道区和第二栅极区定义。沿着第一侧向方向，台面沟道区包括沿着第一侧向方向具有相同广度的第一、第二和第三台面沟道子区。第二台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度大于第一和第三台面沟道子区中的每个台面沟道子区中沿着第一侧向方向平均的第一导电型的掺杂物的浓度。
例如，形成台面沟道区可包括第一导电型的掺杂物的至少一个倾斜离子注入过程，并且离子注入倾斜角可处于5°和35°之间的范围中。通过调整倾斜角，台面沟道电荷量可集中接近台面沟道的中心。
例如，形成台面沟道区可包括第一导电型的掺杂物的至少一个离子注入过程，并且离子注入能量可处于300KeV和2MeV之间的范围中。通过调整第一导电型的掺杂物的离子注入能量，台面沟道电荷量可集中接近台面沟道的中心。
例如，形成第一栅极区和第二栅极区可包括第二导电型的掺杂物的至少一个离子注入过程，并且离子注入能量可处于10KeV和500keV之间的范围中。
例如，形成台面沟道区可包括第一导电型的掺杂物的至少一个离子注入过程，所述至少一个离子注入过程被配置用于比沿着第一侧向方向的台面区的广度的一半大的、沿着第一侧向方向的第一导电型的掺杂物的渗透深度。
以上和以下描述的示例和特征可被组合。
关于以上示例描述的功能和结构细节将同样地适用于在附图中图示并且以下进一步描述的示例性示例。
在下面中，结合附图解释沟槽结型场效应晶体管(沟槽JFET)的另外示例。关于以上示例描述的功能和结构细节将同样地适用于在附图中图示并且以下进一步描述的示例性实施例。在图示的示例中，对于n沟道沟槽JFET，第一导电是n型并且第二导电型是p型。然而，对于p沟道FET，第一导电型也可以是p型并且第二导电型可以是n型。
图1示意性地并且示例性地示出沟槽JFET 100。JFET 100包括由第一沟槽1061和第二沟槽1062沿着第一侧向方向x1限制的台面区103。第一沟槽1061和第二沟槽1062从半导体主体102的第一表面108延伸到半导体主体102中。n掺杂台面沟道区104由第一p掺杂栅极区1101和第二p掺杂栅极区1102沿着第一侧向方向x1限制。第一pn结1121由台面沟道区104和第一栅极区1101定义。第二pn结1122由台面沟道区104和第二栅极区1102定义。台面沟道区104沿着第一侧向方向x1被划分成沿着第一侧向方向x1具有相同广度w的第一台面沟道子区1041、第二台面沟道子区1042和第三台面沟道子区1043。
例如，沿着第一侧向方向x1的台面区103的广度wm可处于从200nm到2μm或从300nm到1.6μm或从400nm到1.2μm的范围中。
对于台面沟道区104，下面的特征中的至少一个适用：
·第二台面沟道子区1042中沿着第一侧向方向x1平均的n型掺杂物的浓度大于第一台面沟道子区1041和第三台面沟道子区1043中的每个台面沟道子区中沿着第一侧向方向x1平均的第一导电型的p型掺杂物的浓度；
·沿着第一侧向方向x1，在第二台面沟道子区1042的中心的n型掺杂物的浓度是在第一pn结1121的n型掺杂物的浓度的至少2倍；
·沿着第一侧向方向x1的n型掺杂物的浓度的分布具有一个或多个掺杂峰，并且所述一个或多个掺杂峰中的至少一个掺杂峰沿着第一侧向方向x1到第二台面沟道子区1142的中心的距离小于到第一pn结1141和第二pn结1142中的最近pn结的距离；
·沿着第一侧向方向x1，在第二台面沟道子区1042的中心的n型掺杂物的浓度大于台面沟道区104中的n型掺杂物的最大浓度的20％；
·沿着第一侧向方向x1的n型掺杂物的浓度的分布具有两个掺杂峰，半峰宽度是沿着第一侧向方向x1与在所述两个掺杂峰中的每个掺杂峰的n型掺杂物的浓度朝着第一pn结1121和第二pn结1122中的最近pn结减小到1/e的位置的距离，e是欧拉数，并且沿着第一侧向方向x1的所述两个掺杂峰之间的距离处于半峰宽度的50％到400％的范围中。
栅极区1101、1102按照电气方式连接到栅电极G。栅电极G可包括填充沟槽1061、1062的至少一部分的栅极接触器(图1中未图示)。例如，经在第一表面108的n+掺杂源极区(图1中未图示)，台面沟道区104按照电气方式连接到源电极S。台面沟道区104变成n掺杂漂移区1021。n掺杂漂移区1021经半导体主体102的第二表面按照电气方式连接到漏电极D，第二表面与第一表面108相对。
图2示意性地并且示例性地图示通过离子注入经过图1中图示的台面区103的第一侧壁1141而引入到台面区103中的p型掺杂cp1和n型掺杂cn1的掺杂浓度分布c的部分。n型本底掺杂浓度分布cref被示例性地图示为恒定掺杂分布。台面区103的中心M对应于第二台面沟道子区1042的中心。例如，用于形成分布cn的示例性离子注入倾斜角可处于5°和35°之间的范围中。例如，用于形成分布cn的示例性离子注入能量可处于300KeV和2MeV之间的范围中。例如，用于形成分布cp的示例性离子注入能量可处于10KeV和500keV之间的范围中。
图3的示意性和示例性曲线图类似于图2，并且进一步图示(即，除了经过第一侧壁1141通过离子注入而引入的分布cn1、cp1之外)通过离子注入经过图1中图示的台面区103的第二侧壁1142而引入到台面区103中的p型掺杂cp2和n型掺杂cn2的掺杂浓度分布c。
图4的示意性和示例性曲线图图示图3中图示的分布的净掺杂浓度分布cnet。净掺杂浓度分布cnetp对应于p掺杂分布cp1、cp2之和，即cnetp＝cp1+cp2，并且净掺杂浓度分布cnetn对应于n掺杂分布cn1、cn2、cref之和，即cnetn＝cn1+cn2+cref。
在第一栅极区1101和第二栅极区1102中，净p掺杂浓度分布cnetp超过净n掺杂浓度分布cnetn。在第一台面沟道子区1041、第二台面沟道子区1042和第三台面沟道子区1043中，净n掺杂浓度分布cnetn超过净p掺杂浓度分布cnetp。第一pn结1121定义第一栅极区1101和第一台面沟道子区1041之间的过渡。第二pn结1122定义第二栅极区1102和第三台面沟道子区1043之间的过渡。
示例性净n掺杂浓度分布cnetn具有两个峰P1、P2。在其它示例中，通过调整离子注入过程(例如，离子注入过程的数量)，可存在一个、三个、四个、五个、六个或甚至更多个峰。当增加用于形成净n掺杂浓度分布cnetn的离子注入过程的数量时，掺杂浓度高地可被形成在例如台面区103的中心。
对于示例性净n掺杂浓度分布cnetn，第二台面沟道子区1042中沿着第一侧向方向x1平均的n掺杂物的浓度大于第一台面沟道子区1041和第三台面沟道子区1043中的每个台面沟道子区中沿着第一侧向方向x1平均的n掺杂物的浓度。
在第二台面沟道子区1042的中心M的n掺杂物的浓度cnnetn1可以是在第一pn结1121的浓度cnetn2的至少2倍。
掺杂峰P1沿着第一侧向方向x1到第二台面沟道子区1042的中心M的距离d11小于到第一pn结1121的距离d12。同样地，掺杂峰P2沿着第一侧向方向x1到第二台面沟道子区1042的中心M的距离d21小于到第二pn结1122的距离d22。
图4中的第一半峰宽度w1表明沿着第一侧向方向x1与在掺杂峰P1的n掺杂物的浓度朝着第一pn结1121减小到1/e的位置的距离，e是欧拉数。沿着第一侧向方向x1的所述两个掺杂峰P1、P2之间的距离d可处于第一半峰宽度w1的50％和400％之间的范围中。同样地，图4中的第二半峰宽度w2表明沿着第一侧向方向x1与在掺杂峰P2的n掺杂物的浓度朝着第二pn结1122减小到1/e的位置的距离，e是欧拉数。沿着第一侧向方向x1的所述两个掺杂峰P1、P2之间的距离d可处于第二半峰宽度w1的50％和400％之间的范围中。
与以前描述的示例和附图中的一个或多个一起提及和描述的方面和特征也可与其它示例中的一个或多个组合以便替换其它示例的相同特征，或者以便另外将所述特征引入到其它示例。
虽然已在本文中图示和描述了特定实施例，但本领域普通技术人员将会理解，在不脱离本发明的范围的情况下，各种替代和/或等同实现可替换示出和描述的特定实施例。本申请旨在覆盖在本文中讨论的特定实施例的任何适配或变化。因此，旨在本发明仅由权利要求及其等同物限制。

Claims (14)

1.一种沟槽结型场效应晶体管，即沟槽JFET(100)，包括：
台面区(103)，由第一沟槽和第二沟槽(1061，1062)沿着第一侧向方向(x1)限制，所述第一沟槽和第二沟槽(1061，1062)从半导体主体(102)的第一表面(108)延伸到所述半导体主体(102)中；
第一导电型的台面沟道区(104)，由第二导电型的第一栅极区和第二栅极区(1101，1102)沿着所述第一侧向方向(x)限制，第一pn结(1121)由所述台面沟道区(104)和所述第一栅极区(1101)定义，并且第二pn结(1122)由所述台面沟道区(104)和所述第二栅极区(1102)定义，并且其中沿着所述第一侧向方向(x1)，所述台面沟道区(104)包括沿着所述第一侧向方向(x1)具有相同广度(w)的第一、第二和第三台面沟道子区(1041，1042，1043)，并且所述第二台面沟道子区(1042)中沿着所述第一侧向方向(x1)平均的所述第一导电型的掺杂物的浓度大于所述第一和第三台面沟道子区(1041，1043)中的每个台面沟道子区中沿着所述第一侧向方向(x1)平均的所述第一导电型的掺杂物的浓度。
2.如前一权利要求所述的沟槽JFET(100)，其中沿着所述第一侧向方向(x1)的所述台面区(103)的广度(wm)处于200nm和2μm的范围中。
3.如前面权利要求中任何一项所述的沟槽JFET(100)，其中，沿着所述第一侧向方向(x1)，在所述第二台面沟道子区(1042)的中心的所述第一导电型的掺杂物的所述浓度是在所述第一pn结(1121)的所述第一导电型的掺杂物的所述浓度的至少2倍。
4.如前面权利要求中任何一项所述的沟槽JFET(100)，其中，沿着所述第一侧向方向(x1)，所述第一pn结(1121)和所述台面区(104)的最近侧壁(1141)之间的第一距离(11)小于所述第一pn结(1121)和所述第二台面沟道子区(1042)的中心之间的第二距离(12)的两倍。
5.如前面权利要求中任何一项所述的沟槽JFET(100)，其中沿着所述第一侧向方向(x1)的所述第一导电型的掺杂物的所述浓度的分布具有一个或多个掺杂峰，并且所述一个或多个掺杂峰中的至少一个掺杂峰沿着所述第一侧向方向(x1)到所述G第二台面沟道子区(1042)的所述中心的距离小于到所述第一和第二pn结(1121，1122)中的最近pn结的距离。
6.如权利要求5所述的沟槽JFET(100)，其中所述一个或多个掺杂峰中的全部掺杂峰沿着所述第一侧向方向(x1)到所述第二台面沟道子区(1042)的所述中心的距离小于到所述第一和第二pn结(1121，1122)中的最近pn结的距离。
7.如前面权利要求中任何一项所述的沟槽JFET(100)，其中沿着所述第一侧向方向(x1)，在所述第二台面沟道子区(1042)的中心的所述第一导电型的掺杂物的所述浓度大于所述台面沟道区(104)中的所述第一导电型的掺杂物的最大浓度的20％。
8.如前面权利要求中任何一项所述的沟槽JFET(100)，其中沿着所述第一侧向方向的所述第一导电型的掺杂物的浓度的所述分布相对于所述台面沟道区(104)的中心镜面对称。
9.如前面权利要求中任何一项所述的沟槽JFET(100)，其中沿着所述第一侧向方向(x1)的所述第一导电型的掺杂物的所述浓度的所述分布具有两个掺杂峰，半峰宽度是沿着所述第一侧向方向(x1)与在所述两个掺杂峰中的每个掺杂峰的所述第一导电型的掺杂物的浓度朝着所述第一和第二pn结(1121，1122)中的最近pn结减小到1/e的位置的距离，e是欧拉数，并且沿着所述第一侧向方向(x1)的所述两个掺杂峰之间的距离处于所述半峰宽度的50％到400％的范围中。
10.一种用于制造沟槽结型场效应晶体管即沟槽JFET(100)的方法，包括：
形成由第一沟槽和第二沟槽(1061，1062)沿着第一侧向方向(x1)限制的台面区(103)，所述第一沟槽和第二沟槽(1061，1062)从半导体主体(102)的第一表面(108)延伸到所述半导体主体(102)中；
形成由第二导电型的第一栅极区和第二栅极区(1101，1102)沿着所述第一侧向方向(x)限制的第一导电型的台面沟道区(104)，第一pn结(1121)由所述台面沟道区(104)和所述第一栅极区(1101)定义，并且第二pn结(1122)由所述台面沟道区(104)和所述第二栅极区(1102)定义，并且其中沿着所述第一侧向方向(x1)，所述台面沟道区(104)包括沿着所述第一侧向方向(x1)具有相同广度(w)的第一、第二和第三台面沟道子区(1041，1042，1043)，并且所述第二台面沟道子区(1042)中沿着所述第一侧向方向(x1)平均的所述第一导电型的掺杂物的浓度大于所述第一和第三台面沟道子区(1041，1043)中的每个台面沟道子区中沿着所述第一侧向方向(x1)平均的所述第一导电型的掺杂物的浓度。
11.如前一权利要求所述的方法，其中形成所述台面沟道区(104)包括所述第一导电型的掺杂物的至少一个倾斜离子注入过程，并且离子注入倾斜角处于5°和35°之间的范围中。
12.如两个前面权利要求中任何一项所述的方法，其中形成所述台面沟道区(104)包括所述第一导电型的掺杂物的至少一个离子注入过程，并且离子注入能量处于300KeV和2MeV之间的范围中。
13.如三个前面权利要求中任何一项所述的方法，其中形成所述第一栅极区和第二栅极区(1121，1122)包括所述第二导电型的掺杂物的至少一个离子注入过程，并且离子注入能量处于10KeV和500keV之间的范围中。
14.如四个前面权利要求中任何一项所述的方法，其中形成所述台面沟道区(104)包括所述第一导电型的掺杂物的至少一个离子注入过程，所述至少一个离子注入过程被配置用于比沿着所述第一侧向方向(x1)的所述台面区(103)的广度(wm)的一半大的、沿着所述第一侧向方向(x1)的所述第一导电型的所述掺杂物的渗透深度。
CN202310099170.9A 2022-02-11 2023-02-09 包括台面区的沟槽结型场效应晶体管 Pending CN116598334A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22156243.2 2022-02-11
EP22156243.2A EP4228009A1 (en) 2022-02-11 2022-02-11 Trench junction field effect transistor comprising a mesa region

Publications (1)

Publication Number Publication Date
CN116598334A true CN116598334A (zh) 2023-08-15

Family

ID=80682379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310099170.9A Pending CN116598334A (zh) 2022-02-11 2023-02-09 包括台面区的沟槽结型场效应晶体管

Country Status (3)

Country Link
US (1) US20230261117A1 (zh)
EP (1) EP4228009A1 (zh)
CN (1) CN116598334A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977713B2 (en) * 2008-05-08 2011-07-12 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
JP2010147405A (ja) * 2008-12-22 2010-07-01 Renesas Technology Corp 半導体装置およびその製造方法
EP3510637A4 (en) * 2016-09-09 2020-04-15 United Silicon Carbide Inc. VERTICAL TRENCH JFET WITH IMPROVED THRESHOLD VOLTAGE CONTROL
JP2018046134A (ja) * 2016-09-14 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP4228009A1 (en) 2023-08-16
US20230261117A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
US10199456B2 (en) Method of manufacturing a semiconductor device having a charge compensation region underneath a gate trench
US9947741B2 (en) Field-effect semiconductor device having pillar regions of different conductivity type arranged in an active area
US9281392B2 (en) Charge compensation structure and manufacturing therefor
US8884360B2 (en) Semiconductor device with improved robustness
CN106024857B (zh) 具有沟道截断环的半导体器件及生产其的方法
US8823084B2 (en) Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
US20160181416A1 (en) Charge-Compensation Device
US9887261B2 (en) Charge compensation device and manufacturing therefor
US11575032B2 (en) Vertical power semiconductor device and manufacturing method
US20220173227A1 (en) Finfet power semiconductor devices
US11404535B2 (en) Semiconductor device and method for producing a semiconductor device
CN114864677A (zh) 晶体管器件及其制造方法
CN116598334A (zh) 包括台面区的沟槽结型场效应晶体管
US20240079503A1 (en) Vertical junction field effect transistor including a plurality of mesa regions
US20230290828A1 (en) Insulated gate bipolar transistor
US20220310838A1 (en) Semiconductor device including a trench strucure
US20220406600A1 (en) Semiconductor device including a field stop region
CN112909084A (zh) 包括绝缘栅双极晶体管的半导体器件
CN115579378A (zh) 包括场停止区的半导体器件
CN115579387A (zh) 包括突出区的半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication