CN116577639A - 一种cis芯片测试方法及测试系统 - Google Patents
一种cis芯片测试方法及测试系统 Download PDFInfo
- Publication number
- CN116577639A CN116577639A CN202310667478.9A CN202310667478A CN116577639A CN 116577639 A CN116577639 A CN 116577639A CN 202310667478 A CN202310667478 A CN 202310667478A CN 116577639 A CN116577639 A CN 116577639A
- Authority
- CN
- China
- Prior art keywords
- test
- task
- unit
- cis
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 351
- 238000001353 Chip-sequencing Methods 0.000 claims abstract description 15
- 238000007405 data analysis Methods 0.000 claims description 19
- 238000003062 neural network model Methods 0.000 claims description 19
- 230000002159 abnormal effect Effects 0.000 claims description 15
- 238000012549 training Methods 0.000 claims description 8
- 238000013528 artificial neural network Methods 0.000 claims description 7
- 238000012163 sequencing technique Methods 0.000 claims description 3
- 238000010998 test method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 101150073480 CIS1 gene Proteins 0.000 description 2
- 101000687808 Homo sapiens Suppressor of cytokine signaling 2 Proteins 0.000 description 2
- 101000687855 Homo sapiens Suppressor of cytokine signaling 3 Proteins 0.000 description 2
- 101100110279 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ATG31 gene Proteins 0.000 description 2
- 102100024784 Suppressor of cytokine signaling 2 Human genes 0.000 description 2
- 102100024283 Suppressor of cytokine signaling 3 Human genes 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- BFAKENXZKHGIGE-UHFFFAOYSA-N bis(2,3,5,6-tetrafluoro-4-iodophenyl)diazene Chemical compound FC1=C(C(=C(C(=C1F)I)F)F)N=NC1=C(C(=C(C(=C1F)F)I)F)F BFAKENXZKHGIGE-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 101000652224 Homo sapiens Suppressor of cytokine signaling 5 Proteins 0.000 description 1
- 101000652226 Homo sapiens Suppressor of cytokine signaling 6 Proteins 0.000 description 1
- 102100030523 Suppressor of cytokine signaling 5 Human genes 0.000 description 1
- 102100030530 Suppressor of cytokine signaling 6 Human genes 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种CIS芯片测试方法及测试系统，该测试方法应用于CIS芯片测试系统，CIS芯片测试系统包括中控单元和测试单元，包括：当待测试CIS芯片被加入测试平台后，中控单元生成关于待测试的CIS芯片的测试任务，指示测试单元执行所述测试任务；测试单元分析测试任务中是否存在相同的测试项，若存在，则将待测试CIS芯片按照先进先出的顺序排序；根据芯片排序结果、测试任务中的测试参数、设备状态以及测试平台运行状态，对测试任务进行星链式任务分配，不同的测试任务并行地执行，相同测试任务按照芯片排序结果串行执行；测试单元将测试任务完成结果以及测试环境、设备状态反馈给所述中控单元。
Description
技术领域
本发明涉及集成电路测试技术领域，尤其涉及一种CIS芯片测试方法及测试系统。
背景技术
随着集成电路的发展，系统的集成度越来越高，互补金属氧化物半导体图像传感器(CMOS image sensor，CIS)芯片出厂前，需要经过不同的测试项目；每个测试参数需要不同的输入配置，并进行不同的数据处理计算。传统的测试方法为串行或者人工单一并行的方式，测试过程中，一旦测试系统发生故障或者其中的测试环境发生变化，都将面临测试停滞或者出错的问题，效率低且不准确，因此亟需提供一种CIS芯片测试方案，以改善上述问题。
发明内容
本发明实施例提供一种CIS芯片测试方法及测试系统，用以实现多芯片、多任务并行测试，提升测试效率。
第一方面，本发明提供一种CIS芯片测试方法，该测试方法应用于CIS芯片测试系统，所述CIS芯片测试系统包括中控单元和测试单元，包括：当待测试CIS芯片被加入测试平台后，中控单元生成关于待测试的CIS芯片的测试任务，以及指示测试单元执行所述测试任务；测试单元分析测试任务中是否存在相同的测试项，若存在，则将待测试CIS芯片按照先进先出的顺序排序；根据芯片排序结果、测试任务中的测试参数、设备状态以及测试平台运行状态，对测试任务进行星链式任务分配，其中，不同的测试任务并行地执行，相同测试任务按照芯片排序结果串行执行；测试单元将测试任务完成结果以及测试环境、设备状态反馈给所述中控单元。
本发明提供的CIS芯片测试方法的有益效果在于：本发明对测试任务进行星链式任务分配，同时进行多芯片、多任务串行并行相结合测试；能够支持温度、光源全参数测试；即便某一环境或者某一系统出现故障，也不会影响其他芯片其他参数的测试，测试效率大大提升。
一种可能的实施例中，当测试单元分析测试任务中的测试项均不同时，测试单元根据所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配。
另一种可能的实施例中，所述方法还包括：测试单元将测试任务完成结果发送至数据分析单元；数据分析单元接收来自测试单元发送的测试任务完成结果，进行数据分析和追溯。
又一种可能的实施例中，所述方法还包括：当设备状态以及测试平台运行状态异常时，测试单元发出报警指示，提醒用户及时更换异常部件。
一种可能的实施例中，中控单元生成关于待测试的CIS芯片的测试任务之前，还包括：根据实际应用数量及测试需求，采用神经网络算法训练测试单元的测试任务的初始分配神经网络模型，比较各个分配方案的花费时间以及精度，在精度满足测试需求的情况下，得到训练后的分配神经网络模型。该实施例有助于训练生成用时最短且效率最高的分配神经网络模型；所述对所述测试任务进行星链式任务分配，包括：按照训练后的分配神经网络模型对所述测试任务进行星链式任务分配。
第二方面，本发明还提供一下测试系统，该系统包括中控单元和测试单元，所述中控单元，用于当待测试CIS芯片被加入测试平台后，生成关于待测试的CIS芯片的测试任务，以及指示测试单元执行所述测试任务；所述测试单元，用于分析测试任务中是否存在相同的测试项，若存在，则将待测试CIS芯片按照先进先出的顺序排序；根据芯片排序结果、所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配，其中，不同的测试任务并行地执行，相同测试任务按照芯片排序结果串行执行；将测试任务完成结果以及测试环境、设备状态反馈给所述中控单元。
本发明提供的CIS芯片测试系统的有益效果在于：该测试系统星链式分配测试任务，更加高效，同时进行多芯片、多任务串行并行相结合测试；能够支持温度、光源全参数测试；即便某一环境或者某一系统出现故障，也不会影响其他芯片其他参数的测试，测试效率大大提升。
一种可能的实施方式中，所述测试单元还用于：当测试单元分析测试任务中的测试项均不同时，测试单元根据所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配。
一种可能的实施方式中，还包括数据分析单元，用于：接收来自测试单元发送的测试任务完成结果，进行数据分析和追溯。
一种可能的实施方式中，测试单元还用于：当设备状态以及测试平台运行状态异常时，发出报警指示，提醒用户及时更换异常部件。
一种可能的实施方式中，中控单元生成关于待测试的CIS芯片的测试任务之前，还用于：根据实际应用数量及测试需求，采用神经网络算法训练测试单元的测试任务的初始分配神经网络模型，比较各个分配方案的花费时间以及精度，在精度满足测试需求的情况下，得到训练后的分配神经网络模型；所述测试单元所述对所述测试任务进行星链式任务分配，具体用于：按照训练后的分配神经网络模型对所述测试任务进行星链式任务分配。
具体效果可以参见上述方法实施例，该处不再赘述。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种CIS芯片测试系统结构示意图；
图2为本发明实施例提供的另一种CIS芯片测试系统结构示意图；
图3为本发明实施例提供的CIS芯片测试方法流程的示意图；
图4为本发明实施例提供的一种测试任务的对列示意图；
图5为本发明实施例提供的另一种CIS芯片测试方法示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本发明的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。术语“连接”包括直接连接和间接连接，除非另外说明。“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
在本发明实施例中，“示例性地”或者“例如”等词用于表示作例子、例证或说明。本发明实施例中被描述为“示例性地”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性地”或者“例如”等词旨在以具体方式呈现相关概念。
图1为本发明实施例提供的一种CIS芯片测试系统，主要包括中控单元101和测试单元102。
中控单元101，用于当待测试CIS芯片被加入测试平台后，生成关于待测试的CIS芯片的测试任务，以及指示测试单元102执行所述测试任务。
测试单元102，用于分析测试任务中是否存在相同的测试项，一种可能的情况下，若存在，则将待测试CIS芯片按照先进先出的顺序排序；根据芯片排序结果、所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配；另一种可能的情况下，当测试单元分析测试任务中的测试项均不同时，测试单元根据所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配。其中，星链式任务分配指的是任意一个测试项的参数节点均可以跳到神经网络周围网络层的最优参数节点，形成如卫星链式一样的网络。不同的测试任务并行地执行，相同测试任务按照芯片排序结果串行执行；将测试任务完成结果以及测试环境、设备状态反馈给所述中控单元101。
应理解，中控单元101生成关于待测试的CIS芯片的测试任务之前，还用于：根据实际应用数量及测试需求，采用神经网络算法训练测试单元的测试任务的初始分配神经网络模型，比较各个分配方案的花费时间以及精度，在精度满足测试需求的情况下，得到训练后的分配神经网络模型。
一种可能的实施例中，上述测试系统还包括数据分析单元103，用于接收来自测试单元102发送的测试任务完成结果，进行数据分析和追溯。
另一种可能的实施例中，测试单元102还用于：当设备状态以及测试平台运行状态异常时，发出报警指示，提醒用户及时更换异常部件。
除此之外，测试系统还可以包括存储器、高低温箱、不同波段光源、电路板若干、套接(Socket)若干，中控单元、存储单元、色卡等等。示例性的，如图2所示，中控单元生成测试任务后下发测试任务的参数配置，然后测试单元对待测CIS芯片进行排序，按照训练后的分配神经网络模型对所述测试任务进行星链式任务分配，最终测试任务完成结果被存储在存储单元中，数据分析单元可以基于存储单元中的信息完成数据分析，再将数据分析结果汇报给中控单元。
本发明实施例还提供一种CIS芯片测试方法，如图3所示，该方法包括如下步骤：
S301，当待测试CIS芯片被加入测试平台后，中控单元生成关于待测试的CIS芯片的测试任务，以及指示测试单元执行所述测试任务。
示例性地，测试任务一般包括多个任务，而且涉及温度、光源等各个参数，如图4所示，待测试CIS芯片放入到不同的套接(Socket)后，包括CIS Socket1至CIS Socket n。参数则可以包括参数1至参数N。
S302，测试单元判断测试任务中是否存在相同的测试项。
S303，若存在，则将待测试CIS芯片按照先进先出的顺序排序；根据芯片排序结果、所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配。其中，不同的测试任务并行地执行，相同测试任务按照芯片排序结果串行执行。
可选的，还包括S304，当测试单元分析测试任务中的测试项均不同时，测试单元根据所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配。其中，不同的测试任务并行地执行，相同测试任务按照芯片排序结果串行执行。
S305，测试单元将测试任务完成结果以及测试环境、设备状态反馈给所述中控单元。
进一步地，结合图5来说，S501，在测试任务开始前，可以先将一颗或多颗CIS芯片放入到不同的套接(Socket)中。S502，然后中控单元101自动录入测试任务，指示测试单元执行测试。S503，测试单元102分析测试任务。S504，测试单元102判断测试任务中是否有相同测试项，若存在相同测试项，则执行S505，否则执行S506。S505，若判断结果显示存在相同测试项，如两个测试项均为25℃暗电流，则将CIS芯片编号按照先进先出的顺序排序。S507，根据测试参数和设备状态以及测试平台情况，进行星链分配。举例来说，如CIS1芯片测试暗电流，CIS2芯片和CIS3芯片排队测试暗电流，而CIS4芯片同时进行灵敏度的测试，CIS5芯片同时进行功耗的测试，CIS6芯片因为设备问题，由高温测试改为排队功耗测试。S506，若测试项均不同，则根据测试参数和设备状态以及测试平台情况，进行星链分配。如CIS1芯片测试暗电流，CIS2芯片测试灵敏度，CIS3芯片测试功耗。S508，测试单元102将测试任务完成情况以及测试环境、设备状态反馈给中控单元101，测试单元102将测试数据发送给数据分析单元103。S509，测试单元102判断是否有未完成项或需要复测项，若是，则返回执行S502，否则执行S510。S510，若均已完成测试，则等待再次下发任务。可选的，后续当设备状态以及测试平台运行状态异常时，测试单元102发出报警指示，提醒用户及时更换异常部件。以及，测试单元102将测试任务完成结果发送至数据分析单元；数据分析单元103接收来自测试单元102发送的测试任务完成结果，进行数据分析和追溯。
一种可能的实施例中，中控单元101生成关于待测试的CIS芯片的测试任务之前，还根据实际应用数量及测试需求，采用神经网络算法训练测试单元的测试任务的初始分配神经网络模型，比较各个分配方案的花费时间以及精度，在精度满足测试需求的情况下，得到训练后的分配神经网络模型。举例来说，比如N颗芯片同时测试M项参数，在设备及环境正常的情况下，分别进行串行以及并行再到饱和并行的NM次训练，比较各个模型时间以及精度，在精度满足测试需求的情况下，得到最优模型方案；同理，继续训练各个异常条件以及测试项条件，得到不同情况下的最优模型方案。
本发明借助分配神经网络模型对测试任务进行星链式任务分配，同时进行多芯片、多任务串行并行相结合测试，另外对测试任务进行星链式任务分配也可以暂缓测试设备异常或条件异常项，并行进行路径最短的测试项，快速准确完成测试任务；能够支持温度、光源全参数测试；即便某一环境或者某一系统出现故障，也不会影响其他芯片其他参数的测试，测试效率大大提升。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。
对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种CIS芯片测试方法，应用于CIS芯片测试系统，所述CIS芯片测试系统包括中控单元和测试单元，其特征在于，包括如下步骤：
当待测试CIS芯片被加入测试平台后，中控单元生成关于待测试的CIS芯片的测试任务，以及指示测试单元执行所述测试任务；
测试单元分析测试任务中是否存在相同的测试项，若存在，则将待测试CIS芯片按照先进先出的顺序排序；根据芯片排序结果、所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配，其中，不同的测试任务并行地执行，相同测试任务按照芯片排序结果串行执行；
测试单元将测试任务完成结果以及测试环境、设备状态反馈给所述中控单元。
2.根据权利要求1所述的CIS芯片测试方法，其特征在于，当测试单元分析测试任务中的测试项均不同时，测试单元根据所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配。
3.根据权利要求1所述的CIS芯片测试方法，其特征在于，还包括：
测试单元将测试任务完成结果发送至数据分析单元；
数据分析单元接收来自测试单元发送的测试任务完成结果，进行数据分析和追溯。
4.根据权利要求1至3任一项所述的CIS芯片测试方法，其特征在于，还包括：
当设备状态以及测试平台运行状态异常时，测试单元发出报警指示，提醒用户及时更换异常部件。
5.根据权利要求1至3任一项所述的CIS芯片测试方法，其特征在于，中控单元生成关于待测试的CIS芯片的测试任务之前，还包括：
根据实际应用数量及测试需求，采用神经网络算法训练测试单元的测试任务的初始分配神经网络模型，比较各个分配方案的花费时间以及精度，在精度满足测试需求的情况下，得到训练后的分配神经网络模型；
所述对所述测试任务进行星链式任务分配，包括：
按照训练后的分配神经网络模型对所述测试任务进行星链式任务分配。
6.一种测试系统，其特征在于，包括中控单元和测试单元，其中：
所述中控单元，用于当待测试CIS芯片被加入测试平台后，生成关于待测试的CIS芯片的测试任务，以及指示测试单元执行所述测试任务；
所述测试单元，用于分析测试任务中是否存在相同的测试项，若存在，则将待测试CIS芯片按照先进先出的顺序排序；根据芯片排序结果、所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配，其中，不同的测试任务并行地执行，相同测试任务按照芯片排序结果串行执行；将测试任务完成结果以及测试环境、设备状态反馈给所述中控单元。
7.根据权利要求6所述的测试系统，其特征在于，所述测试单元还用于：
当测试单元分析测试任务中的测试项均不同时，测试单元根据所述测试任务中的测试参数、设备状态以及测试平台运行状态，对所述测试任务进行星链式任务分配。
8.根据权利要求6所述的测试系统，其特征在于，还包括数据分析单元，用于：
接收来自测试单元发送的测试任务完成结果，进行数据分析和追溯。
9.根据权利要求6至8任一项所述的测试系统，其特征在于，测试单元还用于：
当设备状态以及测试平台运行状态异常时，发出报警指示，提醒用户及时更换异常部件。
10.根据权利要求6至8任一项所述的测试系统，其特征在于，中控单元生成关于待测试的CIS芯片的测试任务之前，还用于：
根据实际应用数量及测试需求，采用神经网络算法训练测试单元的测试任务的初始分配神经网络模型，比较各个分配方案的花费时间以及精度，在精度满足测试需求的情况下，得到训练后的分配神经网络模型；
所述测试单元所述对所述测试任务进行星链式任务分配，具体用于：
按照训练后的分配神经网络模型对所述测试任务进行星链式任务分配。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310667478.9A CN116577639A (zh) | 2023-06-06 | 2023-06-06 | 一种cis芯片测试方法及测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310667478.9A CN116577639A (zh) | 2023-06-06 | 2023-06-06 | 一种cis芯片测试方法及测试系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116577639A true CN116577639A (zh) | 2023-08-11 |
Family
ID=87537800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310667478.9A Pending CN116577639A (zh) | 2023-06-06 | 2023-06-06 | 一种cis芯片测试方法及测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116577639A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118094644A (zh) * | 2024-01-31 | 2024-05-28 | 深圳米飞泰克科技股份有限公司 | 数据处理方法、装置、电子设备及存储介质 |
| CN118409194A (zh) * | 2024-06-28 | 2024-07-30 | 深圳市芯片测试技术有限公司 | 芯片的实时检测方法、装置、设备及存储介质 |
-
2023
- 2023-06-06 CN CN202310667478.9A patent/CN116577639A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118094644A (zh) * | 2024-01-31 | 2024-05-28 | 深圳米飞泰克科技股份有限公司 | 数据处理方法、装置、电子设备及存储介质 |
| CN118409194A (zh) * | 2024-06-28 | 2024-07-30 | 深圳市芯片测试技术有限公司 | 芯片的实时检测方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116577639A (zh) | 一种cis芯片测试方法及测试系统 | |
| CN107861864A (zh) | 自动化测试方法、系统及计算机可读存储介质 | |
| US20100049356A1 (en) | Remote test facility with wireless interface to local test facilities | |
| CN113448787B (zh) | 晶圆异常分析的方法、装置、电子设备及可读存储介质 | |
| Ovacik et al. | A shifting bottleneck algorithm for scheduling semiconductor testing operations | |
| CN107462821B (zh) | 晶圆测试机台的远端监控方法及系统 | |
| CN111966597B (zh) | 测试数据生成方法及装置 | |
| CN116414639B (zh) | 芯片测试机的测试调度方法及装置、电子设备、存储介质 | |
| US7253606B2 (en) | Framework that maximizes the usage of testhead resources in in-circuit test system | |
| CN108805381B (zh) | 配置单元、检测系统及检测方法 | |
| WO2024217001A1 (zh) | 芯片瞬态故障下的功能安全测试方法、装置及设备 | |
| CN109002397A (zh) | 一种控制器冒烟测试系统及测试方法 | |
| CN113391970A (zh) | 一种面向异构众核处理器的芯片测试方法及装置 | |
| EP4070194A1 (en) | Identifying causes of anomalies observed in an integrated circuit chip | |
| US20230367936A1 (en) | Verification method, electronic device and storage medium | |
| CN110988662A (zh) | 一种基于fpga原型验证开发板的信号调试系统及方法 | |
| CN109739511A (zh) | 一种提高代码验证效率的方法、装置、计算机设备及存储介质 | |
| CN116302344A (zh) | 一种批量生成硬件仿真自动化过程的方法及系统 | |
| CN112083318B (zh) | 一种芯片功耗的检测方法和装置 | |
| CN112748325A (zh) | 一种眼图测试方法、装置及设备 | |
| CN114116497A (zh) | 测试方法与装置、服务器 | |
| CN110502429A (zh) | 测试系统的管理方法、装置、设备及存储介质 | |
| Lee et al. | Test item priority estimation for high parallel test efficiency under ATE debug time constraints | |
| US9274173B2 (en) | Selective test pattern processor | |
| CN117215858B (zh) | 一种自动化进行服务器整机测试的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |