CN110988662A - 一种基于fpga原型验证开发板的信号调试系统及方法 - Google Patents

一种基于fpga原型验证开发板的信号调试系统及方法 Download PDF

Info

Publication number
CN110988662A
CN110988662A CN201911247016.1A CN201911247016A CN110988662A CN 110988662 A CN110988662 A CN 110988662A CN 201911247016 A CN201911247016 A CN 201911247016A CN 110988662 A CN110988662 A CN 110988662A
Authority
CN
China
Prior art keywords
user
development board
setting
signals
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911247016.1A
Other languages
English (en)
Other versions
CN110988662B (zh
Inventor
张吉锋
李川
曹叶
谢超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sierxin Technology Co ltd
Original Assignee
S2C Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by S2C Inc filed Critical S2C Inc
Priority to CN201911247016.1A priority Critical patent/CN110988662B/zh
Publication of CN110988662A publication Critical patent/CN110988662A/zh
Application granted granted Critical
Publication of CN110988662B publication Critical patent/CN110988662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种基于FPGA原型验证开发板的信号调试系统及方法，所述系统包括：探测设置模块，DM连接器分配模块，根据信号探测设置的结果，给用户选择不同开发板上连接器的数量；设置分析器模块，供用户选择开发板上需要查找的信号，并将选择的信号和被选中的开发板关联，抓取这些信号的波形；DM调试模块，用于用户在准备工作完成之后，对开发板进行调试，设定条件组合并根据设置分析器模块中的结果获取开发板中查找信号的波形；运行时间工程模块，将用户设计导入到各个开发板中；接口模块，用于获取用户的开发板设计和信号，并发送给DM调试板进行调试，方便用户对开发板设计过程中的各个问题进行调试，能有效的解决背景技术提出的问题。

Description

一种基于FPGA原型验证开发板的信号调试系统及方法
技术领域
本发明涉及开发板设计技术领域，具体为一种基于FPGA原型验证开发板的信号调试系统及方法。
背景技术
开发板是用来进行嵌入式系统开发的电路板，包括中央处理器、存储器、输入设备、输出设备、数据通路/总线和外部资源接口等一系列硬件组件。开发板一般由嵌入式系统开发者根据开发需求自己订制，也可由用户自行研究设计。开发板是为初学者了解和学习系统的硬件和软件，同时部分开发板也提供的基础集成开发环境和软件源代码和硬件原理图等。常见的开发板有51、ARM、FPGA、DSP开发板。
在FPGA原型验证开发板开发设计的过程中，一般为了加快开发进程，需要进行信号调试，而传统的信号调试方式往往采用人工形式完成，操作复杂且不方便，不利于开发过程的加快。
发明内容
为了克服现有技术方案的不足，本发明提供一种基于FPGA原型验证开发板的信号调试系统及方法，方便用户对开发板设计过程中的各个问题进行调试，有利于加快开发板的设计开发流程，能有效的解决背景技术提出的问题。
本发明解决其技术问题所采用的技术方案是：
一种基于FPGA原型验证开发板的信号调试系统，包括：
探测设置模块，用于给用户提供一个设置框，用来设置哪些信号需要增加探测设置，哪些信号不需要增加探测设置；
DM连接器分配模块，和探测设置模块电连接，根据信号探测设置的结果，用来给用户提供设置权限，根据给用户选择不同开发板上连接器的数量；
设置分析器模块，供用户选择开发板上需要查找的信号，并将选择的信号和被选中的开发板关联，抓取这些信号的波形，并将每一个被选中的开发板单独组成一个组，并将每个组中不同的需要被查找的信号以表格形式列出；
DM调试模块，用于用户在准备工作完成之后，对开发板进行调试，设定条件组合并根据设置分析器模块中的结果获取开发板中查找信号的波形；
运行时间工程模块，用于设置各个开发板所关联的连接器的数量，并将用户设计导入到各个开发板中；
接口模块，用于获取用户的开发板设计，用户设置的查找信号和启动信号，并发送给DM调试板进行调试，将调试后的结果发送至用户。
进一步地，所述探测设置模块为用户获取开发板设计中所有信号的描述信息，并允许用户增加或者删除对其中任意信号的查找设置。
进一步地，所述DM连接器分配模块还用来检查开发板上连接的DM连接器的数量和需要查找的信号数量，当存在开发板上需要查找的信号数量超过当前开发板上连接的DM连接器能支持的信号数量，自动报错并预警提醒。
进一步地，所述设置分析器模块生成的结果通过以太网和外部设备连接。
进一步地，所述DM调试模块的准备工作包括：在当前开发板工程的后续用户配置操作全部完成，并生成二进制bin文件，并把生成的各个开发板对应的bin文件写入到各个开发板中。
进一步地，所述接口模块中的DM调试板通过DM连接器读取各个开发板上的各个FPGA的查找信号，并保存一定时钟周期的信号数据，并判断触发条件是否满足，并在用户设置的触发条件满足求得情况下触发，将用户设定的时间范围的查号信号的数据发送至用户。
一种基于FPGA原型验证开发板的信号调试方法，包括：
通过探测设置模块给用户提供一个设置框，用来设置哪些信号需要增加探测设置，哪些信号不需要增加探测设置；
根据探测设置模块的设置结果，通过DM连接器分配模块给用户提供设置权限，根据给用户选择不同开发板上连接器的数量；
通过设置分析器模块给用户选择开发板上需要查找的信号，并将选择的信号和被选中的开发板关联，抓取这些信号的波形，并将每一个被选中的开发板单独组成一个组，并将每个组中不同的需要被查找的信号以表格形式列出；
在用户在准备工作完成之后，通过DM调试模块对开发板进行调试，设定条件组合并根据设置分析器模块中的结果获取开发板中查找信号的波形；
通过运行时间工程模块设置各个开发板所关联的连接器的数量，并将用户设计导入到各个开发板中；
采用接口模块获取用户的开发板设计，用户设置的查找信号和启动信号，并将获取的结果发送给DM调试板进行调试，将调试后的结果发送至用户。
与现有技术相比，本发明的有益效果是：
本发明方便用户将探测引脚关联到芯片设计中的任意信号，以通过DM调试板获取相应信号在芯片设计正常运行时各个时段的工作波形，同时保持芯片设计功能正常运行不受干扰，从而方便对芯片设计的中各种问题的调试，便利和加快芯片设计开发流程。
附图说明
图1为本发明的信号调试方法整体工作流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种基于FPGA原型验证开发板的信号调试系统，包括：
探测设置模块，用于给用户提供一个设置框，用来设置哪些信号需要增加探测设置，哪些信号不需要增加探测设置；
所述探测设置模块为用户获取开发板设计中所有信号的描述信息，并允许用户增加或者删除对其中任意信号的查找设置。
DM连接器分配模块，和探测设置模块电连接，根据信号探测设置的结果，用来给用户提供设置权限，根据给用户选择不同开发板上连接器的数量；
所述DM连接器分配模块还用来检查开发板上连接的DM连接器的数量和需要查找的信号数量，当存在开发板上需要查找的信号数量超过当前开发板上连接的DM连接器能支持的信号数量，自动报错并预警提醒。
设置分析器模块，供用户选择开发板上需要查找的信号，并将选择的信号和被选中的开发板关联，抓取这些信号的波形，并将每一个被选中的开发板单独组成一个组，并将每个组中不同的需要被查找的信号以表格形式列出；
所述设置分析器模块生成的结果通过以太网和外部设备连接。
DM调试模块，用于用户在准备工作完成之后，对开发板进行调试，设定条件组合并根据设置分析器模块中的结果获取开发板中查找信号的波形；
所述DM调试模块的准备工作包括：在当前开发板工程的后续用户配置操作全部完成，并生成二进制bin文件，并把生成的各个开发板对应的bin文件写入到各个开发板中。
运行时间工程模块，用于设置各个开发板所关联的连接器的数量，并将用户设计导入到各个开发板中；
接口模块，用于获取用户的开发板设计，用户设置的查找信号和启动信号，并发送给DM调试板进行调试，将调试后的结果发送至用户。
所述接口模块中的DM调试板通过DM连接器读取各个开发板上的各个FPGA的查找信号，并保存一定时钟周期的信号数据，并判断触发条件是否满足，并在用户设置的触发条件满足求得情况下触发，将用户设定的时间范围的查号信号的数据发送至用户。
在本方案中，用户在建立开发板工程导入设计后，可以指定设计中的哪些信号需要关联探测引脚；在设计分割之后，用户可以设定哪些信号需要进行查找，哪些信号可以用于作为触发信号，然后设定各个引脚和PIO关联关系和布局布线，生成二进制bin文件导入FPGA之后，用户动态组合Trigger信号，针对用户之前设定的需要Trace的信号，通知DM调试板，根据用户设置的不同的条件抓取不同的时间节点和时间范围的波形数据并显示出来，以便用户对开发板设计中存在的问题进行具体的检查和调试，从而使得用户可以快速，方便地检查，调试基于多块FPGA的大容量，复杂程度高的芯片设计，加快SOC产品的开发流程。
如图1所示，本发明还提供了一种基于FPGA原型验证开发板的信号调试方法，包括：
通过探测设置模块给用户提供一个设置框，用来设置哪些信号需要增加探测设置，哪些信号不需要增加探测设置；
根据探测设置模块的设置结果，通过DM连接器分配模块给用户提供设置权限，根据给用户选择不同开发板上连接器的数量；
通过设置分析器模块给用户选择开发板上需要查找的信号，并将选择的信号和被选中的开发板关联，抓取这些信号的波形，并将每一个被选中的开发板单独组成一个组，并将每个组中不同的需要被查找的信号以表格形式列出；
在用户在准备工作完成之后，通过DM调试模块对开发板进行调试，设定条件组合并根据设置分析器模块中的结果获取开发板中查找信号的波形；
通过运行时间工程模块设置各个开发板所关联的连接器的数量，并将用户设计导入到各个开发板中；
采用接口模块获取用户的开发板设计，用户设置的查找信号和启动信号，并将获取的结果发送给DM调试板进行调试，将调试后的结果发送至用户。
其中，所述探测设置模块为用户获取开发板设计中所有信号的描述信息，并允许用户增加或者删除对其中任意信号的查找设置。
所述DM连接器分配模块还用来检查开发板上连接的DM连接器的数量和需要查找的信号数量，当存在开发板上需要查找的信号数量超过当前开发板上连接的DM连接器能支持的信号数量，自动报错并预警提醒。
所述设置分析器模块生成的结果通过以太网和外部设备连接。
所述DM调试模块的准备工作包括：在当前开发板工程的后续用户配置操作全部完成，并生成二进制bin文件，并把生成的各个开发板对应的bin文件写入到各个开发板中。
所述接口模块中的DM调试板通过DM连接器读取各个开发板上的各个FPGA的查找信号，并保存一定时钟周期的信号数据，并判断触发条件是否满足，并在用户设置的触发条件满足求得情况下触发，将用户设定的时间范围的查号信号的数据发送至用户。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (7)

1.一种基于FPGA原型验证开发板的信号调试系统，其特征在于，包括：
探测设置模块，用于给用户提供一个设置框，用来设置哪些信号需要增加探测设置，哪些信号不需要增加探测设置；
DM连接器分配模块，和探测设置模块电连接，根据信号探测设置的结果，用来给用户提供设置权限，根据给用户选择不同开发板上连接器的数量；
设置分析器模块，供用户选择开发板上需要查找的信号，并将选择的信号和被选中的开发板关联，抓取这些信号的波形，并将每一个被选中的开发板单独组成一个组，并将每个组中不同的需要被查找的信号以表格形式列出；
DM调试模块，用于用户在准备工作完成之后，对开发板进行调试，设定条件组合并根据设置分析器模块中的结果获取开发板中查找信号的波形；
运行时间工程模块，用于设置各个开发板所关联的连接器的数量，并将用户设计导入到各个开发板中；
接口模块，用于获取用户的开发板设计，用户设置的查找信号和启动信号，并发送给DM调试板进行调试，将调试后的结果发送至用户。
2.根据权利要求1所述的一种基于FPGA原型验证开发板的信号调试系统，其特征在于，所述探测设置模块为用户获取开发板设计中所有信号的描述信息，并允许用户增加或者删除对其中任意信号的查找设置。
3.根据权利要求1所述的一种基于FPGA原型验证开发板的信号调试系统，其特征在于，所述DM连接器分配模块还用来检查开发板上连接的DM连接器的数量和需要查找的信号数量，当存在开发板上需要查找的信号数量超过当前开发板上连接的DM连接器能支持的信号数量，自动报错并预警提醒。
4.根据权利要求1所述的一种基于FPGA原型验证开发板的信号调试系统，其特征在于，所述设置分析器模块生成的结果通过以太网和外部设备连接。
5.根据权利要求1所述的一种基于FPGA原型验证开发板的信号调试系统，其特征在于，所述DM调试模块的准备工作包括：在当前开发板工程的后续用户配置操作全部完成，并生成二进制bin文件，并把生成的各个开发板对应的bin文件写入到各个开发板中。
6.根据权利要求1所述的一种基于FPGA原型验证开发板的信号调试系统，其特征在于，所述接口模块中的DM调试板通过DM连接器读取各个开发板上的各个FPGA的查找信号，并保存一定时钟周期的信号数据，并判断触发条件是否满足，并在用户设置的触发条件满足求得情况下触发，将用户设定的时间范围的查号信号的数据发送至用户。
7.一种基于FPGA原型验证开发板的信号调试方法，其特征在于，包括：
通过探测设置模块给用户提供一个设置框，用来设置哪些信号需要增加探测设置，哪些信号不需要增加探测设置；
根据探测设置模块的设置结果，通过DM连接器分配模块给用户提供设置权限，根据给用户选择不同开发板上连接器的数量；
通过设置分析器模块给用户选择开发板上需要查找的信号，并将选择的信号和被选中的开发板关联，抓取这些信号的波形，并将每一个被选中的开发板单独组成一个组，并将每个组中不同的需要被查找的信号以表格形式列出；
在用户在准备工作完成之后，通过DM调试模块对开发板进行调试，设定条件组合并根据设置分析器模块中的结果获取开发板中查找信号的波形；
通过运行时间工程模块设置各个开发板所关联的连接器的数量，并将用户设计导入到各个开发板中；
采用接口模块获取用户的开发板设计，用户设置的查找信号和启动信号，并将获取的结果发送给DM调试板进行调试，将调试后的结果发送至用户。
CN201911247016.1A 2019-12-09 2019-12-09 一种基于fpga原型验证开发板的信号调试系统及方法 Active CN110988662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911247016.1A CN110988662B (zh) 2019-12-09 2019-12-09 一种基于fpga原型验证开发板的信号调试系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911247016.1A CN110988662B (zh) 2019-12-09 2019-12-09 一种基于fpga原型验证开发板的信号调试系统及方法

Publications (2)

Publication Number Publication Date
CN110988662A true CN110988662A (zh) 2020-04-10
CN110988662B CN110988662B (zh) 2022-08-02

Family

ID=70091097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911247016.1A Active CN110988662B (zh) 2019-12-09 2019-12-09 一种基于fpga原型验证开发板的信号调试系统及方法

Country Status (1)

Country Link
CN (1) CN110988662B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112148617A (zh) * 2020-10-09 2020-12-29 中国科学技术大学 一种用于远程实验平台的波形采样调试方法
CN113504463A (zh) * 2021-07-02 2021-10-15 芯启源(上海)半导体科技有限公司 一种fpga原型验证中探针信号复用方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093402A (ko) * 2000-03-28 2001-10-29 김남도 내장형 시스템을 위한 신속 프로토타이핑 장치 및 이를이용한 디버깅 방법
US20040030999A1 (en) * 2002-08-09 2004-02-12 Chun Kit Ng Method and system for debugging using replicated logic
US20060041803A1 (en) * 2004-04-26 2006-02-23 Agilent Technologies, Inc. Apparatus and method for dynamic in-circuit probing of field programmable gate arrays
US20070168749A1 (en) * 2005-12-19 2007-07-19 Stewart James B Iii Method and system for tracing program execution in field programmable gate arrays
CN203260029U (zh) * 2013-04-28 2013-10-30 杭州士兰微电子股份有限公司 基于fpga的系统芯片原型验证调试装置
CN107526614A (zh) * 2017-08-30 2017-12-29 苏州思得普信息科技有限公司 Fpga开发板及其通信方法
CN110032482A (zh) * 2019-04-11 2019-07-19 盛科网络（苏州）有限公司 片上调试装置和方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093402A (ko) * 2000-03-28 2001-10-29 김남도 내장형 시스템을 위한 신속 프로토타이핑 장치 및 이를이용한 디버깅 방법
US20040030999A1 (en) * 2002-08-09 2004-02-12 Chun Kit Ng Method and system for debugging using replicated logic
US20060041803A1 (en) * 2004-04-26 2006-02-23 Agilent Technologies, Inc. Apparatus and method for dynamic in-circuit probing of field programmable gate arrays
US20070168749A1 (en) * 2005-12-19 2007-07-19 Stewart James B Iii Method and system for tracing program execution in field programmable gate arrays
CN203260029U (zh) * 2013-04-28 2013-10-30 杭州士兰微电子股份有限公司 基于fpga的系统芯片原型验证调试装置
CN107526614A (zh) * 2017-08-30 2017-12-29 苏州思得普信息科技有限公司 Fpga开发板及其通信方法
CN110032482A (zh) * 2019-04-11 2019-07-19 盛科网络（苏州）有限公司 片上调试装置和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
何勇 等: "一种低代价零开销SoC在线调试系统设计", 《微电子学与计算机》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112148617A (zh) * 2020-10-09 2020-12-29 中国科学技术大学 一种用于远程实验平台的波形采样调试方法
CN113504463A (zh) * 2021-07-02 2021-10-15 芯启源(上海)半导体科技有限公司 一种fpga原型验证中探针信号复用方法

Also Published As

Publication number Publication date
CN110988662B (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
CN110988662B (zh) 一种基于fpga原型验证开发板的信号调试系统及方法
CN104483959A (zh) 故障模拟与测试系统
CN113434355B (zh) 模块验证方法、uvm验证平台、电子设备及存储介质
CN112131118A (zh) Mock测试方法、装置、电子设备及计算机可读存储介质
CN111124789B (zh) 一种芯片仿真调试系统及调试方法
CN111339731A (zh) 一种面向SoC的FPGA验证平台和验证方法
CN113138929A (zh) 分布式接口测试方法、装置、电子设备及存储介质
CN112732508A (zh) 一种基于Zynq的可配置通用IO测试系统及测试方法
CN111812373A (zh) 一种PCIe主板信号自动测试装置
CN111090039A (zh) Fpga功能测试方法及装置
CN102478624A (zh) 电路板测试分析报告自动生成系统及方法
CN112067978A (zh) 一种基于fpga的fpga筛选测试系统及方法
CN114996127A (zh) 固态硬盘固件模块智能化测试方法及系统
CN110968004B (zh) 一种基于FPGA原型验证开发板的Cable测试系统
CN114443445B (zh) 硬盘点灯方法、装置、电子设备及存储介质
US20200117799A1 (en) Graphical user interface tool for configuring a vehicle's intrusion detection system
CN211979128U (zh) Fpga功能测试装置
CN115470106A (zh) 一种可重构芯片的验证方法和系统
CN112859660B (zh) 一种设备同步控制方法、装置、终端及系统
CN109361192B (zh) 一种终端设备、定值修改方法及装置
CN114116488A (zh) 测试覆盖率信息获取方法、装置、设备及存储介质
CN108846202B (zh) 一种检查模拟地和数字地电气连接的方法及装置
CN110988661A (zh) 一种fpga原型验证开发板时分分析系统、方法、介质及终端
CN217932494U (zh) 一种单片机通用老化板
CN112115007B (zh) 倒计时显示器的调试方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120

Applicant after: Shanghai Guowei silcore Technology Co.,Ltd.

Address before: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120

Applicant before: S2C, Inc.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120

Patentee after: Shanghai Sierxin Technology Co.,Ltd.

Address before: Room 660-12, building 2, 351 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200120

Patentee before: Shanghai Guowei silcore Technology Co.,Ltd.