CN116565826A - 一种均流电路 - Google Patents

Abstract

本申请提供一种均流电路，包括N个电压跟随器、N个电源和N个电阻，其中N个电压跟随器与N个电源一一对应，并与N个电阻一一对应，每个电压跟随器分别与对应的电源、对应的电阻的第一端连接，每个电压跟随器连接的电阻的第二端之间相互连接。通过利用每个电压跟随器检测其对应的电源提供的电压的变化和对应的电阻的阻值，可以及时调整对应的电阻的电压，进而可以保证每个电压跟随器连接的电阻上的电流是根据电阻的阻值确定的，实现均流的目的。

Description

一种均流电路

技术领域

本申请实施例涉及电流控制技术领域，尤其涉及一种均流电路。

背景技术

目前，现有技术中通常是利用金手指或者连接器为负载供电。例如，通过最大功率为75W的金手指为需求50W的负载进行供电；或者，通过最大功率为75W的连接器为需求50W的负载进行供电。但是当负载需求发生变化时，需要人为对负载进行功率划分后通过金手指或者连接器进行供电，操作复杂。

另外，当最大功率的金手指依然不能满足负载需求时，还可以先将金手指和连接器进行短接，然后根据短接后的金手指和连接器为负载供电。例如，将最大功率为75W的金手指和最大功率为225W的连接器连接后，给需求120W的负载供电；这里，最大功率为225W的连接器还可以给需求120W的另一个负载供电。但是这样会由于供电路径不同导致两个负载上的电流不均衡。

现有技术中是利用检流电阻对每条供电路径上的电流进行采样，并利用可编程逻辑器件(complex programable logic device，CPLD)生成金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOS)的栅极控制信号，通过栅极控制信号控制MOS晶体管的栅源电压，进而改变MOS晶体管的沟道电阻，实现均流。但是CPLD占板面积大，且还需要复杂控制逻辑生成栅极控制信号，操作复杂。

发明内容

本申请提供一种均流电路，可以使得负载的电流是根据负载本身的阻值确定的。

第一方面，本申请提供一种均流电路，所述均流电路包括：N个电压跟随器、N个电源和N个电阻；所述N个电压跟随器与所述N个电源一一对应，并与所述N个电阻一一对应；每个电压跟随器分别与对应的电源、对应的电阻的第一端连接，每个电压跟随器连接的电阻的第二端之间相互连接；第一电压跟随器，用于基于第一电源提供的电压的变化，和所述第一电阻的阻值，调整第一电阻的电压，使得所述第一电阻上的电流是根据所述第一电阻的阻值确定的；其中，所述第一电压跟随器是所述N个电压跟随器中的任意一个电压跟随器，所述第一电源是所述第一电压跟随器对应的电源，所述第一的电阻是所述第一电压跟随器对应的电阻。

相对于现有技术，本申请通过设计每个电压跟随器分别与对应的电源、对应的电阻的第一端连接，以及每个电压跟随器连接的电阻的第二端之间相互连接，可以利用每个电压跟随器检测其对应的电源提供的电压的变化和对应的电阻的阻值，以便于及时调整电压跟随器连接的电阻的电压，进而保证每个电压跟随器连接的电阻上的电流是根据电阻的阻值确定的，实现均流的目的。

一种可能的设计中，所述第一电压跟随器包括：运算放大器和晶体管；所述运算放大器分别与所述晶体管、供电电源、所述第一电阻的第一端连接，所述晶体管还与所述第一电源、所述第一电阻的第一端连接；所述供电电源为所述N个电压跟随器连接的电源中提供最小电压的电源。

本申请通过设计第一电压跟随器中包括运算放大器和晶体管，以及将运算放大器连接的供电电源设计为与N个电压跟随器连接的电源中提供最小电压的电源相同，可以通过供电电源大小的设计，准确调整电压跟随器连接的电阻的电压。

一种可能的设计中，所述晶体管为N型金属氧化物半导体NMOS晶体管；所述运算放大器的输出端与所述NMOS晶体管的第一端连接；所述NMOS晶体管的第二端与所述第一电源连接；所述NMOS晶体管的第三端与所述运算放大器的负输入端、所述第一电阻的第一端连接；所述运算放大器的正输入端与所述供电电源连接。其中所述NMOS晶体管的第一端为所述NMOS晶体管的栅极，所述NMOS晶体管的第二端为所述NMOS晶体管的漏极，所述NMOS晶体管的第三端为所述NMOS晶体管的源极。

本申请通过将晶体管设置为NMOS晶体管，以及设计了NMOS晶体管的第一端、第二端、第三端和运算放大器的正输入端、负输入端、输出端各自的连接方式，进而可以准确调整电压跟随器连接的电阻的电压。

一种可能的设计中，所述晶体管为P型金属氧化物半导体PMOS晶体管；所述运算放大器的输出端与所述PMOS晶体管的第一端连接；所述PMOS晶体管的第三端与所述第一电源连接；所述PMOS晶体管的第二端与所述运算放大器的正输入端、所述第一电阻的第一端连接；所述运算放大器的负输入端与所述供电电源连接。其中所述PMOS晶体管的第一端为所述PMOS晶体管的栅极，所述PMOS晶体管的第二端为所述PMOS晶体管的漏极，所述PMOS晶体管的第三端为所述PMOS晶体管的源极。

本申请通过将晶体管设置为PMOS晶体管，以及设计了PMOS晶体管的第一端、第二端、第三端和运算放大器的正输入端、负输入端、输出端各自的连接方式，进而可以准确调整电压跟随器连接的电阻的电压。

一种可能的设计中，所述晶体管为NPN晶体管；所述运算放大器的输出端与所述NPN晶体管的第一端连接；所述NPN晶体管的第二端与所述第一电源连接；所述NPN晶体管的第三端与所述运算放大器的负输入端、所述第一电阻的第一端连接；所述运算放大器的正输入端与所述供电电源连接。其中所述NPN晶体管的第一端为所述NPN晶体管的基极，所述NPN晶体管的第二端为所述NPN晶体管的集电极，所述NPN晶体管的第三端为所述NPN晶体管的发射极。

本申请通过将晶体管设置为NPN晶体管，以及设计了NPN晶体管的第一端、第二端、第三端和运算放大器的正输入端、负输入端、输出端各自的连接方式，进而可以准确调整电压跟随器连接的电阻的电压。

一种可能的设计中，所述晶体管为PNP晶体管；所述运算放大器的输出端与所述PNP晶体管的第一端连接；所述PNP晶体管的第三端与所述第一电源连接；所述PNP晶体管的第二端与所述运算放大器的正输入端、所述第一电阻的第一端连接；所述运算放大器的负输入端与所述供电电源连接。其中所述PNP晶体管的第一端为所述PNP晶体管的基极，所述PNP晶体管的第二端为所述PNP晶体管的集电极，所述PNP晶体管的第三端为所述PNP晶体管的发射极。

本申请通过将晶体管设置为PNP晶体管，以及设计了PNP晶体管的第一端、第二端、第三端和运算放大器的正输入端、负输入端、输出端各自的连接方式，进而可以准确调整电压跟随器连接的电阻的电压。

一种可能的设计中，所述运算放大器的正电源端与第一供电电源连接，所述运算放大器的负电源端接地；在所述第一供电电源为所述运算放大器供电时，所述晶体管处于可变电阻区。

本申请通过设计第一供电电源为运算放大器供电，且通过保证晶体管处于可变电阻区，使得均流电路可以准确调整晶体管的第一端、第二端、第三端的电压，进而准确调整电压跟随器连接的电阻的电压。

第二方面，本申请提供一种芯片，包括如第一方面及其任一设计的均流电路；所述均流电路中的所述N个电压跟随器、所述N个电源和所述N个电阻均集成在同一芯片。

第三方面，本申请提供一种电子设备，包括：电路板和如第二方面所述的芯片，所述芯片设置于所述电路板上。

附图说明

图1a为现有技术中的金手指、连接器为负载供电的结构示意图；

图1b为现有技术中的金手指、连接器为负载供电的结构示意图；

图2为本申请实施例提供的一种均流电路的结构示意图；

图3为本申请实施例提供的晶体管为NMOS晶体管的一种均流电路的结构示意图；

图4为本申请实施例提供的晶体管为PMOS晶体管的一种均流电路的结构示意图；

图5为本申请实施例提供的晶体管为NPN晶体管的一种均流电路的结构示意图；

图6为本申请实施例提供的晶体管为PNP晶体管的一种均流电路的结构示意图；

图7为本申请实施例提供的采用电荷泵方式确定运算放大器的正电源端连接的电源结构示意图；

图8为本申请实施例提供的采用升压电路方式确定运算放大器的正电源端连接的电源结构示意图；

图9为本申请实施例提供的通过二极管方式对电源进行比对得到较小电源的结构示意图；

图10为本申请实施例提供的通过比较器方式对电源进行比对得到较小电源的结构示意图。

具体实施方式

为了使本领域普通人员更好地理解本申请的技术方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。并且这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

目前，现有技术中通常是利用金手指或者连接器作为PSU为负载供电。例如，如图1a所示，通过最大功率为75W的金手指为需求50W的负载1进行供电；或者，通过最大功率为75W的连接器为需求50W的负载2进行供电。但是当负载需求发生变化时，需要人为对负载进行功率划分后通过金手指或者连接器进行供电，操作复杂。

另外，当最大功率的金手指作为PSU依然不能满足负载需求时，还可以先将金手指和连接器进行短接，然后根据短接后的金手指和连接器为负载供电。例如，如图1b所示，将最大功率为75W的金手指和最大功率为225W的连接器连接后，给需求120W的负载1供电；这里，最大功率为225W的连接器还可以给需求120W的负载2供电。但是这样会由于供电路径不同导致两个负载上的电流不均衡。

现有技术中是利用检流电阻对每条供电路径上的电流进行采样，并利用CPLD生成MOS晶体管的栅极控制信号，通过栅极控制信号控制MOS晶体管的栅源电压，进而改变MOS晶体管的沟道电阻，实现均流。但是CPLD占板面积大，且还需要复杂控制逻辑生成栅极控制信号，操作复杂。

为此，本申请实施例提供一种均流电路，通过利用每个电压跟随器检测其对应的电源提供的电压的变化和对应的电阻的阻值，可以及时调整对应的电阻的电压，进而可以保证每个电压跟随器连接的电阻上的电流是根据电阻的阻值确定的，实现均流的目的。

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。

本申请一实施例提供了一种均流电路，包括：N个电压跟随器、N个电源和N个电阻，其中，N个电压跟随器与N个电源一一对应，并与N个电阻一一对应。每个电压跟随器分别与对应的电源、对应的电阻的第一端连接，每个电压跟随器连接的电阻的第二端之间相互连接。假设第一电压跟随器是N个电压跟随器中的任意一个电压跟随器，第一电源是第一电压跟随器对应的电源，第一的电阻是第一电压跟随器对应的电阻，那么可以利用第一电压跟随器检测第一电源提供的电压的变化，和第一电阻的阻值，调整第一电阻的电压，使得第一电阻上的电流是根据第一电阻的阻值确定的。

如图2所示，假设均流电路包括电压跟随器101-1、电压跟随器101-2、…、电压跟随器101-n。电压跟随器101-1与电源102-1、电阻103-1连接，电压跟随器101-2与电源102-2、电阻103-2连接，电压跟随器101-n与电源102-n、电阻103-n连接；电阻103-1、电阻103-2、…、电阻103-n连接，n为正整数。当电源102-1、电源102-2、…、电源102-n中任意一个电源发生变化时，可以根据n个电压跟随器调整电源102-1、电源102-2、…、电源102-n的电压大小，进而调整了电阻103-1、电阻103-2、…、电阻103-n的电压的大小，使得电阻103-1、电阻103-2、…、电阻103-n的电流是根据电阻的阻值确定的。

可选的，第一电压跟随器可以包括：运算放大器(operational amplifier，OP-AMP)和晶体管。如图2所示，假设电压跟随器101-1为第一电压跟随器，电压跟随器101-1可以包括运算放大器1和晶体管1。其中，运算放大器1分别与晶体管1、供电电源104、电阻103-1的第一端连接，晶体管1还与电源102-1、电阻103-1的第一端连接。这里，供电电源104可以与电压跟随器101-1、电压跟随器101-2、…、电压跟随器101-n连接的电源中提供最小电压的电源相同。

本申请实施例中任一个电压跟随器中的晶体管可以是N型金属氧化物半导体(N-Metal-Oxide-Semiconductor Field-Effect Transistor，NMOS)晶体管、P型金属氧化物半导体(P-Metal-Oxide-Semiconductor Field-Effect Transistor，PMOS)晶体管、NPN晶体管、PNP晶体管中的任意一种。晶体管类型不同，与运算放大器的连接方式也不相同。接下来根据晶体管的不同类型介绍下均流电路的几种连接方式：

方式一、晶体管为NMOS晶体管

如图3所示，以均流电路包括电压跟随器101-1和电压跟随器101-2为例进行举例说明。电压跟随器101-1中运算放大器X1的输出端与NMOS晶体管Q1的第一端连接，NMOS晶体管Q1的第二端与电源V2连接，NMOS晶体管Q1的第三端与运算放大器X1的负输入端、电阻R2连接，运算放大器X1的正输入端与电源V3连接。运算放大器X1的正电源端与电源V1连接，运算放大器X1的负电源端接地。同样的，电压跟随器101-2中运算放大器X2的输出端与NMOS晶体管Q2的第一端连接，NMOS晶体管Q2的第二端与电源V4连接，NMOS晶体管Q2的第三端与运算放大器X2的负输入端、电阻R3连接，运算放大器X2的正输入端与电源V3连接。运算放大器X2的正电源端与电源V1连接，运算放大器X2的负电源端接地。这里，电阻R2和电阻R3连接后，还可以与电阻R1的一端连接，电阻R1的另一端接地。

可选的，NMOS晶体管Q1的第一端为NMOS晶体管Q1的栅极，NMOS晶体管Q1的第二端为NMOS晶体管Q1的漏极，NMOS晶体管Q1的第三端为NMOS晶体管Q1的源极。NMOS晶体管Q2的第一端为NMOS晶体管Q2的栅极，NMOS晶体管Q2的第二端为NMOS晶体管Q2的漏极，NMOS晶体管Q2的第三端为NMOS晶体管Q2的源极。

在电源V1为运算放大器X1和运算放大器X2供电时，NMOS晶体管Q1和NMOS晶体管Q2均处于可变电阻区。当电源V2或者电源V4发生变化时，NMOS晶体管Q1或者NMOS晶体管Q2的漏极电压也会发生变化，由于NMOS晶体管Q1或者NMOS晶体管Q2处于可变电阻区，那么NMOS晶体管Q1或者NMOS晶体管Q2的源极电压也会发生变化，进而运算放大器X1或者运算放大器X2的差分输入电压也会发生变化。然后运算放大器X1或者运算放大器X2的输出电压发生变化，从而可以调整NMOS晶体管Q1或者NMOS晶体管Q2的栅漏电压，使得NMOS晶体管Q1或者NMOS晶体管Q2的漏极电压值与电源V3提供的电压值近似相同。当NMOS晶体管Q1和NMOS晶体管Q2的漏极电压值均与电源V3提供的电压值相同时，电阻R2和电阻R3上的电压也是相同的，因此电阻R2和电阻R3上的电流可以根据各自的阻值确定。

方式二、晶体管为PMOS晶体管

如图4所示，以均流电路包括电压跟随器101-1和电压跟随器101-2为例进行举例说明。电压跟随器101-1中运算放大器X1的输出端与PMOS晶体管Q1的第一端连接，PMOS晶体管Q1的第三端与电源V2连接，PMOS晶体管Q1的第二端与运算放大器X1的正输入端、电阻R2连接，运算放大器X1的负输入端与电源V3连接。运算放大器X1的正电源端与电源V1连接，运算放大器X1的负电源端接地。同样的，电压跟随器101-2中运算放大器X2的输出端与PMOS晶体管Q2的第一端连接，PMOS晶体管Q2的第三端与电源V4连接，PMOS晶体管Q2的第二端与运算放大器X2的正输入端、电阻R3连接，运算放大器X2的负输入端与电源V3连接。运算放大器X2的正电源端与电源V1连接，运算放大器X2的负电源端接地。这里，电阻R2和电阻R3连接后，还可以与电阻R1的一端连接，电阻R1的另一端接地。

可选的，PMOS晶体管Q1的第一端为PMOS晶体管Q1的栅极，PMOS晶体管Q1的第二端为PMOS晶体管Q1的漏极，PMOS晶体管Q1的第三端为PMOS晶体管Q1的源极。PMOS晶体管Q2的第一端为PMOS晶体管Q2的栅极，PMOS晶体管Q2的第二端为PMOS晶体管Q2的漏极，PMOS晶体管Q2的第三端为PMOS晶体管Q2的源极。

在电源V1为运算放大器X1和运算放大器X2供电时，PMOS晶体管Q1和PMOS晶体管Q2均处于可变电阻区。当电源V2或者电源V4发生变化时，PMOS晶体管Q1或者PMOS晶体管Q2的源极电压也会发生变化，进而运算放大器X1或者运算放大器X2的差分输入电压也会发生变化。然后运算放大器X1或者运算放大器X2的输出电压发生变化，从而可以调整PMOS晶体管Q1或者PMOS晶体管Q2的栅源电压，使得PMOS晶体管Q1或者PMOS晶体管Q2的源极电压值与电源V3提供的电压值近似相同。当PMOS晶体管Q1和PMOS晶体管Q2的源极电压值均与电源V3提供的电压值相同时，电阻R2和电阻R3上的电压也是相同的，因此电阻R2和电阻R3上的电流可以根据各自的阻值确定。

方式三、晶体管为NPN晶体管

如图5所示，以均流电路包括电压跟随器101-1和电压跟随器101-2为例进行举例说明。电压跟随器101-1中运算放大器X1的输出端与NPN晶体管Q1的第一端连接，NPN晶体管Q1的第二端与电源V2连接，NPN晶体管Q1的第三端与运算放大器X1的负输入端、电阻R2连接，运算放大器X1的正输入端与电源V3连接。运算放大器X1的正电源端与电源V1连接，运算放大器X1的负电源端接地。同样的，电压跟随器101-2中运算放大器X2的输出端与NPN晶体管Q2的第一端连接，NPN晶体管Q2的第二端与电源V4连接，NPN晶体管Q2的第三端与运算放大器X2的负输入端、电阻R3连接，运算放大器X2的正输入端与电源V3连接。运算放大器X2的正电源端与电源V1连接，运算放大器X2的负电源端接地。这里，电阻R2和电阻R3连接后，还可以与电阻R1的一端连接，电阻R1的另一端接地。

可选的，NPN晶体管Q1的第一端为NPN晶体管Q1的基极，NPN晶体管Q1的第二端为NPN晶体管Q1的集电极，NPN晶体管Q1的第三端为NPN晶体管Q1的发射极。NPN晶体管Q2的第一端为NPN晶体管Q2的基极，NPN晶体管Q2的第二端为NPN晶体管Q2的集电极，NPN晶体管Q2的第三端为NPN晶体管Q2的发射极。

在电源V1为运算放大器X1和运算放大器X2供电时，NPN晶体管Q1和NPN晶体管Q2均处于可变电阻区。当电源V2或者电源V4发生变化时，NPN晶体管Q1或者NPN晶体管Q2的集电极电压也会发生变化，由于NPN晶体管Q1或者NPN晶体管Q2处于可变电阻区，那么NPN晶体管Q1或者NPN晶体管Q2的发射极电压也会发生变化，进而运算放大器X1或者运算放大器X2的差分输入电压也会发生变化。然后运算放大器X1或者运算放大器X2的输出电压发生变化，从而可以调整NPN晶体管Q1或者NPN晶体管Q2的基极和集电极之间的电压，使得NPN晶体管Q1或者NPN晶体管Q2的集电极电压值与电源V3提供的电压值近似相同。当NPN晶体管Q1和NPN晶体管Q2的集电极电压值均与电源V3提供的电压值相同时，电阻R2和电阻R3上的电压也是相同的，因此电阻R2和电阻R3上的电流可以根据各自的阻值确定。

方式四、晶体管为PNP晶体管

如图6所示，以均流电路包括电压跟随器101-1和电压跟随器101-2为例进行举例说明。电压跟随器101-1中运算放大器X1的输出端与PNP晶体管Q1的第一端连接，PNP晶体管Q1的第三端与电源V2连接，PNP晶体管Q1的第二端与运算放大器X1的正输入端、电阻R2连接，运算放大器X1的负输入端与电源V3连接。运算放大器X1的正电源端与电源V1连接，运算放大器X1的负电源端接地。同样的，电压跟随器101-2中运算放大器X2的输出端与PNP晶体管Q2的第一端连接，PNP晶体管Q2的第三端与电源V4连接，PNP晶体管Q2的第二端与运算放大器X2的正输入端、电阻R3连接，运算放大器X2的负输入端与电源V3连接。运算放大器X2的正电源端与电源V1连接，运算放大器X2的负电源端接地。这里，电阻R2和电阻R3连接后，还可以与电阻R1的一端连接，电阻R1的另一端接地。

可选的，PNP晶体管Q1的第一端为PNP晶体管Q1的基极，PNP晶体管Q1的第二端为PNP晶体管Q1的集电极，PNP晶体管Q1的第三端为PNP晶体管Q1的发射极。PNP晶体管Q2的第一端为PNP晶体管Q2的基极，PNP晶体管Q2的第二端为PNP晶体管Q2的集电极，PNP晶体管Q2的第三端为PNP晶体管Q2的发射极。

在电源V1为运算放大器X1和运算放大器X2供电时，PNP晶体管Q1和PNP晶体管Q2均处于可变电阻区。当电源V2或者电源V4发生变化时，PNP晶体管Q1或者PNP晶体管Q2的发射极电压也会发生变化，进而运算放大器X1或者运算放大器X2的差分输入电压也会发生变化。然后运算放大器X1或者运算放大器X2的输出电压发生变化，从而可以调整PNP晶体管Q1或者PNP晶体管Q2的基极和发射极之间的电压，使得PNP晶体管Q1或者PNP晶体管Q2的发射极电压值与电源V3提供的电压值近似相同。当PNP晶体管Q1和PNP晶体管Q2的发射极电压值均与电源V3提供的电压值相同时，电阻R2和电阻R3上的电压也是相同的，因此电阻R2和电阻R3上的电流可以根据各自的阻值确定。

通过上述方式，本申请可以结合不同的电源，根据电阻阻值的不同实现电流的任意调节。本申请实施例提供的均流电路简单易实现，还可以达到1％误差以内的均流效果。

本申请的一实施例中，当运算放大器与晶体管连接时，运算放大器的输出电压需要大于晶体管的开启电压，那么上述运算放大器的正电源端连接的电源V1可以采用电荷泵或者升压电路得到。

图7示出了采用电荷泵方式确定运算放大器的正电源端连接的电源结构示意图。电源V5为二极管D1供电，电源V6为二极管D2供电，二极管D1和二极管D2并联后，与二极管D3串联，然后继续与并联的电容C1、二极管D4串联，二极管D4与电容C2串联，电容C2的一端接地，通过脉冲宽度调制(Pulse Width Modulation，PWM)方波为电容C1供电。

当PWM方波为电容C1供电电压为0时，电源V1可以是电源V5和电源V6中的高电压。当PWM方波为电容C1供电电压为Vin时，电源V1可以是电源V5和电源V6中的高电压和Vin之和。

图8示出了采用升压电路方式确定运算放大器的正电源端连接的电源结构示意图。电源V5为二极管D1供电，电源V6为二极管D2供电，二极管D1和二极管D2并联后，继续与电容C1的一端、电感L1的一端连接，电容C1的另一端接地。电感L1的另一端分别与二极管D3的一端、晶体管Q3的漏极连接，二极管D3的另一端与电容C2的一端连接，电容C2的另一端接地，晶体管Q3的源极接地，通过PWM方波为晶体管Q3的栅极供电。通过调整晶体管Q3的占空比实现电容C2的电压的升高，进而得到电源V1的电压的升高。

这里，可以用T表示晶体管Q3的开关周期，用t表示晶体管Q3的开关时长，用ΔD表示PWM方波的占空比变化，晶体管Q3总开关次数N＝t/T，PWM方波的占空比变化ΔD＝100/N。

本申请实施例通过采用电荷泵或者升压电路的方式为运算放大器进行供电，可以保证运算放大器的输出电压大于晶体管的开启电压，进而使得晶体管可以处于可变电阻区。

本申请的一实施例中，由上述描述可知，供电电源104可以与电压跟随器101-1、电压跟随器101-2、…、电压跟随器101-n连接的电源中提供最小电压的电源相同，也即电源V3可以是电源V2和电源V4中较小的电源，因此在上述图3-图6任一附图基础上，通过图9或者图10示出的电路图可以通过比较电源V2和电源V4的电压大小得到较小的电源V3。

图9示出了通过二极管方式对电源进行比对得到较小电源的结构示意图。电源V2还为电阻R4和二极管D4供电，电源V4还为电阻R5和二极管D5供电，二极管D4和电阻R4并联后与并联的二极管D5、电阻R5串联，二极管D4的阳极、二极管D5的阳极分别与电容C3的一端连接，电容C3的另一端接地。

当电源V2的供电电压大于电源V4的供电电压时，二极管D4处于关断状态，二极管D5处于导通状态，因此电容C3上的电压为电源V4的供电电压，也即电源V3的供电电压与电源V4的供电电压相同。同理，当电源V2的供电电压小于电源V4的供电电压时，二极管D5处于关断状态，二极管D4处于导通状态，因此电容C3上的电压为电源V2的供电电压，也即电源V3的供电电压与电源V2的供电电压相同。

图10示出了通过比较器方式对电源进行比对得到较小电源的结构示意图。电源V2的正极、开关S1均与运算放大器X3的正输入端连接，电源V4的正极、开关S2均与运算放大器X3的负输入端连接，运算放大器X3的输出端与反向器U1的一端、开关S1连接，反向器U1的另一端与开关S2连接，开关S1和开关S2还分别与电容C4的一端连接，电容C4的另一端接地，反向器U1可以控制开关S1和开关S2的开通和关断。

当电源V2的供电电压大于电源V4的供电电压时，开关S1处于关断状态，开关S2处于导通状态，因此电容C4上的电压为电源V4的供电电压，也即电源V3的供电电压与电源V4的供电电压相同。同理，当电源V2的供电电压小于电源V4的供电电压时，开关S2处于关断状态，开关S1处于导通状态，因此电容C4上的电压为电源V2的供电电压，也即电源V3的供电电压与电源V2的供电电压相同。

本申请通过设计二极管或者比较器方式对电源进行比对得到较小电源，可以使得供电电源104与电压跟随器101-1、电压跟随器101-2、…、电压跟随器101-n连接的电源中提供最小电压的电源相同，进而更加准确的调整电压跟随器连接的电阻的电压，进而保证每个电压跟随器连接的电阻的电流是根据电阻的阻值确定的，实现均流的目的。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (13)

1.一种均流电路，其特征在于，所述均流电路包括：N个电压跟随器、N个电源和N个电阻；所述N个电压跟随器与所述N个电源一一对应，并与所述N个电阻一一对应；每个电压跟随器分别与对应的电源、对应的电阻的第一端连接，每个电压跟随器连接的电阻的第二端之间相互连接；

第一电压跟随器，用于基于第一电源提供的电压的变化，和所述第一电阻的阻值，调整第一电阻的电压，使得所述第一电阻上的电流是根据所述第一电阻的阻值确定的；

其中，所述第一电压跟随器是所述N个电压跟随器中的任意一个电压跟随器，所述第一电源是所述第一电压跟随器对应的电源，所述第一的电阻是所述第一电压跟随器对应的电阻。

2.如权利要求1所述的均流电路，其特征在于，所述第一电压跟随器包括：运算放大器和晶体管；所述运算放大器分别与所述晶体管、供电电源、所述第一电阻的第一端连接，所述晶体管还与所述第一电源、所述第一电阻的第一端连接；所述供电电源为所述N个电压跟随器连接的电源中提供最小电压的电源。

3.如权利要求2所述的均流电路，其特征在于，所述晶体管为N型金属氧化物半导体NMOS晶体管；所述运算放大器的输出端与所述NMOS晶体管的第一端连接；所述NMOS晶体管的第二端与所述第一电源连接；所述NMOS晶体管的第三端与所述运算放大器的负输入端、所述第一电阻的第一端连接；所述运算放大器的正输入端与所述供电电源连接。

4.如权利要求3所述的均流电路，其特征在于，所述NMOS晶体管的第一端为所述NMOS晶体管的栅极，所述NMOS晶体管的第二端为所述NMOS晶体管的漏极，所述NMOS晶体管的第三端为所述NMOS晶体管的源极。

5.如权利要求2所述的均流电路，其特征在于，所述晶体管为P型金属氧化物半导体PMOS晶体管；所述运算放大器的输出端与所述PMOS晶体管的第一端连接；所述PMOS晶体管的第三端与所述第一电源连接；所述PMOS晶体管的第二端与所述运算放大器的正输入端、所述第一电阻的第一端连接；所述运算放大器的负输入端与所述供电电源连接。

6.如权利要求5所述的均流电路，其特征在于，所述PMOS晶体管的第一端为所述PMOS晶体管的栅极，所述PMOS晶体管的第二端为所述PMOS晶体管的漏极，所述PMOS晶体管的第三端为所述PMOS晶体管的源极。

7.如权利要求2所述的均流电路，其特征在于，所述晶体管为NPN晶体管；所述运算放大器的输出端与所述NPN晶体管的第一端连接；所述NPN晶体管的第二端与所述第一电源连接；所述NPN晶体管的第三端与所述运算放大器的负输入端、所述第一电阻的第一端连接；所述运算放大器的正输入端与所述供电电源连接。

8.如权利要求7所述的均流电路，其特征在于，所述NPN晶体管的第一端为所述NPN晶体管的基极，所述NPN晶体管的第二端为所述NPN晶体管的集电极，所述NPN晶体管的第三端为所述NPN晶体管的发射极。

9.如权利要求2所述的均流电路，其特征在于，所述晶体管为PNP晶体管；所述运算放大器的输出端与所述PNP晶体管的第一端连接；所述PNP晶体管的第三端与所述第一电源连接；所述PNP晶体管的第二端与所述运算放大器的正输入端、所述第一电阻的第一端连接；所述运算放大器的负输入端与所述供电电源连接。

10.如权利要求9所述的均流电路，其特征在于，所述PNP晶体管的第一端为所述PNP晶体管的基极，所述PNP晶体管的第二端为所述PNP晶体管的集电极，所述PNP晶体管的第三端为所述PNP晶体管的发射极。

11.如权利要求2-10任一项所述的均流电路，其特征在于，所述运算放大器的正电源端与第一供电电源连接，所述运算放大器的负电源端接地；在所述第一供电电源为所述运算放大器供电时，所述晶体管处于可变电阻区。

12.一种芯片，其特征在于，包括：如权利要求1-11任一项所述的均流电路；所述均流电路中的所述N个电压跟随器、所述N个电源和所述N个电阻均集成在同一芯片。

13.一种电子设备，其特征在于，包括：电路板和如权利要求12所述的芯片，所述芯片设置于所述电路板上。