CN116564385A - 闪存及其操作方法 - Google Patents

闪存及其操作方法 Download PDF

Info

Publication number
CN116564385A
CN116564385A CN202310486389.4A CN202310486389A CN116564385A CN 116564385 A CN116564385 A CN 116564385A CN 202310486389 A CN202310486389 A CN 202310486389A CN 116564385 A CN116564385 A CN 116564385A
Authority
CN
China
Prior art keywords
bit line
gate
drain region
voltage
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310486389.4A
Other languages
English (en)
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310486389.4A priority Critical patent/CN116564385A/zh
Publication of CN116564385A publication Critical patent/CN116564385A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种闪存，存储单元都采用分离栅浮栅器件，阵列结构中存储单元的第一和第二源漏区连接到对应的位线，各位线为两列相邻的存储单元共用，共用的连接结构包括：当前列和后一列中同一行的存储单元的第二源漏区都接第一位线。当前列和前一列中同一行的存储单元的第一源漏区都接第二位线。后一列和后面第二列中同一行的存储单元的第一源漏区连接在一起且连接到第三位线。令选定存储位为当前列中选定的存储单元的靠近第二源漏区的存储位，对选定存储位进行编程操作时，第一位线上设置位线编程电压，第二位线上设置编程电流。第三位线上设置小于位线编程电压的第一电压。本发明还公开一种闪存的操作方法。本发明能降低或消除编程干扰。

Description

闪存及其操作方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种闪存(flash)。本发明还涉及一种闪存的操作方法。
背景技术
如图1所示，是现有闪存的存储单元101的电路结构示意图；如图2所示，是现有闪存的存储单元101的剖面结构示意图；如图3所示，是现有闪存的阵列结构图；现有闪存包括多个存储单元101，由多个所述存储单元101组成阵列单元301，由多个所述阵列单元301排列形成闪存的阵列结构。
各所述存储单元101都采用分离栅浮栅器件。
如图2所示，所述分离栅浮栅器件包括：对称的第一源漏区205b和第二源漏区206，位于所述第一源漏区205b和所述第二源漏区205a之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个，分别用标记102a和102b表示。
所述分离栅浮栅器件为N型器件，所述第一源漏区205b和所述第二源漏区205a都由N+区组成。
P型掺杂的沟道区位于所述第一源漏区205b和所述第二源漏区205a之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖。所述第一源漏区205b和所述第二源漏区205a都形成于P型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准，所述沟道区之间由所述第一源漏区205b和所述第二源漏区205a之间的所述P型半导体衬底201组成或者进一步在所述P型半导体衬底201上进行掺杂形成。
所述存储单元101的所述第二源漏区205a连接到第二源漏电极，第二源漏电极会连接到位线BLa。
所述存储单元101的所述第一源漏区205b连接第一源漏电极，第一源漏电极会连接到位线BLb。
各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。
各所述第二栅极结构103由字线栅介质层204和字线栅106叠加而成。
所述控制栅105连接到对应的控制栅线，所述字线栅106连接到字线WL。图1中，所述存储单元101包括两个所述第一栅极结构，故所述控制栅线也包括两根，分别用CG0和CG1表示，第一栅极结构102a的所述控制栅105连接到控制栅线CG0，第一栅极结构102b的所述控制栅105连接到控制栅线CG1。
对所述存储单元101的选定存储位进行编程(Program)时，以对图2中所述第一栅极结构102a中的浮栅104对应的存储位为选定存储位为了，所加电压包括：
所述控制栅线CG1接5V，用于将第一栅极结构102b所控制的沟道区的区域段打开即导通；
所述字线WL接1.4V，用于将所述第二栅极结构103所控制的沟道区的区域段打开；
位线BLb接编程电流。
控制栅线CG0接9V的高压，位线BLa接4.5V的高压，这样，编程电流经过所述第一栅极结构102b和所述第二栅极结构103所控制的沟道区的区域段到达所述第一栅极结构102a的底部之后，由于控制栅线CG0和所述位线BLa都是高压，故能实现源端热电子注入编程。
如图3所示，所述阵列结构中，各所述存储单元101排列成行和列，各所述存储单元101的所述第一源漏区205b和所述第二源漏区205a连接到对应的位线，各所述位线为两列相邻的所述存储单元101共用，共用的连接结构包括：
同一列上的各所述存储单元101的第一源漏区205b和邻近的所述存储单元101的第一源漏区205b连接在一起以及同一列上的各所述存储单元101的第二源漏区205a和邻近的所述存储单元101的第二源漏区205a连接在一起。图3中共列举了4个所述存储单元101来表示所述阵列结构中的连接关系，且四个所述存储单元单独采用标记101a、101b、101c和101d标出。可以看出，所述存储单元101a和101b位于同一列，所述存储单元101a的第一源漏区205b和所述存储单元101b的第一源漏区205b连接在一起。同样类推，所述存储单元101a的第二源漏区205a会和同一列中上一行的所述存储单元(未显示)的第二源漏区205a连接在一起。
当前列的各所述存储单元101的第二源漏区205a和后一列中同一行的所述存储单元101的第二源漏区205a连接在一起且连接到第一位线。
当前列的各所述存储单元101的第一源漏区205b和前一列中同一行的所述存储单元101的第一源漏区205b连接在一起且连接到第二位线。
后一列的各所述存储单元101的第一源漏区205b和后面第二列中同一行的所述存储单元101的第一源漏区205b连接在一起且连接到第三位线。
令选定存储位为当前列中选定的所述存储单元101的靠近所述第二源漏区205a的存储位。
各所述存储单元101的第一源漏区205b和所述第二源漏区205a是对称设置的，根据所述选定存储位的不同，相邻的所述第一位线、所述第二位线和所述第三位线所对应的具体位线会相应变化，但是相对位置关系和图3相同，图3中，所述选定存储位为所述存储单元101a中的存储位‘a’，对应的所述第一位线为位线BLk，所述第二位线为位线BL(k-1)，所述第三位线为位线BL(k+1)。也即，对于图3中的所述存储单元101a，图2中的位线BLa即为图3中的位线BLk，图2中的位线BLb即为图3中的位线BL(k-1)。可知，对图3中的存储位‘a’进行编程时，所述存储单元101a所在行的所述控制栅线CG1接5V、所述字线WL接1.4V和控制栅线CG0接9V的高压，这些电压设置也会使同一行的存储单元101c的沟道区开启；为了防止，存储单元101c的沟道导通产生漏电流，现有技术中，会将位线BL(k+1)的电压设置为和位线BLk的相同，即也会设置为4.5V。另外，由于4.5V电位本来就具有，故闪存中不需要使用额外的电压。
但是，申请人发现，现有闪存在编程操作时容易产生编程干扰。
发明内容
本发明所要解决的技术问题是提供一种闪存，能降低或消除编程干扰。为此，本发明还提供一种闪存的操作方法。
为此，本发明提供的闪存包括多个存储单元；各所述存储单元都采用分离栅浮栅器件，由多个所述存储单元排列形成闪存的阵列结构。
所述分离栅浮栅器件包括：对称设置的第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅。
所述阵列结构中，各所述存储单元排列成行和列，各所述存储单元的所述第一源漏区和所述第二源漏区连接到对应的位线，各所述位线为两列相邻的所述存储单元共用，共用的连接结构包括：
同一列上的各所述存储单元的第一源漏区和邻近的所述存储单元的第一源漏区连接在一起以及同一列上的各所述存储单元的第二源漏区和邻近的所述存储单元的第二源漏区连接在一起。
当前列的各所述存储单元的第二源漏区和后一列中同一行的所述存储单元的第二源漏区连接在一起且连接到第一位线。
当前列的各所述存储单元的第一源漏区和前一列中同一行的所述存储单元的第一源漏区连接在一起且连接到第二位线。
后一列的各所述存储单元的第一源漏区和后面第二列中同一行的所述存储单元的第一源漏区连接在一起且连接到第三位线。
令选定存储位为当前列中选定的所述存储单元的靠近所述第二源漏区的存储位，对所述选定存储位进行编程操作时，所述第一位线、所述第二位线和所述第三位线上设置的电信号包括：
所述第一位线上设置位线编程电压。
所述第二位线上设置编程电流。
所述第三位线上设置第一电压，所述第一电压小于所述位线编程电压，通过降低所述第一电压防止对连接到所述第三位线上的各所述存储单元产生编程干扰。
进一步的改进是，对所述选定存储位进行编程操作时，所述第一位线、所述第二位线和所述第三位线上的电信号的电压变化阶段包括：
第一阶段，所述第一位线、所述第二位线和所述第三位线都为地电位。
第二阶段，所述第一位线、所述第二位线和所述第三位线都从地电位上升到所述第一电压。
第三阶段，所述第一位线上升到位线编程电压，所述第二位线下降到第二电压，所述第三位线保持为所述第一电压，所述第二电压大于地电位。
进一步的改进是，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。
进一步的改进是，所述分离栅浮栅器件为N型器件，所述第一源漏区和所述第二源漏区都由N+区组成。
P型掺杂的沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖，各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段。
进一步的改进是，在所述阵列结构中，同一行上的各所述存储单元的位于相同行的所述第二栅极结构都连接到同一行的字线，同一行上的各所述存储单元的位于相同行的所述第一栅极结构的所述控制栅都连接到同一行的控制栅线。
对所述选定存储位进行编程操作时：
当前列中选定的所述存储单元所连接的所述字线连接第三电压，所述第三电压大于等于所述第二栅极结构所控制的沟道区的区域段的阈值电压并使所述第二栅极结构所控制的沟道区的区域段导通。
当前列中选定的所述存储单元的非选定存储位对应的所述控制栅所连接的所述控制栅线连接第四电压，所述第四电压大于等于所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段的阈值电压并使所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段导通。
所述选定存储位对应的所述控制栅所连接的所述控制栅线连接控制栅编程电压。
进一步的改进是，所述控制栅编程电压为8V以上，所述位线编程电压为4V以上。
所述第一电压为0.9V～2.5V。
所述第二电压小于1V。
进一步的改进是，各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成。
各所述第二栅极结构由字线栅介质层和字线栅叠加而成。
为解决上述技术问题，本发明提供的闪存的操作方法中，闪存包括多个存储单元；各所述存储单元都采用分离栅浮栅器件，由多个所述存储单元排列形成闪存的阵列结构。
所述分离栅浮栅器件包括：对称设置的第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅。
所述阵列结构中，各所述存储单元排列成行和列，各所述存储单元的所述第一源漏区和所述第二源漏区连接到对应的位线，各所述位线为两列相邻的所述存储单元共用，共用的连接结构包括：
同一列上的各所述存储单元的第一源漏区和邻近的所述存储单元的第一源漏区连接在一起以及同一列上的各所述存储单元的第二源漏区和邻近的所述存储单元的第二源漏区连接在一起。
当前列的各所述存储单元的第二源漏区和后一列中同一行的所述存储单元的第二源漏区连接在一起且连接到第一位线。
当前列的各所述存储单元的第一源漏区和前一列中同一行的所述存储单元的第一源漏区连接在一起且连接到第二位线。
后一列的各所述存储单元的第一源漏区和后面第二列中同一行的所述存储单元的第一源漏区连接在一起且连接到第三位线。
令选定存储位为当前列中选定的所述存储单元的靠近所述第二源漏区的存储位，闪存的操作方法步骤包括对所述选定存储位进行编程操作，所述编程操作包括对所述第一位线、所述第二位线和所述第三位线上的电信号进行设置，包括：
所述第一位线上设置位线编程电压。
所述第二位线上设置编程电流。
所述第三位线上设置第一电压，所述第一电压小于所述位线编程电压，通过降低所述第一电压防止对连接到所述第三位线上的各所述存储单元产生编程干扰。
进一步的改进是，对所述选定存储位进行编程操作时，所述第一位线、所述第二位线和所述第三位线上的电信号的电压变化阶段包括：
第一阶段，所述第一位线、所述第二位线和所述第三位线都为地电位。
第二阶段，所述第一位线、所述第二位线和所述第三位线都从地电位上升到所述第一电压。
第三阶段，所述第一位线上升到位线编程电压，所述第二位线下降到第二电压，所述第三位线保持为所述第一电压，所述第二电压大于地电位。
进一步的改进是，所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。
进一步的改进是，所述分离栅浮栅器件为N型器件，所述第一源漏区和所述第二源漏区都由N+区组成。
P型掺杂的沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖，各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段。
进一步的改进是，在所述阵列结构中，同一行上的各所述存储单元的位于相同行的所述第二栅极结构都连接到同一行的字线，同一行上的各所述存储单元的位于相同行的所述第一栅极结构的所述控制栅都连接到同一行的控制栅线。
对所述选定存储位进行编程操作时：
当前列中选定的所述存储单元所连接的所述字线连接第三电压，所述第三电压大于等于所述第二栅极结构所控制的沟道区的区域段的阈值电压并使所述第二栅极结构所控制的沟道区的区域段导通。
当前列中选定的所述存储单元的非选定存储位对应的所述控制栅所连接的所述控制栅线连接第四电压，所述第四电压大于等于所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段的阈值电压并使所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段导通。
所述选定存储位对应的所述控制栅所连接的所述控制栅线连接控制栅编程电压。
进一步的改进是，所述控制栅编程电压为8V以上，所述位线编程电压为4V以上；
所述第一电压为0.9V～2.5V；
所述第二电压小于1V。
进一步的改进是，各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成。
各所述第二栅极结构由字线栅介质层和字线栅叠加而成。
进一步的改进是，所述浮栅的材料包括多晶硅，所述控制栅的材料包括多晶硅，所述字线栅的材料包括多晶硅。
和现有闪存中，在对选定存储位进行编程时，为了防止和选定的存储单元的靠近选定存储位的位线也即会连接到较高位线编程电压的位线共用的相邻存储单元产生漏电，会对相邻存储单元的另一位线加等于位线编程电压，但是，本发明则突破了常规思维，在相邻存储单元的另一位线上引入了小于位线编程电压的第一电压，由于相邻存储单元的另一位线连接到相邻两列的多个存储单元，故第一电压降低后能降低或消除相邻存储单元的另一位线的电压对所连接的各存储单元所产生的编程干扰，所以，本发明能在对选定存储位进行编程时降低或消除由和选定存储单元共用连接到位线编程电压的位线的相邻存储单元的另一位线的高压所带来的编程干扰。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有闪存的存储单元的电路结构示意图；
图2是现有闪存的存储单元的剖面结构示意图；
图3是现有闪存的阵列结构图；
图4是本发明实施例闪存在对选定存储位进行编程操作时相邻三根位线的电压变化时序图。
具体实施方式
本发明实施例闪存的存储单元101的结构也请参考图1和图2所示，本发明实施例闪存的阵列结构也请参考图3所示，本发明实施例闪存包括多个存储单元101；各所述存储单元101都采用分离栅浮栅104器件，由多个所述存储单元101排列形成闪存的阵列结构。
所述分离栅浮栅104器件包括：对称设置的第一源漏区205b和第二源漏区205a，位于所述第一源漏区205b和所述第二源漏区205a之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
本发明实施例中，所述分离栅浮栅104器件为双分离栅浮栅104器件，所述第一栅极结构的数量为两个，图1中，两根所示第一栅极结构分别用标记102a和102b标出，两根所述第一栅极结构能实现两位数据的存储。
所述分离栅浮栅104器件为N型器件，所述第一源漏区205b和所述第二源漏区205a都由N+区组成。
P型掺杂的沟道区位于所述第一源漏区205b和所述第二源漏区205a之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖，各所述第一栅极结构和所述第二栅极结构103分别控制所覆盖的所述沟道区的区域段。所述第一源漏区205b和所述第二源漏区205a会自对准形成在由各所述第一栅极结构和所述第二栅极结构103排列形成的整体栅极结构的两侧的半导体衬底201的表面。
所述存储单元101的所述第二源漏区205a连接到第二源漏电极，第二源漏电极会连接到位线BLa。
所述存储单元101的所述第一源漏区205b连接第一源漏电极，第一源漏电极会连接到位线BLb。
所述控制栅105会连接到对应的控制栅线，所述字线栅106连接到字线WLWL。图1中，所述存储单元101包括两个所述第一栅极结构，故所述控制栅线也包括两根，分别用CG0和CG1表示，第一栅极结构102a的所述控制栅105连接到控制栅线CG0，第一栅极结构102b的所述控制栅105连接到控制栅线CG1。
本发明实施例中，各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。
各所述第二栅极结构103由字线栅106介质层204和字线栅106叠加而成。
在一些较佳实施例中，所述浮栅104的材料包括多晶硅，所述控制栅105的材料包括多晶硅，所述字线栅106的材料包括多晶硅。
如图3所示，所述阵列结构中，各所述存储单元101排列成行和列，各所述存储单元101的所述第一源漏区205b和所述第二源漏区205a连接到对应的位线，各所述位线为两列相邻的所述存储单元101共用，共用的连接结构包括：
同一列上的各所述存储单元101的第一源漏区205b和邻近的所述存储单元101的第一源漏区205b连接在一起以及同一列上的各所述存储单元101的第二源漏区205a和邻近的所述存储单元101的第二源漏区205a连接在一起。图3中共列举了4个所述存储单元101来表示所述阵列结构中的连接关系，且四个所述存储单元单独采用标记101a、101b、101c和101d标出。可以看出，所述存储单元101a和101b位于同一列，所述存储单元101a的第一源漏区205b和所述存储单元101b的第一源漏区205b连接在一起。同样类推，所述存储单元101a的第二源漏区205a会和同一列中上一行的所述存储单元(未显示)的第二源漏区205a连接在一起。
当前列的各所述存储单元101的第二源漏区205a和后一列中同一行的所述存储单元101的第二源漏区205a连接在一起且连接到第一位线。
当前列的各所述存储单元101的第一源漏区205b和前一列中同一行的所述存储单元101的第一源漏区205b连接在一起且连接到第二位线。
后一列的各所述存储单元101的第一源漏区205b和后面第二列中同一行的所述存储单元101的第一源漏区205b连接在一起且连接到第三位线。
令选定存储位为当前列中选定的所述存储单元101的靠近所述第二源漏区205a的存储位。
本发明实施例中，各所述存储单元101的第一源漏区205b和所述第二源漏区205a是对称设置的，根据所述选定存储位的不同，相邻的所述第一位线、所述第二位线和所述第三位线所对应的具体位线会相应变化，但是相对位置关系和图3相同，图3中，所述选定存储位为所述存储单元101a中的存储位‘a’，对应的所述第一位线为位线BLk，所述第二位线为位线BL(k-1)，所述第三位线为位线BL(k+1)。
本发明实施例中，在所述阵列结构中，同一行上的各所述存储单元101的位于相同行的所述第二栅极结构103都连接到同一行的字线WL，同一行上的各所述存储单元101的位于相同行的所述第一栅极结构的所述控制栅105都连接到同一行的控制栅线，图3中，各所述存储单元101连接的两行所述控制栅线分别用CG0和CG1标出。
对所述选定存储位进行编程操作时，所述第一位线、所述第二位线和所述第三位线上设置的电信号包括：
所述第一位线上设置位线编程电压Vblp。
所述第二位线上设置编程电流。
所述第三位线上设置第一电压V1，所述第一电压V1小于所述位线编程电压Vblp，通过降低所述第一电压V1防止对连接到所述第三位线上的各所述存储单元101产生编程干扰。
较佳选择为，如图4所示，是本发明实施例闪存在对选定存储位进行编程操作时相邻三根位线的电压变化时序图；图4中，BL(k-1)表示所述第二位线的电压变化曲线，BLk表示所述第一位线的电压变化曲线，BL(k+1)表示所述第三位线的电压变化曲线；对所述选定存储位进行编程操作时，所述第一位线、所述第二位线和所述第三位线上的电信号的电压变化阶段包括：
第一阶段，所述第一位线、所述第二位线和所述第三位线都为地电位。
第二阶段，所述第一位线、所述第二位线和所述第三位线都从地电位上升到所述第一电压V1。
第三阶段，所述第一位线上升到位线编程电压Vblp，所述第二位线下降到第二电压V2，所述第三位线保持为所述第一电压V1，所述第二电压V2大于地电位。
对所述选定存储位进行编程操作时，还包括：
当前列中选定的所述存储单元101所连接的所述字线WL连接第三电压，所述第三电压大于等于所述第二栅极结构103所控制的沟道区的区域段的阈值电压并使所述第二栅极结构103所控制的沟道区的区域段导通。
当前列中选定的所述存储单元101的非选定存储位对应的所述控制栅105所连接的所述控制栅线连接第四电压，所述第四电压大于等于所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段的阈值电压并使所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段导通。
所述选定存储位对应的所述控制栅105所连接的所述控制栅线连接控制栅编程电压。
由图3所示可知，编程时，位线BLk加位线编程电压Vblp，所述字线WL加第三电压；所述存储单元101a的控制栅线CG1为非选定存储位对应的所述控制栅105所连接的所述控制栅线，故所述存储单元101a的控制栅线CG1接第四电压；所述存储单元101a的控制栅线CG0为选定存储位对应的所述控制栅105所连接的所述控制栅线，故所述存储单元101a的控制栅线CG0接控制栅编程电压，所述存储单元101a会的沟道会导通并在所述存储单元101a的所述选定存储位‘a’对应的所述第一栅极结构处产生源端热电子注入，从实现对所述选定存储位‘a’的编程。
在一些实施例中，所述第一电位V1为0.9V～2.5V，如所述第一电位V1为1.5V，图4中显示了所述第一电位V1为1.5V。
所述控制栅编程电压为8V以上，例如为9V，即CG0接9V；
所述位线编程电压Vblp为4V以上，例如为4.5V，即BLk接4.5V。
所述第二电压V2小于1V，图4中列举了所述第二电压V2为0.4V。
在一些实施例中，所述第三电压为1.4V，即WL接1.4V；
所述第三电压接5V，即CG1接5V。
由图3所示可知，和所述存储单元101a同一行的所述存储单元101c的WL、CG0和CG1分别共用，故所述存储单元1c的沟道区也开启。和现有技术中为了防止位线BL(k+1)到位线BLk产生导通电流，需要将位线BL(k+1)的电压设置为和位线BLk的电压相同如都设置为4.5V；和现有技术不同，本发明实施例中，将位线BL(k+1)的电压设置为更低的所述第一电压V1如1.5V；这样，由于位线BL(k+1)的电压降低，这样能降低或消除由于位线BL(k+1)设置为高电压时所带来的编程干扰，也即降低或消除对连接到位线BL(k+1)的各所述存储单元101的编程干扰。
由于图3中仅示意出了一个所述存储单元101a的一个存储位‘a’的编程干扰，对各个存储位进行编程时都存在相同的问题，故本发明实施例能消除各存储位的编程操作所带来的编程干扰。
和现有闪存中，在对选定存储位进行编程时，为了防止和选定的存储单元101的靠近选定存储位的位线也即会连接到较高位线编程电压Vblp的位线共用的相邻存储单元101产生漏电，会对相邻存储单元101的另一位线加等于位线编程电压Vblp，但是，本发明实施例则突破了常规思维，在相邻存储单元101的另一位线上引入了小于位线编程电压Vblp的第一电压V1，由于相邻存储单元101的另一位线连接到相邻两列的多个存储单元101，故第一电压V1降低后能降低或消除相邻存储单元101的另一位线的电压对所连接的各存储单元101所产生的编程干扰，所以，本发明实施例能在对选定存储位进行编程时降低或消除由和选定存储单元101共用连接到位线编程电压Vblp的位线的相邻存储单元101的另一位线的高压所带来的编程干扰。
本发明实施例闪存的操作方法：
本发明实施例闪存的操作方法中，闪存的存储单元101的结构也请参考图1和图2所示，闪存的阵列结构也请参考图3所示，闪存包括多个存储单元101；各所述存储单元101都采用分离栅浮栅104器件，由多个所述存储单元101排列形成闪存的阵列结构。
所述分离栅浮栅104器件包括：对称设置的第一源漏区205b和第二源漏区205a，位于所述第一源漏区205b和所述第二源漏区205a之间的多个分离的具有浮栅104的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构103；所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
本发明实施例方法中，所述分离栅浮栅104器件为双分离栅浮栅104器件，所述第一栅极结构的数量为两个，图1中，两根所示第一栅极结构分别用标记102a和102b标出，两根所述第一栅极结构能实现两位数据的存储。
所述分离栅浮栅104器件为N型器件，所述第一源漏区205b和所述第二源漏区205a都由N+区组成。
P型掺杂的沟道区位于所述第一源漏区205b和所述第二源漏区205a之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖，各所述第一栅极结构和所述第二栅极结构103分别控制所覆盖的所述沟道区的区域段。所述第一源漏区205b和所述第二源漏区205a会自对准形成在由各所述第一栅极结构和所述第二栅极结构103排列形成的整体栅极结构的两侧的半导体衬底201的表面。
所述存储单元101的所述第二源漏区205a连接到第二源漏电极，第二源漏电极会连接到位线BLa。
所述存储单元101的所述第一源漏区205b连接第一源漏电极，第一源漏电极会连接到位线BLb。
所述控制栅105会连接到对应的控制栅线，所述字线栅106连接到字线WLWL。图1中，所述存储单元101包括两个所述第一栅极结构，故所述控制栅线也包括两根，分别用CG0和CG1表示，第一栅极结构102a的所述控制栅105连接到控制栅线CG0，第一栅极结构102b的所述控制栅105连接到控制栅线CG1。
本发明实施例方法中，各所述第一栅极结构由隧穿介质层202、所述浮栅104、控制栅介质层203和所述控制栅105叠加而成。
各所述第二栅极结构103由字线栅106介质层204和字线栅106叠加而成。
在一些较佳实施例方法中，所述浮栅104的材料包括多晶硅，所述控制栅105的材料包括多晶硅，所述字线栅106的材料包括多晶硅。
如图3所示，所述阵列结构中，各所述存储单元101排列成行和列，各所述存储单元101的所述第一源漏区205b和所述第二源漏区205a连接到对应的位线，各所述位线为两列相邻的所述存储单元101共用，共用的连接结构包括：
同一列上的各所述存储单元101的第一源漏区205b和邻近的所述存储单元101的第一源漏区205b连接在一起以及同一列上的各所述存储单元101的第二源漏区205a和邻近的所述存储单元101的第二源漏区205a连接在一起。图3中共列举了4个所述存储单元101来表示所述阵列结构中的连接关系，且四个所述存储单元单独采用标记101a、101b、101c和101d标出。可以看出，所述存储单元101a和101b位于同一列，所述存储单元101a的第一源漏区205b和所述存储单元101b的第一源漏区205b连接在一起。同样类推，所述存储单元101a的第二源漏区205a会和同一列中上一行的所述存储单元(未显示)的第二源漏区205a连接在一起。
当前列的各所述存储单元101的第二源漏区205a和后一列中同一行的所述存储单元101的第二源漏区205a连接在一起且连接到第一位线。
当前列的各所述存储单元101的第一源漏区205b和前一列中同一行的所述存储单元101的第一源漏区205b连接在一起且连接到第二位线。
后一列的各所述存储单元101的第一源漏区205b和后面第二列中同一行的所述存储单元101的第一源漏区205b连接在一起且连接到第三位线。
令选定存储位为当前列中选定的所述存储单元101的靠近所述第二源漏区205a的存储位。
本发明实施例方法中，各所述存储单元101的第一源漏区205b和所述第二源漏区205a是对称设置的，根据所述选定存储位的不同，相邻的所述第一位线、所述第二位线和所述第三位线所对应的具体位线会相应变化，但是相对位置关系和图3相同，图3中，所述选定存储位为所述存储单元101a中的存储位‘a’，对应的所述第一位线为位线BLk，所述第二位线为位线BL(k-1)，所述第三位线为位线BL(k+1)。
本发明实施例方法中，在所述阵列结构中，同一行上的各所述存储单元101的位于相同行的所述第二栅极结构103都连接到同一行的字线WL，同一行上的各所述存储单元101的位于相同行的所述第一栅极结构的所述控制栅105都连接到同一行的控制栅线，图3中，各所述存储单元101连接的两行所述控制栅线分别用CG0和CG1标出。
所述闪存的操作方法步骤包括对所述选定存储位进行编程操作，所述编程操作包括对所述第一位线、所述第二位线和所述第三位线上的电信号进行设置，包括：
所述第一位线上设置位线编程电压Vblp。
所述第二位线上设置编程电流。
所述第三位线上设置第一电压V1，所述第一电压V1小于所述位线编程电压Vblp，通过降低所述第一电压V1防止对连接到所述第三位线上的各所述存储单元101产生编程干扰。
较佳选择为，如图4所示，是本发明实施例闪存在对选定存储位进行编程操作时相邻三根位线的电压变化时序图；图4中，BL(k-1)表示所述第二位线的电压变化曲线，BLk表示所述第一位线的电压变化曲线，BL(k+1)表示所述第三位线的电压变化曲线；对所述选定存储位进行编程操作时，所述第一位线、所述第二位线和所述第三位线上的电信号的电压变化阶段包括：
第一阶段，所述第一位线、所述第二位线和所述第三位线都为地电位。
第二阶段，所述第一位线、所述第二位线和所述第三位线都从地电位上升到所述第一电压V1。
第三阶段，所述第一位线上升到位线编程电压Vblp，所述第二位线下降到第二电压V2，所述第三位线保持为所述第一电压V1，所述第二电压V2大于地电位。
对所述选定存储位进行编程操作时，还包括：
当前列中选定的所述存储单元101所连接的所述字线WL连接第三电压，所述第三电压大于等于所述第二栅极结构103所控制的沟道区的区域段的阈值电压并使所述第二栅极结构103所控制的沟道区的区域段导通。
当前列中选定的所述存储单元101的非选定存储位对应的所述控制栅105所连接的所述控制栅线连接第四电压，所述第四电压大于等于所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段的阈值电压并使所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段导通。
所述选定存储位对应的所述控制栅105所连接的所述控制栅线连接控制栅编程电压。
由图3所示可知，编程时，位线BLk加位线编程电压Vblp，所述字线WL加第三电压；所述存储单元101a的控制栅线CG1为非选定存储位对应的所述控制栅105所连接的所述控制栅线，故所述存储单元101a的控制栅线CG1接第四电压；所述存储单元101a的控制栅线CG0为选定存储位对应的所述控制栅105所连接的所述控制栅线，故所述存储单元101a的控制栅线CG0接控制栅编程电压，所述存储单元101a会的沟道会导通并在所述存储单元101a的所述选定存储位‘a’对应的所述第一栅极结构处产生源端热电子注入，从实现对所述选定存储位‘a’的编程。
在一些实施例方法中，所述第一电位V1为0.9V～2.5V，如所述第一电位V1为1.5V，图4中显示了所述第一电位V1为1.5V。
所述控制栅编程电压为8V以上，例如为9V，即CG0接9V；
所述位线编程电压Vblp为4V以上，例如为4.5V，即BLk接4.5V。
所述第二电压V2小于1V，图4中列举了所述第二电压V2为0.4V。
在一些实施例方法中，所述第三电压为1.4V，即WL接1.4V；
所述第三电压接5V，即CG1接5V。
由图3所示可知，和所述存储单元101a同一行的所述存储单元101b的WL、CG0和CG1分别共用，故所述存储单元1b的沟道区也开启。和现有技术中为了防止位线BL(k+1)到位线BLk产生导通电流，需要将位线BL(k+1)的电压设置为和位线BLk的电压相同如都设置为4.5V；和现有技术不同，本发明实施例方法中，将位线BL(k+1)的电压设置为更低的所述第一电压V1如1.5V；这样，由于位线BL(k+1)的电压降低，这样能降低或消除由于位线BL(k+1)设置为高电压时所带来的编程干扰，也即降低或消除对连接到位线BL(k+1)的各所述存储单元101的编程干扰。
由于图3中仅示意出了一个所述存储单元101a的一个存储位‘a’的编程干扰，对各个存储位进行编程时都存在相同的问题，故本发明实施例方法能消除各存储位的编程操作所带来的编程干扰。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种闪存，其特征在于，包括多个存储单元；各所述存储单元都采用分离栅浮栅器件，由多个所述存储单元排列形成闪存的阵列结构；
所述分离栅浮栅器件包括：对称设置的第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；
所述阵列结构中，各所述存储单元排列成行和列，各所述存储单元的所述第一源漏区和所述第二源漏区连接到对应的位线，各所述位线为两列相邻的所述存储单元共用，共用的连接结构包括：
同一列上的各所述存储单元的第一源漏区和邻近的所述存储单元的第一源漏区连接在一起以及同一列上的各所述存储单元的第二源漏区和邻近的所述存储单元的第二源漏区连接在一起；
当前列的各所述存储单元的第二源漏区和后一列中同一行的所述存储单元的第二源漏区连接在一起且连接到第一位线；
当前列的各所述存储单元的第一源漏区和前一列中同一行的所述存储单元的第一源漏区连接在一起且连接到第二位线；
后一列的各所述存储单元的第一源漏区和后面第二列中同一行的所述存储单元的第一源漏区连接在一起且连接到第三位线；
令选定存储位为当前列中选定的所述存储单元的靠近所述第二源漏区的存储位，对所述选定存储位进行编程操作时，所述第一位线、所述第二位线和所述第三位线上设置的电信号包括：
所述第一位线上设置位线编程电压；
所述第二位线上设置编程电流；
所述第三位线上设置第一电压，所述第一电压小于所述位线编程电压，通过降低所述第一电压防止对连接到所述第三位线上的各所述存储单元产生编程干扰。
2.如权利要求1所述的闪存，其特征在于，对所述选定存储位进行编程操作时，所述第一位线、所述第二位线和所述第三位线上的电信号的电压变化阶段包括：
第一阶段，所述第一位线、所述第二位线和所述第三位线都为地电位；
第二阶段，所述第一位线、所述第二位线和所述第三位线都从地电位上升到所述第一电压；
第三阶段，所述第一位线上升到位线编程电压，所述第二位线下降到第二电压，所述第三位线保持为所述第一电压，所述第二电压大于地电位。
3.如权利要求2所述的闪存，其特征在于：所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。
4.如权利要求3所述的闪存，其特征在于：所述分离栅浮栅器件为N型器件，所述第一源漏区和所述第二源漏区都由N+区组成；
P型掺杂的沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖，各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段。
5.如权利要求1或3所述的闪存，其特征在于：在所述阵列结构中，同一行上的各所述存储单元的位于相同行的所述第二栅极结构都连接到同一行的字线，同一行上的各所述存储单元的位于相同行的所述第一栅极结构的所述控制栅都连接到同一行的控制栅线；
对所述选定存储位进行编程操作时：
当前列中选定的所述存储单元所连接的所述字线连接第三电压，所述第三电压大于等于所述第二栅极结构所控制的沟道区的区域段的阈值电压并使所述第二栅极结构所控制的沟道区的区域段导通；
当前列中选定的所述存储单元的非选定存储位对应的所述控制栅所连接的所述控制栅线连接第四电压，所述第四电压大于等于所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段的阈值电压并使所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段导通；
所述选定存储位对应的所述控制栅所连接的所述控制栅线连接控制栅编程电压。
6.如权利要求5所述的闪存，其特征在于：所述控制栅编程电压为8V以上，所述位线编程电压为4V以上；
所述第一电压为0.9V～2.5V；
所述第二电压小于1V。
7.如权利要求1所述的闪存，其特征在于：各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成；
各所述第二栅极结构由字线栅介质层和字线栅叠加而成。
8.一种闪存的操作方法，其特征在于，闪存包括多个存储单元；各所述存储单元都采用分离栅浮栅器件，由多个所述存储单元排列形成闪存的阵列结构；
所述分离栅浮栅器件包括：对称设置的第一源漏区和第二源漏区，位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构，位于所述第一栅极结构之间的第二栅极结构；所述第一栅极结构中具有位于所述浮栅顶部的控制栅；
所述阵列结构中，各所述存储单元排列成行和列，各所述存储单元的所述第一源漏区和所述第二源漏区连接到对应的位线，各所述位线为两列相邻的所述存储单元共用，共用的连接结构包括：
同一列上的各所述存储单元的第一源漏区和邻近的所述存储单元的第一源漏区连接在一起以及同一列上的各所述存储单元的第二源漏区和邻近的所述存储单元的第二源漏区连接在一起；
当前列的各所述存储单元的第二源漏区和后一列中同一行的所述存储单元的第二源漏区连接在一起且连接到第一位线；
当前列的各所述存储单元的第一源漏区和前一列中同一行的所述存储单元的第一源漏区连接在一起且连接到第二位线；
后一列的各所述存储单元的第一源漏区和后面第二列中同一行的所述存储单元的第一源漏区连接在一起且连接到第三位线；
令选定存储位为当前列中选定的所述存储单元的靠近所述第二源漏区的存储位，闪存的操作方法步骤包括对所述选定存储位进行编程操作，所述编程操作包括对所述第一位线、所述第二位线和所述第三位线上的电信号进行设置，包括：
所述第一位线上设置位线编程电压；
所述第二位线上设置编程电流；
所述第三位线上设置第一电压，所述第一电压小于所述位线编程电压，通过降低所述第一电压防止对连接到所述第三位线上的各所述存储单元产生编程干扰。
9.如权利要求8所述的闪存的操作方法，其特征在于，对所述选定存储位进行编程操作时，所述第一位线、所述第二位线和所述第三位线上的电信号的电压变化阶段包括：
第一阶段，所述第一位线、所述第二位线和所述第三位线都为地电位；
第二阶段，所述第一位线、所述第二位线和所述第三位线都从地电位上升到所述第一电压；
第三阶段，所述第一位线上升到位线编程电压，所述第二位线下降到第二电压，所述第三位线保持为所述第一电压，所述第二电压大于地电位。
10.如权利要求9所述的闪存的操作方法，其特征在于：所述分离栅浮栅器件为双分离栅浮栅器件，所述第一栅极结构的数量为两个。
11.如权利要求10所述的闪存的操作方法，其特征在于：所述分离栅浮栅器件为N型器件，所述第一源漏区和所述第二源漏区都由N+区组成；
P型掺杂的沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖，各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段。
12.如权利要求8或10所述的闪存的操作方法，其特征在于：在所述阵列结构中，同一行上的各所述存储单元的位于相同行的所述第二栅极结构都连接到同一行的字线，同一行上的各所述存储单元的位于相同行的所述第一栅极结构的所述控制栅都连接到同一行的控制栅线；
对所述选定存储位进行编程操作时：
当前列中选定的所述存储单元所连接的所述字线连接第三电压，所述第三电压大于等于所述第二栅极结构所控制的沟道区的区域段的阈值电压并使所述第二栅极结构所控制的沟道区的区域段导通；
当前列中选定的所述存储单元的非选定存储位对应的所述控制栅所连接的所述控制栅线连接第四电压，所述第四电压大于等于所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段的阈值电压并使所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段导通；
所述选定存储位对应的所述控制栅所连接的所述控制栅线连接控制栅编程电压。
13.如权利要求12所述的闪存的操作方法，其特征在于：所述控制栅编程电压为8V以上，所述位线编程电压为4V以上；
所述第一电压为0.9V～2.5V；
所述第二电压小于1V。
14.如权利要求8所述的闪存的操作方法，其特征在于：各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成；
各所述第二栅极结构由字线栅介质层和字线栅叠加而成。
15.如权利要求14所述的闪存的操作方法，其特征在于：所述浮栅的材料包括多晶硅，所述控制栅的材料包括多晶硅，所述字线栅的材料包括多晶硅。
CN202310486389.4A 2023-04-28 2023-04-28 闪存及其操作方法 Pending CN116564385A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310486389.4A CN116564385A (zh) 2023-04-28 2023-04-28 闪存及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310486389.4A CN116564385A (zh) 2023-04-28 2023-04-28 闪存及其操作方法

Publications (1)

Publication Number Publication Date
CN116564385A true CN116564385A (zh) 2023-08-08

Family

ID=87487275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310486389.4A Pending CN116564385A (zh) 2023-04-28 2023-04-28 闪存及其操作方法

Country Status (1)

Country Link
CN (1) CN116564385A (zh)

Similar Documents

Publication Publication Date Title
US8531886B2 (en) Hot carrier programming in NAND flash
US6115287A (en) Nonvolatile semiconductor memory device using SOI
US7889553B2 (en) Single-poly non-volatile memory cell
EP0495492B1 (en) Non-volatile memory cell structure and process for forming same
US20040004863A1 (en) Nonvolatile electrically alterable memory device and array made thereby
EP1909288A1 (en) Cell operation methods using gate-injection for floating gate nand flash memory
JP5185710B2 (ja) 電気経路およびメモリセルのフローティングゲートから電荷を消去する方法
JPH11177068A (ja) 不揮発性半導体記憶装置及びその駆動方法
US20200234769A1 (en) Memory and operation method thereof
US20140347926A1 (en) Vertical memory with body connection
US9406685B2 (en) Flash memory unit and memory array, and programming, erasing and reading method thereof
US9455037B2 (en) EEPROM memory cell with low voltage read path and high voltage erase/write path
US6801456B1 (en) Method for programming, erasing and reading a flash memory cell
US20130107635A1 (en) Common doped region with separate gate control for a logic compatible non-volatile memory cell
US20170229471A1 (en) Single poly nonvolatile memory cells, arrays thereof, and methods of operating the same
US7449744B1 (en) Non-volatile electrically alterable memory cell and use thereof in multi-function memory array
US6240021B1 (en) Nonvolatile semiconductor memory device improved in readout operation
US6396737B2 (en) High density flash memory architecture with columnar substrate coding
US6327182B1 (en) Semiconductor device and a method of operation the same
KR100731076B1 (ko) 수직형 스플리트 게이트 구조의 플래시 메모리 소자 및 그제조 방법
KR100840448B1 (ko) 반도체 기억 소자
CN116564385A (zh) 闪存及其操作方法
KR100799040B1 (ko) 플래쉬 메모리 장치
US7102188B1 (en) High reliability electrically erasable and programmable read-only memory (EEPROM)
US6864530B2 (en) High density flash memory architecture with columnar substrate coding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination