CN116560898A - 上电时序控制的方法及芯片、装置、介质和程序 - Google Patents

上电时序控制的方法及芯片、装置、介质和程序 Download PDF

Info

Publication number
CN116560898A
CN116560898A CN202310363609.4A CN202310363609A CN116560898A CN 116560898 A CN116560898 A CN 116560898A CN 202310363609 A CN202310363609 A CN 202310363609A CN 116560898 A CN116560898 A CN 116560898A
Authority
CN
China
Prior art keywords
crc
chip
power
digital circuit
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310363609.4A
Other languages
English (en)
Inventor
白颂荣
张海越
陈锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xihua Technology Co Ltd
Original Assignee
Shenzhen Xihua Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xihua Technology Co Ltd filed Critical Shenzhen Xihua Technology Co Ltd
Priority to CN202310363609.4A priority Critical patent/CN116560898A/zh
Publication of CN116560898A publication Critical patent/CN116560898A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)

Abstract

本申请实施例公开了一种上电时序控制的方法及芯片、装置、介质和程序。芯片包括数字电路、模拟电路和存储控制器，在数字电路处于预设电压区间后，所述模拟电路发出上电复位POR信号，所述POR信号用于指示所述芯片上电启动；所述存储控制器加载存储介质的目标数据和循环冗余校验CRC的期望值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误；所述存储控制器根据所述目标数据计算校验值CRC‑16，所述CRC‑16是所述CRC业界标准的其中一种。

Description

上电时序控制的方法及芯片、装置、介质和程序
技术领域
本申请涉及通信技术领域，具体涉及一种上电时序控制的方法及芯片、装置、介质和程序。
背景技术
芯片的存储介质在进行数据烧写过程对secure boot来说是至关重要的，错误和失败的烧写都会导致手机无法开机，所以这个过程需要更为严格的要求。
芯片对于上电的要求是很严格，各种上电的必备条件都要有着先后的顺序，一项条件满足后才可以转到下一步，如果其中的某一个环节出现了故障，则整个上电过程不能继续下去。实际应用中，芯片上电过程中是一般是直接用芯片的原始设定时钟顺序加载数据，这种方式的抗干扰能力较差，且若是加载过程中电压或者时钟抖动导致加载时序或者某些数据传输错误，将会导致芯片无法正常工作。
发明内容
本申请提供一种上电时序控制的方法及相关装置，以期通过三次CRC校验和trim值保护，可以实现在温差较大的环境或者恶劣的电磁环境下开机，系统不至于错误加载trim值导致开机失败，影响用户体验。
第一方面，本申请实施例提供一种上电时序控制的方法，其特征在于，应用于芯片，所述芯片包括数字电路模块、模拟电路模块和存储控制模块，所述方法包括：
所述模拟电路模块在数字电路模块处于预设电压区间后，所述模拟电路模块发出上电复位POR信号，所述POR信号用于指示所述芯片上电启动；
所述存储控制模块加载存储介质的目标数据和循环冗余校验CRC的期望值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误；
所述存储控制模块根据所述目标数据计算校验值CRC-16，所述CRC-16是所述CRC业界标准的其中一种；
若所述CRC-16与所述CRC期望值一致，则所述存储控制模块确定所述目标数据校验成功；
所述存储控制模块更新所述数字电路模块和所述模拟电路模块接口的参数trim值，所述参数trim值是指通过向所述芯片写入参数数据，来调整所述芯片行为的参数；
在所述数字电路模块加载完所述参数trim值后，所述数字电路模块发出系统复位信号，所述系统复位信号用于指示上电完成。
第二方面，本申请实施例提供一种上电时序控制装置，其特征在于，包括：
信号发送单元，所述信号发送单元用于在所述模拟电路模块在数字电路模块处于预设电压区间后，所述模拟电路模块发出上电复位POR信号，在所述数字电路模块加载完所述参数trim值后，所述数字电路模块发出系统复位信号，所述POR信号用于指示所述芯片上电启动，所述系统复位信号用于指示上电完成；
存储控制单元，所述存储控制单元用于加载存储介质的目标数据和循环冗余校验CRC的期望值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误；
检测单元，所述检测单元用于根据所述目标数据计算校验值CRC-16，所述CRC-16是所述CRC业界标准的其中一种，若所述CRC-16与所述CRC期望值一致，则校验成功；
参数更新单元，所述参数更新单元用于更新数字电路和模拟电路接口的参数trim值。
第三方面，本申请实施例提供了一种芯片设备，其特征在于，包括：
数字电路模块，所述数字电路模块用于加载所述参数trim值，在所述参数trim值加载完成后释放系统复位；
模拟电路模块，所述模拟电路模块在所述数字电路模块处于预设电压区间后，所述模拟电路模块发出上电复位POR信号，所述POR信号用于指示所述芯片上电启动；
存储控制模块，所述存储控制模块用于加载存储介质的目标数据和循环冗余校验CRC的期望值，并根据所述目标数据计算校验值CRC-16，若所述CRC-16与所述CRC期望值一致，则所述存储控制模块确定所述目标数据校验成功，更新单元用于更新数字电路和模拟电路接口的参数trim值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误，所述CRC-16是所述CRC业界标准的其中一种，所述参数trim值是指通过向所述芯片写入参数数据，来调整所述芯片行为的参数。
所述设备执行如本申请实施例第一方面任一方法中所描述的部分或全部步骤。
第四方面，本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质中存储有用于电子数据交换的计算机程序，计算机程序包括执行指令，执行指令用于执行如本申请实施例第一方面任一方法中所描述的部分或全部步骤。
第五方面，本申请实施例提供了一种计算机程序产品，其中，计算机程序产品包括计算机程序，计算机程序可操作来使计算机执行如本申请实施例第一方面任一方法中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
可以看出，本申请实施例中提供了一种应用于芯片的上电时序控制方法，其中芯片包括数字电路模块和模拟电路模块；模拟电路模块待数字电路模块所需电源稳定后，释放上电复位POR；芯片的存储控制模块加载存储介质的目标数据和循环冗余校验CRC的期望值；存储控制模块根据目标数据计算校验值CRC-16；若CRC-16与所述CRC期望值一致，则目标数据校验成功；更新数字电路模块和模拟电路模块接口的参数trim值；数字电路模块加载参数trim值；参数trim值加载完成后数字电路模块释放系统复位；本申请实施例通过三次CRC校验和trim值保护，可以实现在温差较大的环境或者恶劣的电磁环境下开机，系统不至于错误加载trim值导致开机失败，影响用户体验。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种上电时序控制方法的流程示意图；
图2是本申请实施例提供的一种芯片上电时序图；
图3是本申请实施例提供的一种CRC校验方法的流程示意图；
图4是本申请实施例提供的一种上电时序控制装置的结构示意图；
图5是本申请实施例提供的一种芯片设备应用场景示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤的过程、方法、系统、产品或设备没有限定于已列出的步骤，而是可选地还包括没有列出的步骤，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
相关设计中，芯片上电过程中是直接用芯片的原始设定时钟顺序加载数据，这种方式的抗干扰能力较差，且若是加载过程中电压或者时钟抖动导致加载时序或者某些数据传输错误，将会导致芯片无法正常工作。
针对上述问题，可以看出，本申请实施例中提供了一种应用于芯片的上电时序控制方法，其中芯片包括数字电路模块和模拟电路模块；模拟电路模块待数字电路模块所需电源稳定后，释放上电复位POR；芯片的存储控制模块加载存储介质的目标数据和循环冗余校验CRC的期望值；存储控制模块根据目标数据计算校验值CRC-16；若CRC-16与所述CRC期望值一致，则目标数据校验成功；更新数字电路模块和模拟电路模块接口的参数trim值；数字电路模块加载参数trim值；参数trim值加载完成后数字电路模块释放系统复位；本申请实施例通过三次CRC校验和trim值保护，可以实现在温差较大的环境或者恶劣的电磁环境下开机，系统不至于错误加载trim值导致开机失败，影响用户体验。
为了更好理解本发明实施例公开的一种上电时序控制的方法及装置，下面对本发明实施例进行详细介绍。
下面先对本发明实施例适用的流程示意图进行描述。请参阅图1，图1是本申请实施例提供的一种上电时序控制的方法，其特征在于，应用于芯片，所述芯片包括数字电路模块、模拟电路模块和存储控制模块，如图1所示，本上电时序控制方法包括以下操作流程：
步骤101，所述模拟电路模块在数字电路模块处于预设电压区间后，所述模拟电路模块发出上电复位POR信号，所述POR信号用于指示所述芯片上电启动。
具体地，模拟电路模块通过IO_VCC给IO供电，PAD_SWIRE默认上拉，使能外部背光源。
进一步地，模拟电路需要等手机芯片所需电源包括VDD11_D,VDD11_M,VDD15、OSC等稳定以后，才会释放上电复位POR。
步骤102，所述存储控制模块加载存储介质的目标数据和循环冗余校验CRC的期望值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误。
示例性地，上述存储介质可以是包括但不限于：一次性可编程存储器(one timeprogrammable，OTP)、电子保险丝(electric-fuse，eFuse)等存储介质，通过程序将数据烧入存储介质后，将不可再次更改和清除。
进一步地，为保证数据烧写的准确性，需要进行数据传输的循环冗余校验。
具体的，循环冗余校验(cycle redundancy check，CRC)是数据通信领域中最常用的一种差错校验码，为尽量提高接收端收到数据的正确率，在接收端接收数据之前需要对数据进行差错检测，当且仅当检测的结果为正确时接收端才真正收下数据。检测的方式有多种，常见的有奇偶校验、因特网校验和循环冗余校验等。其具体原理为：针对要发送的原始数据代码，为避免信号干扰以及判断数据接收端所读取的数据代码是否为数据发送端的原始数据代码，对数据发送端的原始数据代码加上校验数据，该校验数据即CRC校验码。
步骤103，所述存储控制模块根据所述目标数据计算校验值CRC-16，所述CRC-16是所述CRC业界标准的其中一种。
示例性地，对目标校验数据进行校验的过程。具体过程为：在发送端根据要传送的k位二进制码序列，以一定的规则产生一个校验用的r位二进制校验码，也就是循环冗余校验CRC的期望值。将该校验码附在目标数据后面，构成一个新的包含有k+r位序列数的二进制码，然后进行数据发送。接收端根据目标数据和循环冗余校验CRC的期望值之间的校验规则进行校验，根据该规则计算生成CRC-16校验码，该规则在理论中命名为“生成多项式”。将CRC的期望值和CRC-16校验码进行比较，以确定数据传输过程是否出现错误。
具体地，在一个可能的CRC校验的应用场景中，设编码前的原始信息多项式为P(x)，P(x)的最高幂次加1等于k；生成多项式为G(x)，G(x)的最高幂次等于r；CRC多项式为R(x)；编码后的带CRC的信息多项式为T(x)。
接收方解码方法：将T(x)除以G(x)，如果余数为0，则说明传输中无错误发生，否则说明传输有误。
举例来说，举例来说，设信息码为1100，生成多项式为1011，即P(x)＝x3+x2，G(x)＝x3+x+1，计算CRC的过程为：
即R(x)＝x。其中G(x)的最高幂次r＝3，得出CRC为010.
因此有：
T(x)＝(x6+x5)+(x)＝x6+x5+x
即1100000+010＝1100010
如果传输无误，则下列计算：
结果无余项。
示例性地，常见的CRC校验类型使用国际通行标准，一般按照多项式的阶数m划分，将CRC算法称为CRC-m，比如CRC-8、CRC-16、CRC-32、CRC-64等，不同的CRC-m的校验代码不同，对应的多项式也会不同。本方案中选取的是CRC-16，对应的多项式为x16+x12+x5+1对应的二进制码为1010 00000000 0001。具体CRC-16的计算方法是：
1.预置1个16位的寄存器为十六进制FFFF，即全为1；
具体的，将上述寄存器称之为CRC寄存器；
2.把第一个8位二进制数据，即通讯信息帧的第一个字节，与16位的CRC寄存器的低8位相异或，将所得结果放于CRC寄存器；
3.把CRC寄存器的内容朝低位右移一位，用0填补最高位，并检查右移后的移出位；
4.如果移出位为0：重复第3步(再次右移一位)；
5.如果移出位为1：CRC寄存器与多项式A001(1010 0000 0000 0001)进行异或；
6.重复步骤3和4，直到右移8次，这样整个8位数据全部进行了处理；
7.重复步骤2到步骤5，进行通讯信息帧下一个字节的处理；
8.将该通讯信息帧所有字节按上述步骤计算完成后，得到的16位CRC寄存器的高、低字节进行交换；
9.最后得到的CRC寄存器内容即为：CRC校验码。
步骤104，若所述CRC-16与所述CRC期望值一致，则所述存储控制模块确定所述目标数据校验成功。
步骤105，所述存储控制模块更新所述数字电路模块和所述模拟电路模块接口的参数trim值，所述参数trim值是指通过向所述芯片写入参数数据，来调整所述芯片行为的参数。
示例性地，若上述CRC校验过程结果一致，则说明当前存储介质的目标区域不存在硬件或者软件错误。
进一步地，更新当前状态的数字电路模块和模拟电路模块接口的参数trim值。
在实际应用中，上述方法还包括：对存储介质进行高温测试，利用CRC校验来判断经过高温烘烤后的存储介质中的目标数据是否丢失。包括：对默认的trim值和CRC期望值进行校验，若trim值计算得到的校验码与CRC期望值相一致，则表明经过烘烤测试后的存储介质里的目标数据没有发生丢失。
具体的，上述默认的trim值是指在常温环境下对存储介质进行目标数据烧录的参数值。
同样的，上述方法场景还包括低温状态下的校验测试，过程与上述方法类似，在此不做赘述。
步骤106，在所述数字电路模块加载完所述参数trim值后，所述数字电路模块发出系统复位信号，所述系统复位信号用于指示上电完成。
示例性地，上述参数trim值一种在芯片的制造完成之后，通过外部向芯片内部写入数据，来调整芯片的某些参数的行为。
示例性地，数字电路首先通过加载OTP的trim值，等到trim值加载完成后，才释放系统复位。
具体地，实际应用中的上电时序数字流程图如图2所示。如图2所示的一种芯片上电时序图。
具体的，IOVCC是外接输入电源的供电电压，VCC是芯片工作电压，电压大小为3.3V，BL表示芯片的布电电压大小为4.6V，等到所有数字电路电压处于稳定状态后，释放复位信号，AP端_重置表示在芯片上电完成后，重置系统信号。
可以看出，本申请实施例中，通过提供一种应用于芯片的上电时序控制方法，其中芯片包括数字电路模块和模拟电路模块；模拟电路模块待数字电路模块所需电源稳定后，释放上电复位POR；芯片的存储控制模块加载存储介质的目标数据和循环冗余校验CRC的期望值；存储控制模块根据目标数据计算校验值CRC-16；若CRC-16与所述CRC期望值一致，则目标数据校验成功；更新数字电路模块和模拟电路模块接口的参数trim值；数字电路模块加载参数trim值；参数trim值加载完成后数字电路模块释放系统复位；本申请实施例通过三次CRC校验和trim值保护，可以实现在温差较大的环境或者恶劣的电磁环境下开机，系统不至于错误加载trim值导致开机失败，影响用户体验。
在一个可能的示例中，若所述CRC-16与所述CRC期望值不一致，则所述目标数据校验失败；所述存储控制模块重新加载所述存储介质的所述目标数据进行校验。
示例性地，若上述步骤102进行CRC校验的过程中，的结果出现余项，则表明当前数据传输有误，目标数据校验失败。
具体流程如图3所示，图3是本申请实施例提供的一种CRC校验方法的流程示意图：
步骤301：读取存储介质的CRC期望值和目标数据，计算CRC-16。
步骤302：判断CRC校验是否正确：若CRC校验正确，则将CRC状态置位为pass位；加载trim值到寄存器中。
具体地，以上进行CRC校验计算过程同上述步骤102和步骤103所述过程方法一致，故在此不作赘述。
步骤303：若CRC校验错误，则判断是否经过3次CRC过程。
步骤304：若是，则置位CRC Fail状态位，结束当前校验流程；若否，则返回步骤301。
进一步地，CRC-16的计算结果与CRC期望值不一致时目标数据校验结果失败，则不更新数模接口的trim值，保持默认的trim不变。
可以看出，本申请实施例中，通过CRC校验结果来决定是否更新当前trim值，可以保证数据传输过程的安全性和稳定性，避免数据的误传输覆盖了原本的数据，导致芯片启动异常。
在一种可能的示例中，所述存储控制模块重新加载所述存储介质的所述目标数据进行校验之后，所述方法还包括：若循环校验3次之后，依然校验失败，则保留默认参数trim值。
示例性地，设计硬件CRC自动校验的方法，如果trim值加载过程中出现静电释放(electro-static discharge，ESD)导致数据加载出错，则CRC会出现目标数据校验失败。
进一步地，硬件会再次计算CRC-16校验码直至3次都不满足计算结果与CRC期望值相一致为止。因为ESD是瞬态错误，3次CRC计算足以保证正确的加载trim值。
可以看出，本申请实施例中，通过三次CRC校验和trim值保护，可以实现在温差较大的环境或者出现ESD情况下开机，保证系统不至于错误加载trim值导致开机失败，影响用户体验。
在一个可能的示例中，上述方法包括：所述CRC的校验字段位于所述存储介质的特定位置；所述校验字段的长度可灵活配置。
示例性地，CRC校验的特征是信息字段和校验字段的长度可以任意选定。实现灵活配置。
可以看出，本申请实施例中，所选择的CRC校验因其信息字段和校验字段的长度可以任意选定，从而增加了配置的灵活性。
在一个可能的示例中，所述存储控制模块加载存储介质的目标数据和循环冗余校验CRC的期望值之前，所述方法还包括：判断所述存储介质是否为空片状态位；若是，则保留默认参数trim值，置位芯片为空片状态；若否，则判断是否已经进行3次所述循环冗余校验CRC；若是，则保留默认参数trim值。
具体地，芯片在电子设备初次上电过程中会读取存储介质中的电压字段数据，送到芯片外部的电源管理器，电源管理器在芯片初始上电前会提供一个标准的电压，在接收到存储介质中的电压字段数据后会调节电压大小。因此，在芯片上电前，引导程序判断所述存储介质是否为空片状态位，即判断存储介质中是否有电压字段数值。
进一步地，若是存储介质不为空，则读取储介质中的电压字段数据。再判断当前数据是否进行了三次CRC校验过程。若已经完成了三次CRC校验，则将保留默认参数trim值；若是存储介质不为空，则跳转至最初的状态位判断，直到读取数据不为空。
进一步地，完成电源电压调整后，芯片会重新进行上电复位操作。
可以看出，本申请实施例中，通过判断当前存储介质是否为空片，进一步判断是否进行CRC校验，确保当前电子设备上电后，芯片有读取到目标数据，并且能够正确的加载目标数据，从而保证上电时序的正常和数据加载正常，使芯片正常工作。
在一个可能的示例中，所述在所述数字电路模块加载完所述参数trim值后，所述数字电路模块释放系统复位之前，所述方法还包括：所述数字电路模块发出所述存储介质的上电时序信号，所述上电时序信号用于保证加载所述参数值trim的正确性；所述上电时序信号在默认时序信号中增加了20％的冗余；所述数字电路模块加载所述参数trim值的过程中使用的默认的最慢的时钟频率。
示例性地，数字电路模块在产生存储介质时序信号时，在满足存储介质时序要求的基础上增加20％的冗余量，用于保证加载参数值trim的正确性。同时，数字电路模块加载参数trim值的过程中使用的默认的最慢的时钟频率。
示例性地，芯片的设计采用最低的OSC trim值，并有20％的冗余保证trim值读取在设计工艺条件下都能够工作。
可以看出，本申请实施例中，通过20％的冗余保证trim值读取在设计工艺条件下都能够工作，同时还采用3次CRC自动校验的方法，可以保证上电时序的正常和数据加载正常，并且能实现在温差较大的环境或者恶劣的电磁环境下开机，系统不至于错误加载trim值导致开机失败，影响用户体验。
在一个可能的示例中，所述模拟电路模块在数字电路模块处于预设电压区间后，所述模拟电路模块发出上电复位POR信号之后，所述方法还包括：所述芯片执行启动程序，所述启动程序配置于所述芯片中，所述启动程序用于加载系统应用程序。
示例性地，在芯片完成正常上电后，需要通过内置的启动引导程序bootloader来加载电子设备的应用程序，以实现用户的正常使用。其中，bootloader是一段固化在放在存储介质中的程序加载代码，连接底层硬件与应用程序。其主要功能是完成处理器与周边电路正常运行的初始化工作，建立内存空间的映射，将系统的软硬件环境带到一个合适的状态，加载闪存中的系统程序，每次上电复位后，都会运行bootloader。
可以看出，本申请实施例中，在正常完成上电后，通过芯片加载启动引导程序，完成处理器与周边电路正常运行的初始化工作，建立内存空间的映射，将系统的软硬件环境带到一个合适的状态，能够保证用户可以正常使用电子设备。
与上述图1所示的实施例一致的，请参阅图4，图4是本申请实施例提供的一种上电时序控制装置结构示意图，如图4所示：
一种上电时序控制装置，上述装置包括：
401：信号发送单元，所述信号发送单元用于在所述模拟电路模块在数字电路模块处于预设电压区间后，所述模拟电路模块发出上电复位POR信号，在所述数字电路模块加载完所述参数trim值后，所述数字电路模块发出系统复位信号，所述POR信号用于指示所述芯片上电启动，所述系统复位信号用于指示上电完成。
402：存储控制单元，所述存储控制单元用于加载存储介质的目标数据和循环冗余校验CRC的期望值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误。
403：检测单元，所述检测单元用于根据所述目标数据计算校验值CRC16，所述CRC-16是所述CRC业界标准的其中一种，若所述CRC-16与所述CRC期望值一致，则校验成功。
404：参数更新单元，所述参数更新单元用于更新数字电路和模拟电路接口的参数trim值。
405：数字电路单元，所述数字电路单元用于加载所述参数值trim，待所述参数trim值加载完成后释放系统复位。
可以看出，本申请实施例中提供了一种应用于芯片的上电时序控制方法，其中芯片包括数字电路模块和模拟电路模块；模拟电路模块待数字电路模块所需电源稳定后，释放上电复位POR；芯片的存储控制单元加载存储介质的目标数据和循环冗余校验CRC的期望值；存储控制模块根据目标数据计算校验值CRC-16；若CRC-16与所述CRC期望值一致，则目标数据校验成功；更新数字电路模块和模拟电路模块接口的参数trim值；数字电路模块加载参数trim值；参数trim值加载完成后数字电路模块释放系统复位；本申请实施例通过三次CRC校验和trim值保护，可以实现在温差较大的环境或者恶劣的电磁环境下开机，系统不至于错误加载trim值导致开机失败，影响用户体验。
具体地，本申请实施例可以根据上述方法示例对上电时序控制的装置进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
与上述图1所示的实施例一致的，请参阅图5，图5是本申请实施例提供的另一种芯片设备应用场景示意图，如图5所示：
一种芯片设备，其特征在于，包括：
数字电路模块，所述数字电路模块用于加载所述参数trim值，在所述参数trim值加载完成后释放系统复位。
模拟电路模块，所述模拟电路模块在所述数字电路模块处于预设电压区间后，所述模拟电路模块发出上电复位POR信号，所述POR信号用于指示所述芯片上电启动。
存储控制模块，所述存储控制模块用于加载存储介质的目标数据和循环冗余校验CRC的期望值，并根据所述目标数据计算校验值CRC-16，若所述CRC-16与所述CRC期望值一致，则所述存储控制模块确定所述目标数据校验成功，更新单元用于更新数字电路和模拟电路接口的参数trim值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误，所述CRC-16是所述CRC业界标准的其中一种，所述参数trim值是指通过向所述芯片写入参数数据，来调整所述芯片行为的参数。
所述设备执行如本申请实施例第一方面的任一方法中所描述的部分或全部步骤。
在一个可能的实施例中，在实际应用场景中，上述芯片还可以用于手机换屏场景。
示例性地，上述芯片能够搭载在手机屏幕，通过上述步骤所实现的功能，能够保证换屏后的手机可以正常上电完成启动流程，并且提高换屏后的手机上电的稳定性和数据加载的安全性。
其中，上述芯片设备作为转码芯片，接收AP端发送的MIPI视频数据，并响应AP的命令。经过降帧率、降分辨率的处理，将数据转换成适配触控与显示驱动器集成(Touch andDisplay Driver Integration，TDDI)显示屏的HD@60Hz的高清视频，再通过MIPI发送视频给屏端。
进一步地，上述芯片设备同时支持触控反馈协议的转换以及屏幕背光调节的协议转换。从触控与显示驱动器集成(Touch and Display Driver Integration，TDDI)反馈回来的触控数据，以及背光调节数据经过码片转换成主芯片支持的格式。上述芯片设备进行的是协议转换，具体的TDDI显示驱动，触控计算等功能都使用单独的芯片完成。
需要说明的是，本实施例中的芯片设备的具体应用场景包括但不限于上述所提及的手机换屏应用场景中。其他场景的应用方式在此不做赘述。
本申请实施例提供了一种计算机可读存储介质，计算机可读存储介质中存储有用于电子数据交换的计算机程序，计算机程序包括执行指令，执行指令用于执行如上述上电时序控制的方法实施例中记载的任何一种上电时序控制的方法的部分或全部步骤，上述计算机包括电子终端设备。
本申请实施例提供了一种计算机程序产品，其中，计算机程序产品包括计算机程序，计算机程序可操作来使计算机如上述方法实施例中记载的任何一种上电时序控制的方法的部分或全部步骤，该计算机程序产品可以是一个软件安装包。
需要说明的是，对于前述的任一种上电时序控制的方法的实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本申请所必须的。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请一种上电时序控制的方法及相关装置的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请一种上电时序控制的方法及相关装置的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
本申请是参照本申请实施例的方法、硬件产品和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。存储器可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存储器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现所公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
本领域普通技术人员可以理解上述任一种上电时序控制的方法实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存储器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。
可以理解的是，凡是被控制或者被配置以用于执行本申请一种上电时序控制的方法实施例所描述的流程图的处理方法的产品，如上述流程图的装置以及计算机程序产品，均属于本申请所描述的相关产品的范畴。
显然，本领域的技术人员可以对本申请提供的一种上电时序控制的方法及装置进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种上电时序控制的方法，其特征在于，应用于芯片，所述芯片包括数字电路、模拟电路和存储控制器，所述方法包括：
所述模拟电路在数字电路处于预设电压区间后，所述模拟电路发出上电复位POR信号，所述POR信号用于指示所述芯片上电启动；
所述存储控制器加载存储介质的目标数据和循环冗余校验CRC的期望值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误；
所述存储控制器根据所述目标数据计算校验值CRC-16，所述CRC-16是所述CRC业界标准的其中一种；
若所述CRC-16与所述CRC期望值一致，则所述存储控制器确定所述目标数据校验成功；
所述存储控制器更新所述数字电路和所述模拟电路接口的参数trim值，所述参数trim值是指通过向所述芯片写入参数数据，来调整所述芯片行为的参数；
在所述数字电路加载完所述参数trim值后，所述数字电路发出系统复位信号，所述系统复位信号用于指示上电完成。
2.根据权利要求1所述的方法，其特征在于，包括：
若所述CRC-16与所述CRC期望值不一致，则所述存储控制器确定所述目标数据校验失败；
所述存储控制器重新加载所述存储介质的所述目标数据进行校验。
3.根据权利要求2所述的方法，其特征在于，所述存储控制器重新加载所述存储介质的所述目标数据进行校验之后，所述方法还包括：若循环校验3次之后，依然校验失败，则所述存储控制器保留默认参数trim值。
4.根据权利要求1至3任意一项所述的方法，其特征在于，包括：
所述CRC的校验字段位于所述存储介质的特定位置；
所述校验字段的长度可灵活配置。
5.根据权利要求1至4任意一项所述的方法，其特征在于，所述存储控制器加载存储介质的目标数据和循环冗余校验CRC的期望值之前，所述方法还包括：
判断所述存储介质是否为空片状态位；
若是，则保留默认参数trim值，置位芯片为空片状态；
若否，则判断是否已经进行3次所述循环冗余校验CRC；
若是，则保留默认参数trim值。
6.根据权利要求1至5任意一项所述的方法，其特征在于，所述在所述数字电路加载完所述参数trim值后，所述数字电路释放系统复位之前，所述方法还包括：
所述数字电路发出所述存储介质的上电时序信号，所述上电时序信号用于保证加载所述参数trim值的正确性；
所述上电时序信号在默认时序信号中增加了20％的冗余；
所述数字电路加载所述参数trim值的过程中使用的默认的最慢的时钟频率。
7.根据权利要求1-6中任一所述的方法，其特征在于，所述模拟电路在数字电路处于预设电压区间后，所述模拟电路发出上电复位POR信号之后，所述方法还包括：
所述芯片执行启动程序，所述启动程序配置于所述芯片中，所述启动程序用于加载系统应用程序。
8.一种上电时序控制装置，其特征在于，应用于芯片，所述芯片包括数字电路、模拟电路和存储控制器；所述装置包括：
信号发送单元，所述信号发送单元用于在所述模拟电路在数字电路处于预设电压区间后，所述模拟电路发出上电复位POR信号，在所述数字电路加载完所述参数trim值后，所述数字电路发出系统复位信号，所述POR信号用于指示所述芯片上电启动，所述系统复位信号用于指示上电完成；
存储控制单元，所述存储控制单元用于加载存储介质的目标数据和循环冗余校验CRC的期望值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误；
检测单元，所述检测单元用于根据所述目标数据计算校验值CRC-16，所述CRC-16是所述CRC业界标准的其中一种，若所述CRC-16与所述CRC期望值一致，则校验成功；
参数更新单元，所述参数更新单元用于更新数字电路和模拟电路接口的参数trim值。
9.一种芯片，其特征在于，包括：
数字电路，所述数字电路用于加载所述参数trim值，在所述参数trim值加载完成后释放系统复位；
模拟电路，所述模拟电路在所述数字电路处于预设电压区间后，所述模拟电路发出上电复位POR信号，所述POR信号用于指示所述芯片上电启动；
存储控制器，所述存储控制器用于加载存储介质的目标数据和循环冗余校验CRC的期望值，并根据所述目标数据计算校验值CRC-16，若所述CRC-16与所述CRC期望值一致，则所述存储控制器确定所述目标数据校验成功，更新单元用于更新数字电路和模拟电路接口的参数trim值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误，所述CRC-16是所述CRC业界标准的其中一种，所述参数trim值是指通过向所述芯片写入参数数据，来调整所述芯片行为的参数；
所述芯片执行如权利要求1-7任一项所述的方法。
10.一种计算机可读存储介质或计算机程序，其特征在于，
所述计算机可读存储介质存储的计算机程序使得计算机执行如权利要求1-7任一项所述的方法，或者，所述计算机程序使得计算机执行如权利要求1-7任一项所述的方法。
CN202310363609.4A 2021-10-30 2021-10-30 上电时序控制的方法及芯片、装置、介质和程序 Pending CN116560898A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310363609.4A CN116560898A (zh) 2021-10-30 2021-10-30 上电时序控制的方法及芯片、装置、介质和程序

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202310363609.4A CN116560898A (zh) 2021-10-30 2021-10-30 上电时序控制的方法及芯片、装置、介质和程序
CN202111280485.0A CN114020518B (zh) 2021-10-30 2021-10-30 上电时序控制的方法及相关装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202111280485.0A Division CN114020518B (zh) 2021-10-30 2021-10-30 上电时序控制的方法及相关装置

Publications (1)

Publication Number Publication Date
CN116560898A true CN116560898A (zh) 2023-08-08

Family

ID=80059241

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111280485.0A Active CN114020518B (zh) 2021-10-30 2021-10-30 上电时序控制的方法及相关装置
CN202310363609.4A Pending CN116560898A (zh) 2021-10-30 2021-10-30 上电时序控制的方法及芯片、装置、介质和程序

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111280485.0A Active CN114020518B (zh) 2021-10-30 2021-10-30 上电时序控制的方法及相关装置

Country Status (1)

Country Link
CN (2) CN114020518B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117914442A (zh) * 2024-03-15 2024-04-19 深圳曦华科技有限公司 时钟校准方法、装置、计算机设备和存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114879811B (zh) * 2022-07-12 2022-09-20 苏州云途半导体有限公司 一种芯片的时序控制方法
CN116955048B (zh) * 2023-06-16 2024-03-22 上海水木蓝鲸半导体技术有限公司 芯片校准和调试信息管理的方法、装置及计算机存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050210179A1 (en) * 2002-12-02 2005-09-22 Walmsley Simon R Integrated circuit having random clock or random delay
CN104484238B (zh) * 2014-12-16 2016-02-10 北京控制工程研究所 一种用于sram型fpga配置刷新的crc校验方法
CN107396022B (zh) * 2017-08-22 2020-12-29 Tcl华星光电技术有限公司 数据传输装置及液晶显示装置
CN111510122A (zh) * 2020-04-15 2020-08-07 华南理工大学 一种多电源系统的上电复位装置
CN113212551A (zh) * 2021-05-10 2021-08-06 中国计量大学 一种基于fpga的eps扭矩转角传感器信号发生器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117914442A (zh) * 2024-03-15 2024-04-19 深圳曦华科技有限公司 时钟校准方法、装置、计算机设备和存储介质
CN117914442B (zh) * 2024-03-15 2024-06-07 深圳曦华科技有限公司 时钟校准方法、装置、计算机设备和存储介质

Also Published As

Publication number Publication date
CN114020518B (zh) 2023-04-07
CN114020518A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
CN114020518B (zh) 上电时序控制的方法及相关装置
US7647537B2 (en) Programmable logic device, information processing device and programmable logic device control method
CN106158038B (zh) 从非易失性存储器读取数据的方法
CN114328316B (zh) Dma控制器、soc系统及基于dma控制器的数据搬运方法
EP3608775B1 (en) Electronic control system
CN110928499A (zh) 一种芯片内嵌的flash存储器、芯片以及芯片的启动方法
US20210103435A1 (en) Program update system, program transmission device, and program transmission method
CN114443175B (zh) 一种用于弹载fpga在线升级的启动配置方法
CN114741231A (zh) 基于存储器的数据读写方法、装置、设备及存储介质
US10514980B2 (en) Encoding method and memory storage apparatus using the same
JP2014153964A (ja) マイクロプログラムを更新可能な電子機器
CN113223601A (zh) 一次写入型存储器码的纠错码管理的电路、系统和方法
CN107852275B (zh) 数据传输装置和数据传输方法、接收装置和接收方法
CN111048142B (zh) 应用于闪存控制器的编码器自我测试电路及相关的方法
CN111880961A (zh) 用于透明寄存器数据错误检测和纠正的系统和方法
US11586504B2 (en) Electronic apparatus and boot method thereof
CN108701036A (zh) 一种启动Boot的方法、CPU及单板
CN111124742B (zh) Flash数据校验方法及Flash控制器、存储介质、设备
US11228320B2 (en) Information processing device, information processing method, and computer readable medium
JP6714950B2 (ja) 車両用発電機の制御装置
US20190294497A1 (en) Method of implementing error correction code used by memory storage apparatus and memory storage apparatus using the same
CN111813597A (zh) 一种空调器
JP7477328B2 (ja) 制御装置及び制御プログラムの書き換え方法
US12032946B2 (en) Program update system, program transmission device, and program transmission method
CN113377565B (zh) Bootrom修正系统及方法以及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination