CN116541319A - 一种芯片组件、芯片烧录方法及上位机 - Google Patents
一种芯片组件、芯片烧录方法及上位机 Download PDFInfo
- Publication number
- CN116541319A CN116541319A CN202310541686.4A CN202310541686A CN116541319A CN 116541319 A CN116541319 A CN 116541319A CN 202310541686 A CN202310541686 A CN 202310541686A CN 116541319 A CN116541319 A CN 116541319A
- Authority
- CN
- China
- Prior art keywords
- chip
- port
- patch
- recovery
- target information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000011084 recovery Methods 0.000 claims abstract description 191
- 230000006870 function Effects 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 10
- 238000004064 recycling Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 abstract description 16
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 16
- 230000004044 response Effects 0.000 description 7
- 101150075681 SCL1 gene Proteins 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 101150111792 sda1 gene Proteins 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Stored Programmes (AREA)
- Power Sources (AREA)
Abstract
本发明涉及通信技术领域,尤其涉及一种芯片组件、芯片烧录方法及上位机。其中,芯片组件包括:回收芯片以及补丁芯片;所述补丁芯片上设置有拓展数据端口以及拓展时钟端口;所述回收芯片上设置有第一数据端口和第一时钟端口;所述拓展数据端口与所述回收芯片的所述第一数据端口电连接;所述拓展时钟端口与所述回收芯片的所述第一时钟端口电连接;所述回收芯片基于所述拓展数据端口以及所述拓展时钟端口与上位机进行通信;所述拓展数据端口用于接收所述上位机的目标信息读取指令;所述目标信息读取指令用于指示所述回收芯片生成目标信息。
Description
【技术领域】
本发明涉及通信技术领域,尤其涉及一种芯片组件、芯片烧录方法及上位机。
【背景技术】
为了丰富主机设备的特性,主机设备往往结合一些外围的配件来使用。在配件上往往设置有用于进行身份认证的芯片。在该芯片中,存储有认证信息以及该配件的使用历史或者使用寿命信息等数据。主机设备可以是打印机、移动终端、计算机等设备,而对应地,配件可以是耗材盒、耳机、电池、外设等包含芯片的模块。当配件的寿命到达时,需要将配件进行丢弃并更换新的配件。当配件中的易耗件耗尽时,即可确定该配件的寿命到达。但此时配件中的芯片可能还未报废。直接将该配件丢弃不仅不利于环保,还会造成资源浪费。在现有技术中,通常将破解的回收芯片数据编写到烧录设备再通过烧录设备烧录到补丁芯片中,其过程复杂,并且针对不同的回收芯片通用性差,因此,造成了烧录效率低的技术问题。
【发明内容】
为了解决上述问题,本发明实施例提供了一种芯片组件、芯片烧录方法及上位机,通过在芯片组件上将回收芯片的数据端口和时钟端口引出到补丁芯片上,使上位机可以向回收芯片发送信息读取指令,以获取回收信息中的特定信息存储到补丁芯片中,实现补丁芯片的数据烧录,提供了另一种可烧录方案并且提升了补丁芯片的烧录效率。
第一方面,本发明实施例提供一种芯片组件,包括:回收芯片以及补丁芯片;
所述补丁芯片上设置有拓展数据端口以及拓展时钟端口;
所述回收芯片上设置有第一数据端口和第一时钟端口;
所述拓展数据端口与所述回收芯片的所述第一数据端口电连接;
所述拓展时钟端口与所述回收芯片的所述第一时钟端口电连接;
所述回收芯片基于所述拓展数据端口以及所述拓展时钟端口与上位机进行通信;
所述拓展数据端口用于接收所述上位机的目标信息读取指令;所述目标信息读取指令用于指示所述回收芯片生成目标信息。
在上述方式中,通过设置在补丁芯片上设置拓展数据端口以及拓展时钟端口连接到回收芯片的数据端口以及时钟端口,使上位机可以直接向回收芯片发送信息读取指令,以获取回收信息中的特定信息存储到补丁芯片中,避免通过补丁芯片作为数据中转,在实现对补丁芯片尽心数据烧录的同时,提升了烧录效率。
在一种可能的实现方式中,所述补丁芯片上还设置有第二数据端口和第二时钟端口;所述第二数据端口和所述第二时钟端口用于写入所述上位机从所述回收芯片获取的所述目标信息。
在一种可能的实现方式中,所述补丁芯片还设置有功能端口;
所述回收芯片的所述第一数据端口与所述功能端口电连接;
所述补丁芯片基于所述功能端口与所述回收芯片进行通信;
所述功能端口用于将所述回收芯片的所述目标信息写入补丁芯片。
在一种可能的实现方式中,所述功能端口具体包括:数据功能端口以及时钟功能端口;
所述数据功能端口与所述回收芯片的所述第一数据端口电连接;
所述时钟功能端口与所述回收芯片的所述第一时钟端口电连接;
所述补丁芯片通过所述数据功能端口和所述时钟功能端口写入所述回收芯片返回的所述目标信息。
在一种可能的实现方式中,所述上位机为烧录设备,所述目标信息为待烧录信息。
第二方面,本发明实施例提供另一种芯片组件,包括:
回收芯片以及补丁芯片;
所述回收芯片设置有第三数据端口和第三时钟端口,所述补丁芯片设置有第四数据端口和第四时钟端口;
所述回收芯片的所述第三数据端口与所述补丁芯片的所述第四数据端口电连接;
所述回收芯片的第三时钟端口与所述补丁芯片的所述第四时钟端口电连接;
所述回收芯片的所述第三数据端口与所述补丁芯片的所述第四数据端口之间设置有第一开关;
当所述第一开关闭合时所述回收芯片的所述第三数据端口与所述补丁芯片的所述第四数据端口之间的线路导通,所述回收芯片通过所述补丁芯片的所述第四数据端口接收上位机的目标信息读取指令并通过所述补丁芯片的所述第四数据端口将目标信息返回到所述上位机或所述补丁芯片;
其中,所述目标信息读取指令用于指示所述回收芯片生成所述目标信息。
在一种可能的实现方式中,所述补丁芯片设置有控制端口;
所述控制端口与所述第一开关的控制端电连接,用于控制所述第一开关的闭合与断开。
在一种可能的实现方式中,所述上位机为烧录设备,所述目标信息为待烧录信息。
第三方面,本发明提供一种芯片烧录方法,所述方法应用于上位机,包括:
读取芯片组件中的回收芯片中的目标信息;所述芯片组件包括电连接的补丁芯片以及回收芯片;
将所述目标信息写入所述补丁芯片的目标存储地址中。
在一种可能的实现方式中,所述芯片组件为第一方面或第二方面所述的芯片组件;所述回收芯片设置有第一数据端口以及第一时钟端口;或者,所述回收芯片设置有第三数据端口以及第三时钟端口;
所述补丁芯片设置有第二数据端口以及第二时钟端口;或者,所述补丁芯片设置有第四数据端口以及第四时钟端口。
在一种可能的实现方式中,所述读取所述回收芯片中的所述目标信息,包括:
基于所述补丁芯片的第四数据端口和第四时钟端口向回收芯片发送目标信息读取指令,以读取所述回收芯片中的所述目标信息;或者,
基于拓展数据端口和/或拓展时钟端口向所述回收芯片发送目标信息读取指令,以读取所述回收芯片中的所述目标信息。
在一种可能的实现方式中,所述将所述回收芯片中目标信息写入补丁芯片的目标存储地址中,包括:
基于所述补丁芯片的第一数据端口以及第一时钟端口将所述目标信息写入到所述补丁芯片的所述目标存储地址中;或者,
基于所述补丁芯片的第三数据端口以及第三时钟端口将所述目标信息写入到所述补丁芯片的所述目标存储地址中。
在一种可能的实现方式中,所述读取芯片组件中回收芯片中的目标信息,将所述目标信息写入补丁芯片的目标存储地址中,包括:
向所述补丁芯片发送目标信息烧录指令;所述目标信息烧录指令用于指示所述补丁芯片基于功能端口从所述回收芯片中读取对应的目标信息,并将读取到的所述回收芯片的所述目标信息写入所述补丁芯片的目标存储地址中。
第四方面,本发明实施例提供另一种芯片烧录方法,所述方法应用于第一方面或第二方面所述的补丁芯片,包括:
接收上位机发送的目标信息烧录指令;
根据所述目标信息烧录指令将回收芯片对应所述上位机发送的目标信息读取指令生成的目标信息写入所述补丁芯片的目标存储地址中。。
第五方面,本发明实施例提供一种上位机,包括:处理器、存储器以及计算机程序,其中所述计算机程序被存储在所述存储器中,所述计算机程序包括指令,当所述指令被执行时,使得所述上位机执行第三方面所述的方法。
应当理解的是,本发明实施例的第五方面与本发明实施例的第三方面的技术方案一致,各方面及对应的可行实施方式所取得的有益效果相似,不再赘述。
本发明实施例中,通过将回收芯片的数据端口和时钟端口引到补丁芯片一侧,进而使生产设备在对补丁芯片进行烧录时可以直接读取到回收芯片中的待烧录信息并将其烧录进补丁芯片中,无需经过补丁芯片中转,增加了生产效率。
【附图说明】
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明实施例的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种嫁接芯片组件的结构示意图;
图2为本发明实施例提供的一种芯片组件的结构示意图;
图3为本发明实施例提供的一种芯片组件的结构示意图;
图4为本发明实施例提供的一种芯片组件的结构示意图;
图5为本发明实施例提供的一种芯片组件的结构示意图;
图6为本发明实施例提供的一种芯片组件的结构示意图;
图7为本发明实施例提供的一种芯片组件的结构示意图;
图8为本发明实施例提供的一种芯片组件的结构示意图;
图9为本发明实施例提供的一种芯片组件的结构示意图;
图10为本发明实施例提供的一种芯片烧录方法的流程图;
图11为本发明实施例提供的一种芯片烧录方法的流程图;
图12为本发明实施例提供的一种上位机的结构示意图。
【具体实施方式】
为了更好的理解本说明书的技术方案,下面结合附图对本发明实施例进行详细描述。
应当明确,所描述的实施例仅仅是本说明书一部分实施例,而不是全部的实施例。基于本说明书中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本说明书。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
当配件的寿命到达时,可以通过更换配件中的易耗件,从而修复这些用过了的配件。若芯片中记录的使用寿命信息无法修改时,则往往需要同步更换配件上用过的芯片。或者,在用过的回收芯片上再嫁接一个补丁芯片,从而实现对旧的回收芯片的重复利用。补丁芯片在主机设备和回收芯片之间充当通信桥梁。在现有技术中,补丁芯片事先通过烧录设备将需要的烧录程序进行烧录,再嫁接到回收芯片上,实现回收芯片的再利用,因此,需要实现对回收芯片的数据进行破解编写入到烧录设备中,研发成本高且操作过程长;本申请提出一种新的芯片烧录方法,先将补丁芯片嫁接到回收芯片上形成芯片组件,通过烧录设备向回收芯片发出目标信息读取指令,将回收芯片的目标信息直接复制到回收芯片进行存储,实现烧录的目的,但是在本实施例中,所有要访问回收芯片的指定都需要经过补丁芯片的处理。具体包括:补丁芯片先接收识别、补丁芯片转发、回收芯片响应、补丁芯片转发该响应,因此,如果通过将补丁芯片嫁接到回收芯片上再使用烧录设备对该实施例的芯片组件烧录的话,烧录效率也不高。
如图1为本发明实施例提供的一种嫁接芯片组件的结构示意图。如图1中所示,嫁接芯片组件中包括补丁芯片以及回收芯片。主机设备可以和补丁芯片相互通信,补丁芯片可以和回收芯片相互通信。当主机设备想要访问回收芯片时,需要经过补丁芯片的转发。具体的,当主机设备和补丁芯片进行通信时,主机设备充当主机的角色发送指令给补丁芯片,补丁芯片充当从机的角色对主机发送的指令进行响应。而当补丁芯片和回收芯片进行通信时,补丁芯片充当主机的角色发送指令给回收芯片,回收芯片充当从机的角色对补丁芯片发送的指令进行响应。
由于补丁芯片先后扮演不同的从机、主机角色,补丁芯片与用过的回收芯片之间的通信会干扰总线上的信号。因此回收芯片的数据端口不能跟补丁芯片的数据输入端口一样直接连接到总线上的数据线。因此一般情况下,生产设备通过补丁芯片的数据端口SDA并不能直接读取到回收芯片中的信息,需要补丁芯片的信号中转。
基于上述缺陷,本发明实施例提供了一种芯片组件,可以克服上述问题,使得主机设备可以直接读取回收芯片中的信息。图2为本发明实施例提供的一种芯片组件的结构示意图。如图2中所示,芯片组件包括回收芯片以及补丁芯片。补丁芯片上设置有拓展数据端口SDA2以及拓展时钟端口SCL2。回收芯片上设置有第一数据端口SDA以及第一时钟端口SCL。拓展数据端口SDA2与回收芯片的第一数据端口SDA电连接。拓展时钟端口SCL2与回收芯片的第一时钟端口SCL电连接。回收芯片的供电端口VCC与补丁芯片的供电端口VCC电连接。回收芯片的接地端口GND与补丁芯片的接地端口GND电连接。回收芯片基于拓展数据端口SDA2以及拓展时钟端口SCL2与上位机进行通信。其中,上位机可以为烧录设备或生产设备等。拓展数据端口SDA2用于接收上位机的目标信息读取指令。目标信息读取指令用于指示回收芯片生成目标信息。其中,目标信息可以为待烧录信息;在本实施例中,待烧录信息可以是存储在回收芯片中的,需要烧录复制到补丁芯片中的数据,比如序列号、运行程序数据、日期数据、随机数数据等部分或全部。
在本申请的一个实施例中,回收芯片的第一数据端口SDA用于输送存储器数据。
如图2中所示,补丁芯片上海设置有第二数据端口SDA1以及第二时钟端口SCL1。第二数据端口和所述第二时钟端口用于写入上位机从回收芯片获取的目标信息。在生产过程中,当生产设备需要读取回收芯片的数据时,可以通过补丁芯片上的拓展数据端口SDA2和拓展时钟端口SCL2来直接读取回收芯片中的数据。生产设备读取旧芯片的数据后,将部分需要写入补丁芯片的信息,再经由补丁芯片的第二数据端口SDA1和第二时钟端口SCL1向补丁芯片写入相应的数据,从而完成对补丁芯片的烧录。
上述实施例中,通过将回收芯片的数据端口和时钟端口引到补丁芯片一侧,从而使烧录设备以及生产设备等上位机可以直接读取到回收芯片中的数据,进而提高生产效率。
在一些实施例中,本发明实施例提供一种芯片组件的结构示意图。如图3中所示,补丁芯片还设置有功能端口P,回收芯片的第一数据端口SDA与功能端口电连接。使得补丁芯片基于功能端口P与回收芯片进行通信。功能端口P用于将回收芯片的目标信息写入补丁芯片。可选的,当完成对补丁芯片的烧录后,芯片组件被安装到主机设备上进行正常使用,当主机设备需要访问回收芯片中的数据时,可以通过补丁芯片的中转来读取回收芯片中的数据。具体的,主机设备可以将访问指令通过第二数据端口SDA1以及第二时钟端口SCL1发送给补丁芯片,补丁芯片再通过功能端口P将访问指令发送给回收芯片,回收芯片将回应的信息通过功能端口P返回至补丁芯片,补丁芯片根据回收芯片返回的信息对主机设备发送的访问指令进行应答。
在一个具体示例中,上述的功能端口P具体包括数据功能端口以及时钟功能端口。图4为本发明实施例提供的另一种芯片组件的结构示意图。如图4中所示,数据功能端口P3与回收芯片的第一数据端口SDA电连接。时钟功能端口P4与回收芯片的第一时钟端口SCL电连接。补丁芯片通过数据功能端口P3和时钟功能端口P4写入回收芯片返回的目标信息。
当回收芯片通过拓展数据端口SDA2以及拓展时钟端口SCL2与上位机进行通信时,数据功能端口P3与回收芯片的第一数据端口SDA之间为断路状态。以及,时钟功能端口P4与回收芯片的第一时钟端口SCL之间为断路状态。或者,在回收芯片与上位机进行通信时使补丁芯片的P3和P4端口均处于高阻态,从而避免补丁芯片以及回收芯片的数据端口同时接入通信总线而造成的数据混乱。
在上述的实施例中,从回收芯片中获取目标信息并将获取的目标信息写入补丁芯片时,不需要冗长的信号中转,生产设备可以快速高效完成。但是需要补丁芯片额外增加两个拓展端口或者在补丁芯片所在的电路板上额外增加两个拓展端口用以连接回收芯片的第一数据端口以及第一时钟端口。这就使得需要增加补丁芯片的大小,或者设置补丁芯片的电路板需要具有较大的面积,或者嫁接芯片组件包括的电路板上具有较多的面积,以放置额外引出的两个端口SDA2和SCL2。
基于上述问题,本发明实施例提供另一种芯片组件的结构示意图。如图5中所示,芯片组件包括回收芯片以及补丁芯片。回收芯片设置有第三数据端口SDA和第三时钟端口SCL,补丁芯片设置有第四数据端口SDA和第四时钟端口SCL。回收芯片的第三数据端口SDA与补丁芯片的第四数据端口SDA电连接。回收芯片的第三时钟端口SCL与补丁芯片的第四时钟端口SCL电连接。回收芯片的供电端口VCC与补丁芯片的供电端口VCC电连接。回收芯片的接地端口GND与补丁芯片的接地端口GND电连接。回收芯片的第三数据端口SDA与补丁芯片的第四数据端口SDA之间设置有第一开关S1。当第一开关S1闭合时回收芯片的第三数据端口SDA与补丁芯片的第四数据端口SDA之间的线路导通,回收芯片通过补丁芯片的第四数据端口SDA接收上位机的目标信息读取指令并通过补丁芯片的第四数据端口将目标信息返回到上位机或补丁芯片。
其中,上位机可以为实现为烧录设备的形式,则目标信息即为对应的待烧录信息。目标信息读取指令用于指示回收芯片生成目标信息。在一些实施例中,当上位机想要读取回收芯片中的目标信息并烧录至补丁芯片时,可以向回收芯片发送目标信息读取指令,目标信息读取指定中可以包含目标信息在回收芯片中的存储地址。回收芯片接收到目标信息读取指令之后,根据目标信息读取指令中将对应存储地址中的数据(即目标信息)返回给上位机,从而完成上位机访问回收芯片中的目标信息的完整流程。当上位机与回收芯片进行通信时,补丁芯片可以释放通信总线并处于不输出的状态,从而避免补丁芯片和回收芯片同时在通信总线上输出数据而导致的数据混乱,使得上位机或者主机设备无法读取到有效数据。当S1断开时,上位机或者主机设备可以通过补丁芯片的SDA端口以及SCL端口与补丁芯片进行正常通信。
在一些实施例中,补丁芯片还可以通过补丁芯片的SDA1直接写入到补丁芯片的目标存储地址中。
在一个具体示例中,如图6中所示。补丁芯片中可以具体设置有控制端口P5,控制端口P5与第一开关S1的控制端电连接,用于控制第一开关S1的闭合与断开。补丁芯片还设置有功能端口P3,功能端口P3与回收芯片的第三数据端口SDA电连接。当第一开关断开时,补丁芯片通过功能端口P3与回收芯片进行通信。对应的,当第一开关S1闭合时,回收芯片与上位机进行通信,补丁芯片的P3端口处于高阻态。具体的,在生产过程中,补丁芯片可以分配不同于回收芯片的器件地址,生产设备首先访问补丁芯片,指示补丁芯片通过P5端口控制第一开关S1导通,将回收芯片的数据端口SDA连接到总线上的数据线。当生产设备需要读取回收芯片的数据时,可以通过补丁芯片上的第四数据端口SDA和第四时钟端口SCL直接读取回收芯片的数据,此时P3可以处于高阻态。生产设备读取回收芯片的数据后,将部分需要写入补丁芯片的信息再经由补丁芯片的第四数据端口SDA和第四时钟端口SCL向补丁芯片写入数据。当不再需要读取回收芯片的数据时,补丁芯片通过端口P5控制第一开关S1断开,回收芯片的第三数据端口SDA就不再连接到总线上的数据线。
可选的,第一开关S1还可以实现为继电器常开触点或者常闭触点的形式。继电器控制端与补丁芯片的控制端口连接。以S1为常开触点为例,继电器控制端未通电的状态下,回收芯片的SDA端口与补丁芯片的功能端口P3之间为导通状态,回收芯片的SDA端口与补丁芯片的SDA端口之间为断开状态。此时补丁芯片与回收芯片可正常通信。当主机设备或者上位机想要读取回收芯片中的数据时,可以向补丁芯片发出指令,之后补丁芯片通过P5端口控制继电器线圈吸合,从而使S1从常开变为闭合,从而使回收芯片的SDA端口与补丁芯片的SDA端口之间的线路导通。这之后补丁芯片释放与上位机或主机设备之间的通信总线,P3端口处于高阻态,此时主机即可读取回收芯片中的数据。
在另一个实施例中,如图7中所示,上述第一开关S1还可以实现为选择开关的形式。当S1与上方的触点接触时,回收芯片的SDA端口与补丁芯片的SDA端口导通,此时主机设备或者上位机可以读取回收芯片中的数据。而当S1与下方触点接触时回收芯片的SDA端口与补丁芯片的P3端口导通,此时补丁芯片可以与回收芯片之间进行正常通信。
上述几个实施例提供的芯片组件,无需在电路板上引出额外的端口,将回收芯片的数据端口SDA通过可控开关S1连接到补丁芯片的数据端口SDA,可控开关的控制端连接到补丁芯片的功能端口P5,因此可控开关S1受补丁芯片的控制可以导通或者断开。同理,回收芯片的时钟端口SCL也可以用类似的方式通过设置一个可控开关来连接到总线的时钟线。
在一些实施例中,还可以仅将回收芯片的SDA端口或者SCL端口引到电路板上,只需要在电路板上新增一个拓展端口即可,降低了对电路板面积的需求。
在一个具体示例中,可以仅在电路板上设置拓展数据端口。如图8中所示,回收芯片的数据端口SDA与拓展数据端口SDA2连接。回收芯片的时钟端口SCL与补丁芯片的SCL1连接。由于补丁芯片和回收芯片的时钟信号均为主机设备或者上位机提供,因此补丁芯片和回收芯片接收到的时钟信号是相同的,因此可以将回收芯片的时钟端口SCL与补丁芯片的时钟端口SCL1连接,从而使主机设备或者上位机同时对补丁芯片以及回收芯片输出时钟信号。在开发阶段,开发设备或烧录设备等上位机可以通过电路板上的SDA2端口读取回收芯片中的信息,之后可以通过补丁芯片的SDA1端口将部分信息写入到补丁芯片中。生产完成后,主机设备可以通过SDA1端口以及SCL1端口与补丁芯片进行通信,补丁芯片根据需要通过P3端口与回收芯片进行通信。
在另一个实施例中,可以仅在电路板上设置拓展时钟端口。如图9中所示,回收芯片的SDA端口与补丁芯片的SDA端口连接,中间设置有开关S1。补丁芯片通过P5端口控制开关S1的导通与断开。补丁芯片的P3端口与回收芯片的SDA端口连接。补丁芯片的P4端口与回收芯片的SCL端口连接。补丁芯片的SCL端口还与拓展时钟端口SCL2连接。在生产过程中,生产向补丁芯片发送一个指令,使补丁芯片通过P5端口控制开关S1闭合,此时补丁芯片的P3端口和P4端口为高阻态。之后,生产设备可通过补丁芯片的SDA端口以及主板上的SCL2端口读取回收芯片中的数据。在读取完成后,生产设备向补丁芯片再发送一个指定,使补丁芯片通过P5端口控制开关S1断开。之后,生产设备可以通过补丁芯片的SDA端口以及SCL端口向补丁芯片写入部分数据。在生产完成后,主机设备可以通过补丁芯片的SDA端口与SCL端口与补丁芯片进行通信,补丁芯片根据具体需求再通过P3端口以及P4端口与回收芯片进行通信。
对应上述芯片组件,本发明实施例提供一种芯片烧录方法。图10为本发明实施例提供的一种芯片烧录方法的流程图。该方法可以应用于烧录设备或生产设备等上位机。如图10中所示,该方法步骤包括:
步骤101,读取芯片组件中的回收芯片中的目标信息。芯片组件包括电连接的补丁芯片以及回收芯片。其中,当芯片组件为图2至图4或者图8以及图9任一个所示的芯片组件时,上位机可以基于拓展数据端口和/或拓展时钟端口向回收芯片发送目标信息读取指令,以读取回收芯片中的目标信息。当芯片组件为图5至图7任一个所示的芯片组件时,上位机可以基于第四数据端口和第四时钟端口向回收芯片发送目标信息读取指令,以读取回收芯片中的目标信息。
步骤102,将目标信息写入补丁芯片的目标存储地址中。
在一些实施例中,上位机在获取到目标信息后可以先对目标信息进行编辑、加密等信息处理后再写入补丁芯片。其中,当芯片组件为图2至图4或者图8以及图9任一个所示的芯片组件时,上位机可以基于补丁芯片的第一数据端口以及第一时钟端口将信息处理后的目标信息写入到补丁芯片的目标存储地址中。当芯片组件为图5至图7任一个所示的芯片组件时,上位机可以基于补丁芯片的第三数据端口以及第三时钟端口将信息处理后的目标信息写入到补丁芯片的目标存储地址中。
在一些实施例中,上位机还可以将目标信息直接从回收芯片处经过补丁芯片的SDA端口直接写入补丁芯片的目标存储地址,不对目标信息进行数据处理。
通过将主机设备经常访问的如芯片认证信息或者芯片的序列号信息或芯片运行程序数据,日期数据,随机数数据等从回收芯片中烧录至补丁芯片,从而使得主机设备直接在补丁芯片即可读取到上述信息,无需经过补丁芯片的中转来从回收芯片中读取上述信息,提高了主机设备与芯片组件之间的通信效率。
其中,在读取目标信息之前,上位机可以先与芯片组件建立通信连接。为了节约电路板的空间,补丁芯片往往设置于原本的回收芯片上方,对回收芯片进行覆盖,因此芯片组件中外露出的端口即为补丁芯片的端口(例如补丁芯片的VCC端口、SDA端口、SCL端口以及GND端口)。因此,上位机可以与补丁芯片的各个端口连接,从而完成与芯片组件的连接。可选的,当芯片组件的电路板上设置有拓展端口时(例如拓展时钟端口以及拓展数据端口),上位机还需要与拓展端口进行连接。
在一些实施例中,当上位机与不含有拓展端口的芯片组件(例如图5至图7所示的芯片组件)进行通信时,上位机可以基于补丁芯片的SAD端口以及SCL端口先向补丁芯片发送一个指令,以使补丁芯片通过控制端口控制开关S1闭合,之后即可基于补丁芯片的数据端口和时钟端口读取回收芯片中的目标信息。
在一些实施例中,当上位机与设置有拓展端口的芯片组件(例如图2至图4、图8以及图9所示的芯片组件)进行通信时,上位机可以基于拓展数据端口和/或拓展时钟端口读取回收芯片中的目标信息。具体的,当芯片组件设置有拓展数据端口以及拓展时钟端口时(例如图2至图4所示的芯片组件),上位机可以直接基于拓展数据端口以及拓展时钟端口与回收芯片进行通信,从而读取到回收芯片中的目标信息。
当芯片组件仅设置有拓展数据端口时(例如图8所示的芯片组件),上位机可以基于拓展数据端口以及补丁芯片的时钟端口与回收芯片进行通信,进而读取到回收芯片中的目标信息。
当芯片组件仅设置有拓展时钟端口时(例如图9所示的芯片组件),上位机可以基于补丁芯片的数据端口以及时钟端口向先向补丁芯片发送一个指令,以使补丁芯片通过控制端口控制开关S1闭合,之后即可基于补丁芯片的数据端口以及电路板上的拓展时钟端口来读取回收芯片中的目标信息。
在一些实施例中,还可以直接利用补丁芯片来改写自身数据,从而将回收芯片中的信息写入补丁芯片自身的存储器中。具体的,烧录设备或生产设备等上位机设备可以基于补丁芯片的数据端口以及时钟端口向补丁芯片发送目标信息烧录指令。目标信息烧录指令用于指示补丁芯片基于功能端口P从回收芯片中读取对应的目标信息,并将读取到的回收芯片的目标信息写入补丁芯片的目标存储地址中。
图11为本发明实施例提供的另一种芯片烧录方法的流程图,该方法应用于补丁芯片。如图11中所示,该方法处理步骤包括:
步骤201,接收上位机发送的目标信息烧录指令。
步骤202,根据所述目标信息烧录指令将回收芯片对应所述上位机发送的目标信息读取指令生成的目标信息写入所述补丁芯片的目标存储地址中。其中,补丁芯片可以基于功能端口来与回收芯片进行通信,进而读取到目标信息;或者,也可以通过烧录设备先向回收芯片发送目标信息读取指令,获取了目标信息,接着补丁芯片响应于目标信息烧录指令将目标信息写入所述补丁芯片的目标存储地址中。补丁芯片可以基于功能端口来将目标信息直接写入自身的目标存储地址中,也可以先将目标信息拷贝到自身的缓存空间中,之后再写入自身的目标存储地址中。
以图6所示的芯片组件为例,上位机通过补丁芯片的SDA端口以及SCL端口向补丁芯片发送目标信息烧录指令。其中,目标信息烧录指令中可以包含目标信息在回收芯片中的存储地址或者目标信息的标识信息等。补丁芯片接收到目标信息烧录指令后,基于P3端口读取回收芯片中的目标信息,并将目标信息存储到自身的存储器中。在生产完成之后,芯片组件安装到主机设备上进行使用时,主机设备可通过补丁芯片的SDA端口以及SCL端口直接读取目标信息,无需经过补丁芯片的中转来读取原本存储在回收芯片中的目标信息,提高了芯片组件的响应速度。
对应上述芯片烧录方法,本发明实施例提供一种上位机。图12为本发明实施例提供的一种上位机的结构示意图,如图12所示,上述上位机可以包括处理器、存储器以及计算机程序,其中所述计算机程序被存储在所述存储器中,所述计算机程序包括指令,当所述指令被执行时,使得所述上位机执行本说明书10所示实施例提供的芯片烧录方法。
如图12所示,上位机以通用计算设备的形式表现。上位机的组件可以包括但不限于:一个或者多个处理器1210、通信接口1220和存储器1230,连接不同系统组件(包括存储器1230、通信接口1220和处理器1210)的通信总线1240。
通信总线1240表示几类总线结构中的一种或多种,包括存储器总线或者存储器控制器,外围总线,图形加速端口,处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说,这些体系结构包括但不限于工业标准体系结构(Industry StandardArchitecture;以下简称:ISA)总线,微通道体系结构(Micro Channel Architecture;以下简称:MAC)总线,增强型ISA总线、视频电子标准协会(Video Electronics StandardsAssociation;以下简称:VESA)局域总线以及外围组件互连(Peripheral ComponentInterconnection;以下简称:PCI)总线。
上位机典型地包括多种计算机系统可读介质。这些介质可以是任何能够被上位机访问的可用介质,包括易失性和非易失性介质,可移动的和不可移动的介质。
存储器1230可以包括易失性存储器形式的计算机系统可读介质,例如随机存取存储器(Random Access Memory;以下简称:RAM)和/或高速缓存存储器。上位机可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。存储器1230可以包括至少一个程序产品,该程序产品具有一组(例如至少一个)程序模块,这些程序模块被配置以执行本说明书各实施例的功能。
具有一组(至少一个)程序模块的程序/实用工具,可以存储在存储器1230中,这样的程序模块包括——但不限于——操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块通常执行本说明书所描述的实施例中的功能和/或方法。
处理器1210通过运行存储在存储器1230中的程序,从而执行各种功能应用以及数据处理,例如实现本说明书10所示实施例提供的芯片烧录方法。
本说明书实施例提供一种计算机可读存储介质,所述计算机可读存储介质存储计算机指令,所述计算机指令使所述计算机执行本说明书图10所示实施例提供的芯片烧录方法。
上述计算机可读存储介质可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ReadOnly Memory;以下简称:ROM)、可擦式可编程只读存储器(Erasable Programmable ReadOnly Memory;以下简称:EPROM)或闪存、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下,在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中,多任务处理和并行处理也是可以的或者可能是有利的。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本说明书的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本说明书的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本说明书的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本说明书的实施例所属技术领域的技术人员所理解。
取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地,取决于语境,短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
需要说明的是,本说明书实施例中所涉及的设备可以包括但不限于个人计算机(Personal Computer;以下简称:PC)、个人数字助理(Personal Digital Assistant;以下简称:PDA)、无线手持设备、平板电脑(Tablet Computer)、手机、MP3显示器、MP4显示器等。
在本说明书所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,在本说明书各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机装置(可以是个人计算机,连接器,或者网络装置等)或处理器(Processor)执行本说明书各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory;以下简称:ROM)、随机存取存储器(Random Access Memory;以下简称:RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本说明书的较佳实施例而已,并不用以限制本说明书,凡在本说明书的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本说明书保护的范围之内。
Claims (15)
1.一种芯片组件,其特征在于,包括:回收芯片以及补丁芯片;
所述补丁芯片上设置有拓展数据端口以及拓展时钟端口;
所述回收芯片上设置有第一数据端口和第一时钟端口;
所述拓展数据端口与所述回收芯片的所述第一数据端口电连接;
所述拓展时钟端口与所述回收芯片的所述第一时钟端口电连接;
所述回收芯片基于所述拓展数据端口以及所述拓展时钟端口与上位机进行通信;
所述拓展数据端口用于接收所述上位机的目标信息读取指令;所述目标信息读取指令用于指示所述回收芯片生成目标信息。
2.根据权利要求1所述的芯片组件,其特征在于,所述补丁芯片上还设置有第二数据端口和第二时钟端口;所述第二数据端口和所述第二时钟端口用于写入所述上位机从所述回收芯片获取的所述目标信息。
3.根据权利要求1所述的芯片组件,其特征在于,所述补丁芯片还设置有功能端口;
所述回收芯片的所述第一数据端口与所述功能端口电连接;
所述补丁芯片基于所述功能端口与所述回收芯片进行通信;
所述功能端口用于将所述回收芯片的所述目标信息写入补丁芯片。
4.根据权利要求3所述的芯片组件,其特征在于,所述功能端口具体包括:数据功能端口以及时钟功能端口;
所述数据功能端口与所述回收芯片的所述第一数据端口电连接;
所述时钟功能端口与所述回收芯片的所述第一时钟端口电连接;
所述补丁芯片通过所述数据功能端口和所述时钟功能端口写入所述回收芯片返回的所述目标信息。
5.根据权利要求1至4任一项所述的芯片组件,其特征在于,所述上位机为烧录设备,所述目标信息为待烧录信息。
6.一种芯片组件,其特征在于,包括:回收芯片以及补丁芯片;
所述回收芯片设置有第三数据端口和第三时钟端口,所述补丁芯片设置有第四数据端口和第四时钟端口;
所述回收芯片的所述第三数据端口与所述补丁芯片的所述第四数据端口电连接;
所述回收芯片的所述第三时钟端口与所述补丁芯片的所述第四时钟端口电连接;
所述回收芯片的所述第三数据端口与所述补丁芯片的所述第四数据端口之间设置有第一开关;
当所述第一开关闭合时所述回收芯片的所述第三数据端口与所述补丁芯片的所述第四数据端口之间的线路导通,所述回收芯片通过所述补丁芯片的所述第四数据端口接收上位机的目标信息读取指令并通过所述补丁芯片的所述第四数据端口将目标信息返回到所述上位机或所述补丁芯片;
其中,所述目标信息读取指令用于指示所述回收芯片生成所述目标信息。
7.根据权利要求6所述的芯片组件,其特征在于,所述补丁芯片设置有控制端口;
所述控制端口与所述第一开关的控制端电连接,用于控制所述第一开关的闭合与断开。
8.根据权利要求6或7所述的芯片组件,其特征在于,所述上位机为烧录设备,所述目标信息为待烧录信息。
9.一种芯片烧录方法,其特征在于,所述方法应用于上位机,包括:
读取芯片组件中的回收芯片中的目标信息;所述芯片组件包括电连接的补丁芯片以及回收芯片;
将所述目标信息写入所述补丁芯片的目标存储地址中。
10.根据权利要求9所述的方法,其特征在于,所述芯片组件为权利要求1至8任一项所述的芯片组件;所述回收芯片设置有第一数据端口以及第一时钟端口;或者,所述回收芯片设置有第三数据端口以及第三时钟端口;
所述补丁芯片设置有第二数据端口以及第二时钟端口;或者,所述补丁芯片设置有第四数据端口以及第四时钟端口。
11.根据权利要求10所述的方法,其特征在于,所述读取所述回收芯片中的所述目标信息,包括:
基于所述补丁芯片的第四数据端口和第四时钟端口向回收芯片发送目标信息读取指令,以读取所述回收芯片中的所述目标信息;或者,
基于拓展数据端口和/或拓展时钟端口向所述回收芯片发送目标信息读取指令,以读取所述回收芯片中的所述目标信息。
12.根据权利要求11所述的方法,其特征在于,所述将所述回收芯片中目标信息写入补丁芯片的目标存储地址中,包括:
基于所述补丁芯片的第一数据端口以及第一时钟端口将所述目标信息写入到所述补丁芯片的所述目标存储地址中;或者,
基于所述补丁芯片的第三数据端口以及第三时钟端口将所述目标信息写入到所述补丁芯片的所述目标存储地址中。
13.根据权利要求10所述的方法,其特征在于,所述读取芯片组件中回收芯片中的目标信息,将所述目标信息写入补丁芯片的目标存储地址中,包括:
向所述补丁芯片发送目标信息烧录指令;所述目标信息烧录指令用于指示所述补丁芯片基于功能端口从所述回收芯片中读取对应的目标信息,并将读取到的所述回收芯片的所述目标信息写入所述补丁芯片的目标存储地址中。
14.一种芯片烧录方法,其特征在于,所述方法应用于权利要求1至8任一项所述的补丁芯片,包括:
接收上位机发送的目标信息烧录指令;
根据所述目标信息烧录指令将回收芯片对应所述上位机发送的目标信息读取指令生成的目标信息写入所述补丁芯片的目标存储地址中。
15.一种上位机,其特征在于,包括:处理器、存储器以及计算机程序,其中所述计算机程序被存储在所述存储器中,所述计算机程序包括指令,当所述指令被执行时,使得所述上位机执行权利要求9至13任一项所述的方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2022114493009 | 2022-11-18 | ||
CN202211449300 | 2022-11-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116541319A true CN116541319A (zh) | 2023-08-04 |
Family
ID=87453917
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310541686.4A Pending CN116541319A (zh) | 2022-11-18 | 2023-05-12 | 一种芯片组件、芯片烧录方法及上位机 |
CN202310633251.2A Pending CN116680758A (zh) | 2022-11-18 | 2023-05-30 | 通信方法、第一芯片、芯片组件及可更换配件 |
CN202310633221.1A Pending CN116680757A (zh) | 2022-11-18 | 2023-05-30 | 通信方法、第一芯片、芯片组件及可更换配件 |
CN202321481395.2U Active CN220232402U (zh) | 2022-11-18 | 2023-06-09 | 一种电子芯片、嫁接芯片组件、配件设备及主机设备 |
CN202310956185.2A Pending CN116909606A (zh) | 2022-11-18 | 2023-07-31 | 第一芯片、芯片组件及耗材盒 |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310633251.2A Pending CN116680758A (zh) | 2022-11-18 | 2023-05-30 | 通信方法、第一芯片、芯片组件及可更换配件 |
CN202310633221.1A Pending CN116680757A (zh) | 2022-11-18 | 2023-05-30 | 通信方法、第一芯片、芯片组件及可更换配件 |
CN202321481395.2U Active CN220232402U (zh) | 2022-11-18 | 2023-06-09 | 一种电子芯片、嫁接芯片组件、配件设备及主机设备 |
CN202310956185.2A Pending CN116909606A (zh) | 2022-11-18 | 2023-07-31 | 第一芯片、芯片组件及耗材盒 |
Country Status (2)
Country | Link |
---|---|
CN (5) | CN116541319A (zh) |
WO (1) | WO2024104467A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116541319A (zh) * | 2022-11-18 | 2023-08-04 | 极海微电子股份有限公司 | 一种芯片组件、芯片烧录方法及上位机 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8707413B2 (en) * | 2010-01-15 | 2014-04-22 | Bank Of America Corporation | Authenticating a chip card interface device |
CN104070824B (zh) * | 2014-05-16 | 2016-04-13 | 珠海艾派克微电子有限公司 | 一种带喷头墨盒及其修复方法、喷墨成像设备 |
CN104441982A (zh) * | 2014-11-10 | 2015-03-25 | 中山铭祺电子科技有限公司 | 一种用于再生打印耗材的通用芯片及通信验证方法 |
CN116541319A (zh) * | 2022-11-18 | 2023-08-04 | 极海微电子股份有限公司 | 一种芯片组件、芯片烧录方法及上位机 |
-
2023
- 2023-05-12 CN CN202310541686.4A patent/CN116541319A/zh active Pending
- 2023-05-30 CN CN202310633251.2A patent/CN116680758A/zh active Pending
- 2023-05-30 CN CN202310633221.1A patent/CN116680757A/zh active Pending
- 2023-06-09 CN CN202321481395.2U patent/CN220232402U/zh active Active
- 2023-07-31 CN CN202310956185.2A patent/CN116909606A/zh active Pending
- 2023-11-17 WO PCT/CN2023/132368 patent/WO2024104467A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN220232402U (zh) | 2023-12-22 |
CN116680757A (zh) | 2023-09-01 |
CN116909606A (zh) | 2023-10-20 |
WO2024104467A1 (zh) | 2024-05-23 |
CN116680758A (zh) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101110039B (zh) | 终端设备自安装及自启动系统及方法 | |
US20070088940A1 (en) | Initialization of flash storage via an embedded controller | |
EP1209574A2 (en) | USB computer memory drive | |
US10656676B2 (en) | Docking device, electrical device, and MAC address cloning method | |
JP2002132600A (ja) | 無線通信ユニット | |
US20100064036A1 (en) | Peripheral device operation method, peripheral device and host | |
CN116541319A (zh) | 一种芯片组件、芯片烧录方法及上位机 | |
US20050289382A1 (en) | System and method for recovering a device state | |
JP5191562B1 (ja) | 電子機器システム | |
US20040049617A1 (en) | Method of firmware update by USB interface | |
CN108874700A (zh) | 电子设备 | |
US20090198747A1 (en) | Memory Card Reader Device for Recovering Memory Card | |
CN110688141A (zh) | 固件更新方法 | |
CN104765631A (zh) | 一种移动终端的应用程序恢复方法及装置 | |
US20050223144A1 (en) | Information terminal and data transfer method for information terminal | |
CN110442539B (zh) | 手机otg切换方法和装置 | |
KR100949767B1 (ko) | 메모리카드 리더기 | |
WO2020116750A1 (en) | Method and electronic device for initializing storage | |
JP5468061B2 (ja) | 電子機器システム及び電子機器 | |
CN116719724B (zh) | eMMC多平台测试方法和装置、电子设备 | |
CN101562007A (zh) | 可自动更新韧件的显示控制装置及其更新方法 | |
US20140375433A1 (en) | Electronic apparatus and control method thereof | |
WO2021162367A1 (ko) | 전자 장치 및 전자 장치의 초기화 방법 | |
KR101432398B1 (ko) | 메모리 구성을 알리는 방법 | |
CN209928423U (zh) | 开机认证装置及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |