CN116541220A - 一种pcie加速卡老化测试方法、系统、终端及存储介质 - Google Patents
一种pcie加速卡老化测试方法、系统、终端及存储介质 Download PDFInfo
- Publication number
- CN116541220A CN116541220A CN202310367828.XA CN202310367828A CN116541220A CN 116541220 A CN116541220 A CN 116541220A CN 202310367828 A CN202310367828 A CN 202310367828A CN 116541220 A CN116541220 A CN 116541220A
- Authority
- CN
- China
- Prior art keywords
- pcie
- card
- aging test
- acceleration card
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000032683 aging Effects 0.000 title claims abstract description 206
- 230000001133 acceleration Effects 0.000 title claims abstract description 135
- 238000010998 test method Methods 0.000 title claims abstract description 26
- 230000002093 peripheral effect Effects 0.000 title abstract description 10
- 238000012360 testing method Methods 0.000 claims abstract description 241
- 239000000872 buffer Substances 0.000 claims abstract description 78
- 230000005540 biological transmission Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000003993 interaction Effects 0.000 claims abstract description 24
- 238000012795 verification Methods 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims description 19
- 238000013524 data verification Methods 0.000 claims description 18
- 230000002159 abnormal effect Effects 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 abstract description 11
- 238000003745 diagnosis Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000013473 artificial intelligence Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000002431 foraging effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及老化测试领域，具体公开一种PCIE加速卡老化测试方法、系统、终端及存储介质，为每个PCIE加速卡申请各自的直接读写缓冲区；将老化测试数据拷贝到各个直接读写缓冲区；触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试；响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验；接收各个PCIE加速卡的老化测试结果，并展示在人机交互界面。本发明基于直接存储器访问技术，实现在不影响CPU性能的基础上同时对多个PCIE设备进行老化测试，有效提高测试效率，进而提高企业产能，降低产品成本。
Description
技术领域
本发明涉及老化测试领域，具体涉及一种PCIE加速卡老化测试方法、系统、终端及存储介质。
背景技术
当前，人工智能技术已经改变了人们与周围环境互动的方式，从智能家居设备到自动驾驶汽车，无不影响着人们的生活。而作为人工智能的基石——PCIE加速卡成为企业提高竞争力的重要技术。
公司在大量研发生产加速卡的同时，产品的质量也成为至关重要的一环，为了保证加速卡在出厂后功能正常，加速芯片稳定运转，每张加速卡在出厂前都要做24小时以上的老化测试。PCIE加速卡的老化测试是将大量数据传输到PCIE加速卡，让PCIE加速卡处理大量数据。当前，PCIE加速卡老化测试过程中，数据的传输过程是由CPU控制，来处理数据传输事务，将内存的大量数据传输到PCIE加速卡，对CPU和内存的需求非常大。而为了降低老化测试对CPU和内存的影响，一般一个服务器只挂载少量的PCIE加速卡进行老化测试。然而，随着人工智能、大数据的发展，市场对加速卡需求不断增加，PCIE加速卡产品种类和数量随之增多，传统的PCIE加速卡老化测试流程不能满足测试效率的需求，或需要增加成本以提高测试效率，如何提高测试效率和产能成为企业急需解决的问题。
发明内容
为解决上述问题，本发明提供一种PCIE加速卡老化测试方法、系统、终端及存储介质，基于直接存储器访问技术，实现在不影响CPU性能的基础上同时对多个PCIE设备进行老化测试，有效提高测试效率，进而提高企业产能，降低产品成本。
第一方面，本发明的技术方案提供一种PCIE加速卡老化测试方法，包括以下步骤：
为每个PCIE加速卡申请各自的直接读写缓冲区；
将老化测试数据拷贝到各个直接读写缓冲区；
触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试；
响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验；
接收各个PCIE加速卡的老化测试结果，并展示在人机交互界面。
在一个可选的实施方式中，为每个PCIE加速卡申请各自的直接读写缓冲区之前，还包括以下步骤：
获取各个PCIE加速卡的描述标识符信息；
将每个PCIE槽位与其对应的PCIE加速卡描述标识符信息进行关系绑定。
在一个可选的实施方式中，获取各个PCIE加速卡的老化测试结果，并展示在人机交互界面，具体包括：
获取各个PCIE加速卡的老化测试结果；
根据PCIE加速卡的描述标识符信息匹配到对应的PCIE槽位信息；
在人机交互界面展示每个PCIE加速卡的老化测试结果及对应的PCIE槽位信息。
在一个可选的实施方式中，触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存之前，还包括以下步骤：
根据老化测试数据的源地址和目标地址，配置直接存储器访问控制器的基地址寄存器、长度寄存器和控制寄存器。
在一个可选的实施方式中，接收各个PCIE加速卡的老化测试结果，具体包括：
接收PCIE加速卡反馈数据校验结果，根据数据校验结果判定数据链路传输是否异常；
响应于数据校验结果为通过，接收PCIE加速卡反馈的老化测试数据处理结果，根据处理结果判定PCIE加速卡性能是否达标。
在一个可选的实施方式中，触发PCIE加速卡进行老化测试校验之后，还包括以下步骤：
检测各个PCIE加速卡的配置寄存器信息；
根据配置寄存器信息检测是否存在错误告警；其中，所述错误告警包括可纠正错误告警和不可纠正错误告警；
将各个PCIE加速卡的错误告警信息在人机交互界面展示。
在一个可选的实施方式中，老化测试数据为多个4kb大小的数据块。
第二方面，本发明的技术方案提供一种PCIE加速卡老化测试系统，包括，
初始化模块：为每个PCIE加速卡申请各自的直接读写缓冲区；将老化测试数据拷贝到各个直接读写缓冲区；
老化测试模块：触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试；
测试校验请求模块：响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验；
测试结果展示模块：接收各个PCIE加速卡的老化测试结果，并展示在人机交互界面。
第三方面，本发明的技术方案提供一种终端，包括：
存储器，用于存储PCIE加速卡老化测试程序；
处理器，用于执行所述PCIE加速卡老化测试程序时实现如上述任一项所述PCIE加速卡老化测试方法的步骤。
第四方面，本发明的技术方案提供一种计算机可读存储介质，所述可读存储介质上存储有PCIE加速卡老化测试程序，所述PCIE加速卡老化测试程序被处理器执行时实现如上述任一项所述PCIE加速卡老化测试方法的步骤。
本发明提供的一种PCIE加速卡老化测试信方法、装置、终端及存储介质，相对于现有技术，具有以下有益效果：首先为各个PCIE加速卡申请直接读写缓冲区，将老化测试数据转存到对应的直接读写缓冲区，之后基于直接存储器访问技术将直接读写缓冲区内的老化测试数据传输到PCIE加速卡的内存对PCIE加速卡进行老化测试，数据传输过程由直接存储器访问控制器完成，无需CPU参与，降低对CPU性能需求，进而实现单服务器支持多卡同时测试，有效提高测试效率，进而提高企业产能，降低产品成本；同时对老化测试数据实时检验，精确定位异常设备信息，进一步提高测试效率。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的PCIE加速卡老化测试架构示意图。
图2是本发明实施例提供的一种PCIE加速卡老化测试方法流程示意图。
图3是本发明实施例提供的一种PCIE加速卡老化测试方法流程示意图。
图4是本发明实施例提供的一种PCIE加速卡老化测试方法流程示意图。
图5是本发明实施例提供的一种PCIE加速卡老化测试方法一具体实施例的流程示意图。
图6是本发明实施例提供的一种PCIE加速卡老化测试系统结构示意框图。
图7是本发明实施例提供的一种终端的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面对本发明中出现的关键术语进行解释。
DMA：Direct Memory Access，即直接存储器访问
BDF：Bus,Device,Function，PCIE加速卡描述标识符(总线，设备，功能)。
PCIE：Peripheral Component Interconnect Express，高速串行计算机扩展总线。
CE: Correctable Error，可纠正错误，
UCE: Uncorrectable Error，不可纠正错误。
在本说明书的描述中，所使用的“包含”、“包括”、“具有”、“含有”等，均为开放性的用语，即意指包含但不限于。参考术语“一个实施例”、“一个具体实施例”、“一些实施例”、“例如”等的描述意指结合该实施例或示例描述的具体特征、结构或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。各实施例中涉及的步骤顺序用于示意性说明本发明的实施，其中的步骤顺序不作限定，可根据需要作适当调整。
为了方便理解，首先对本发明所适用的架构进行描述。本发明提供的一种PCIE加速卡老化测试方法，对图1所示的PCIE加速卡老化测试架构进行多个PCIE加速卡的老化测试，配置Switch芯片，主板的全部PCIE信号通过Switch芯片进行扩展，可以最大化PCIE链路，可以为每个PCIE槽位增加BDF信息，便于定位PCIE加速卡和显示测试结果。
图2是本发明实施例提供的一种PCIE加速卡老化测试方法流程示意图。其中，图2执行主体可以为一种PCIE加速卡老化测试系统。根据不同的需求，该流程图中步骤的顺序可以改变，某些可以省略。
如图2所示，该方法包括以下步骤。
S1，为每个PCIE加速卡申请各自的直接读写缓冲区。
主板连接多个PCIE加速卡，本实施例同时对多个PCIE加速卡进行老化测试，以提高测试效率。为实现多个PCIE加速卡老化测试的同时进行，预先为每个PCIE加速卡申请一个直接读写缓冲区，后续直接存储器访问控制器从直接读写缓冲区内读取数据传输给PCIE加速卡。
S2，将老化测试数据拷贝到各个直接读写缓冲区。
需要说明的是，诊断系统预先生成老化测试数据，会将生成的老化测试数据先存储在诊断系统本身的缓冲区内，在进行老化测试之前，将诊断系统本身缓冲区内的老化测试数据拷贝到各个PCIE加速卡各自的直接读写缓冲区。
S3，触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试。
准备完老化测试数据之后，同时对各个PCIE加速卡进行老化测试，触发直接存储器访问控制器将各个直接读写缓冲区内的老化测试数据传输到各自的PCIE加速卡的内存中，实现PCIE加速卡的老化测试。
需要说明的是，老化测试数据传输至PCIE加速卡之前，将数据迁移的控制权递交给直接存储器访问控制器，老化测试的整个数据传输过程不需要CPU干预。
S4，响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验。
待直接读写缓冲区中的老化测试数据全部传输到PCIE加速卡内之后，开启对PCIE加速卡的老化测试校验，例如检测数据是否传输正确，以及老化测试结果等。
需要说明的是，数据传输完成后，直接存储器访问控制器向CPU发送中断请求，将控制权交还给诊断系统，由诊断系统对PCIE加速卡进行老化测试校验。
S5，接收各个PCIE加速卡的老化测试结果，并展示在人机交互界面。
老化测试完成，诊断系统接收各个PCIE加速卡的老化测试结果，在人机交互界面展示，供测试人员查看。
本实施例提供的一种PCIE加速卡老化测试方法，首先为各个PCIE加速卡申请直接读写缓冲区，将老化测试数据转存到对应的直接读写缓冲区，之后基于直接存储器访问技术将直接读写缓冲区内的老化测试数据传输到PCIE加速卡的内存对PCIE加速卡进行老化测试，数据传输过程由直接存储器访问控制器完成，无需CPU参与，降低对CPU性能需求，进而实现单服务器支持多卡同时测试，有效提高测试效率，进而提高企业产能，降低产品成本；同时对老化测试数据实时检验，精确定位异常设备信息，进一步提高测试效率。
图3是本发明实施例提供的一种PCIE加速卡老化测试方法流程示意图。其中，图3执行主体可以为一种PCIE加速卡老化测试系统。根据不同的需求，该流程图中步骤的顺序可以改变，某些可以省略。
如图3所示，该方法包括以下步骤。
S1，获取各个PCIE加速卡的描述标识符信息。
每个PCIE加速卡有各自的描述标识符，该描述标识符为唯一标识符，以标识各个PCIE加速卡。在一个可选的实施方式中，PCIE加速卡的描述标识符信息为BDF信息。
在进行老化测试之前，先获取各个PCIE加速卡的描述标识符信息，在测试结果展示时，便于定位各个PCIE加速卡。
S2，将每个PCIE槽位与其对应的PCIE加速卡描述标识符信息进行关系绑定。
PCIE加速卡的描述标识符与PCIE槽位匹配进行关系绑定，在测试结果展示时，对PCIE加速卡的槽位进行定位，测试人员可方便获知各个槽位PCIE加速卡的测试信息。在一个可选的实施方式中，根据用户输入的设备QID信息、按照槽位信息和获取的加速卡设备PCIE BDF信息进行绑定，为老化测试的结果进行准确展示，可以快速定位异常板卡信息。
S3，为每个PCIE加速卡申请各自的直接读写缓冲区。
S4，将老化测试数据拷贝到各个直接读写缓冲区。
S5，触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试。
S6，响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验。
S7，获取各个PCIE加速卡的老化测试结果。
S8，根据PCIE加速卡的描述标识符信息匹配到对应的PCIE槽位信息。
S9，在人机交互界面展示每个PCIE加速卡的老化测试结果及对应的PCIE槽位信息。
需要说明的是，已预先对PCIE加速卡的描述标识符与PCIE槽位信息进行了匹配，当获取到PCIE加速卡的老化测试结果后，根据PCIE加速卡的描述标识符匹配到PCIE槽位信息，进而在人机交互界面上展示PCIE加速卡的老化测试结果及其对应的PCIE槽位信息。在一个可选的实施方式中，以图形界面展示每个PCIE卡的状态和位置，方便测试人员进行更换和问题分析。
本实施例提供的PCIE加速卡老化测试方法，首先为各个PCIE加速卡申请直接读写缓冲区，将老化测试数据转存到对应的直接读写缓冲区，之后基于直接存储器访问技术将直接读写缓冲区内的老化测试数据传输到PCIE加速卡的内存对PCIE加速卡进行老化测试，数据传输过程由直接存储器访问控制器完成，无需CPU参与，降低对CPU性能需求，进而实现单服务器支持多卡同时测试，有效提高测试效率，进而提高企业产能，降低产品成本；同时对老化测试数据实时检验，精确定位异常设备信息，进一步提高测试效率。同时，为每个PCIE加速卡进行标识位置匹配，在人机交互界面展示时，根据PCIE加速卡的描述标识符匹配到PCIE槽位信息，进而基于PCIE槽位信息展示每个PCIE加速卡的老化测试结果，便于测试人员进行PCIE加速卡更换和问题分析。
图4是本发明实施例提供的一种PCIE加速卡老化测试方法流程示意图。其中，图4执行主体可以为一种PCIE加速卡老化测试系统。根据不同的需求，该流程图中步骤的顺序可以改变，某些可以省略。
如图4所示，该方法包括以下步骤。
S1，获取各个PCIE加速卡的描述标识符信息。
S2，将每个PCIE槽位与其对应的PCIE加速卡描述标识符信息进行关系绑定。
S3，为每个PCIE加速卡申请各自的直接读写缓冲区。
S4，将老化测试数据拷贝到各个直接读写缓冲区。
S5，根据老化测试数据的源地址和目标地址，配置直接存储器访问控制器的基地址寄存器、长度寄存器和控制寄存器。
直接存储器访问控制器需要将老化测试数据从直接读写缓冲区传输给PCIE加速卡的内存，这个过程需要知道老化测试数据的源地址和目标地址，直接存储器访问控制器根据其寄存器的配置获知这些传输信息，因此预先根据老化测试数据的源地址和目标地址，配置直接存储器访问控制器的基地址寄存器、长度寄存器和控制寄存器，之后直接存储器访问控制器根据其这些寄存器的配置进行数据的传输，保证数据传输准确。
需要说明的是，配置这些寄存器的同时，将数据迁移的控制权递交给直接存储器访问控制器，整个数据迁移过程不需要CPU干预。
S6，触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试。
在一个可选的实施方式中，老化测试数据是将老化测试数据文件分割为多个4kb大小的数据块，直接存储器访问控制器接收到数据传输请求后，从基地址寄存器、长度寄存器获取数据信息，开始接管数据从直接读写缓冲区到PCIE加速卡内存的传输，直接存储器访问控制器以数据块为基本单位循环处理老化数据，直到所有老化测试数据传输完成。
S7，响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验。
直接存储器访问控制器将老化测试数据传输完成后，给诊断系统发送传输完成指令，诊断系统发送数据校验请求给PCIE加速卡，进行数据校验。
S8，接收PCIE加速卡反馈数据校验结果，根据数据校验结果判定数据链路传输是否异常。
S9，响应于数据校验结果为通过，接收PCIE加速卡反馈的老化测试数据处理结果，根据处理结果判定PCIE加速卡性能是否达标。
PCIE加速卡对老化测试数据进行校验，并返回校验信息。
在一个可选的实施方式中，老化测试数据为多个4kb大小的数据块，进而PCIE加速卡采用CRC方式进行校验，可以使得PCIE加速卡快速判断传输数据的准确性，如果校验失败，PCIE加速卡告知诊断系统数据链路传输异常。
数据校验通过后，PCIE加速卡根据老化测试数据在芯片内部进行计算学习，并将计算的结果进行反馈，诊断系统根据反馈结果判断PCIE加速卡性能是否达标。
S10，检测各个PCIE加速卡的配置寄存器信息。
S11，根据配置寄存器信息检测是否存在错误告警；其中，错误告警包括可纠正错误告警和不可纠正错误告警。
除了触发PCIE加速卡进行数据校验和反馈数据处理结果外，同时还会同步检测PCIE加速卡的PCIE配置寄存器信息，检查是否存在CE/UCE告警，诊断系统接收检查结果。
S12，根据PCIE加速卡的描述标识符信息匹配到对应的PCIE槽位信息。
S13，在人机交互界面展示每个PCIE加速卡的老化测试结果、错误告警信息及对应的PCIE槽位信息。
本实施例提供的一种PCIE加速卡老化测试方法，首先为各个PCIE加速卡申请直接读写缓冲区，将老化测试数据转存到对应的直接读写缓冲区，之后基于直接存储器访问技术将直接读写缓冲区内的老化测试数据传输到PCIE加速卡的内存对PCIE加速卡进行老化测试，数据传输过程由直接存储器访问控制器完成，无需CPU参与，降低对CPU性能需求，进而实现单服务器支持多卡同时测试，有效提高测试效率，进而提高企业产能，降低产品成本；同时对老化测试数据实时检验，精确定位异常设备信息，进一步提高测试效率。同时，为每个PCIE加速卡进行标识位置匹配，在人机交互界面展示时，根据PCIE加速卡的描述标识符匹配到PCIE槽位信息，进而基于PCIE槽位信息展示每个PCIE加速卡的老化测试结果，便于测试人员进行PCIE加速卡更换和问题分析。另外，数据采用4K发送，增加CRC校验，可以快速检查数据准确性。
为进一步理解本发明，以下提供一具体实施例对本发明进一步详细说明，图5是该具体实施例流程示意图。
如图5所示，该具体实施例包括以下流程。针对系统发出read调用读取数据给CPU，CPU发起IO请求给DMA控制器，DMA控制器发起IO请求给磁盘，磁盘通知DMA控制器进行数据读取，DMA控制器发起数据读完信号给CPU，CPU向诊断系统进行read调用读取数据返回。诊断系统发起write调用读取数据给CPU，CPU发起IO请求给DMA控制器，DMA控制器发起IO请求给PCIE加速卡，将数据传给PCIE加速卡，待数据传输完成后DMA控制器发起数据读完信号给CPU，CPU向诊断系统进行write调用读取数据返回。诊断系统向CPU发送数据校验控制，CPU向PCIE加速卡发送数据校验控制，PCIE加速卡返回校验信息给CPU，CPU返回校验状态给诊断系统，诊断系统对返回的结果进行分析记录老化状态。其中，发起write调用读取数据后的进程为多线程状态，同时对N个PCIE加速卡进行老化测试。
上文中对于一种PCIE加速卡老化测试方法的实施例进行了详细描述，基于上述实施例描述的PCIE加速卡老化测试方法，本发明实施例还提供了一种与该方法对应的PCIE加速卡老化测试系统。
图6是本发明实施例提供的一种PCIE加速卡老化测试系统结构示意框图，PCIE加速卡老化测试系统600根据其所执行的功能，可以被划分为多个功能模块，如图6所示。所述功能模块可以包括：初始化模块610、老化测试模块620、测试校验请求模块630和测试结果展示模块640。本发明所称的模块是指一种能够被至少一个处理器所执行并且能够完成固定功能的一系列计算机程序段，其存储在存储器中。
初始化模块610：为每个PCIE加速卡申请各自的直接读写缓冲区；将老化测试数据拷贝到各个直接读写缓冲区。
老化测试模块620：触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试。
测试校验请求模块630：响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验。
测试结果展示模块640：接收各个PCIE加速卡的老化测试结果，并展示在人机交互界面。
在一个可选的实施方式中，初始化模块610还配置用于：获取各个PCIE加速卡的描述标识符信息；将每个PCIE槽位与其对应的PCIE加速卡描述标识符信息进行关系绑定。
在一个可选的实施方式中，测试结果展示模块640还配置用于：获取各个PCIE加速卡的老化测试结果；根据PCIE加速卡的描述标识符信息匹配到对应的PCIE槽位信息；在人机交互界面展示每个PCIE加速卡的老化测试结果及对应的PCIE槽位信息。
在一个可选的实施方式中，初始化模块610还配置用于：根据老化测试数据的源地址和目标地址，配置直接存储器访问控制器的基地址寄存器、长度寄存器和控制寄存器。
在一个可选的实施方式中，测试结果展示模块640还配置用于：接收PCIE加速卡反馈数据校验结果，根据数据校验结果判定数据链路传输是否异常；响应于数据校验结果为通过，接收PCIE加速卡反馈的老化测试数据处理结果，根据处理结果判定PCIE加速卡性能是否达标。
在一个可选的实施方式中，测试结果展示模块640还配置用于：检测各个PCIE加速卡的配置寄存器信息；根据配置寄存器信息检测是否存在错误告警；其中，所述错误告警包括可纠正错误告警和不可纠正错误告警；将各个PCIE加速卡的错误告警信息在人机交互界面展示。
在一个可选的实施方式中，老化测试数据为多个4kb大小的数据块。
本实施例提供的一种PCIE加速卡老化测试系统，首先为各个PCIE加速卡申请直接读写缓冲区，将老化测试数据转存到对应的直接读写缓冲区，之后基于直接存储器访问技术将直接读写缓冲区内的老化测试数据传输到PCIE加速卡的内存对PCIE加速卡进行老化测试，数据传输过程由直接存储器访问控制器完成，无需CPU参与，降低对CPU性能需求，进而实现单服务器支持多卡同时测试，有效提高测试效率，进而提高企业产能，降低产品成本；同时对老化测试数据实时检验，精确定位异常设备信息，进一步提高测试效率。同时，为每个PCIE加速卡进行标识位置匹配，在人机交互界面展示时，根据PCIE加速卡的描述标识符匹配到PCIE槽位信息，进而基于PCIE槽位信息展示每个PCIE加速卡的老化测试结果，便于测试人员进行PCIE加速卡更换和问题分析。另外，数据采用4K发送，增加CRC校验，可以快速检查数据准确性。
图7为本发明实施例提供的一种终端700的结构示意图，包括：处理器710、存储器720及通信单元730。所述处理器710用于实现存储器720中保存的PCIE加速卡老化测试程序时实现以下步骤：
为每个PCIE加速卡申请各自的直接读写缓冲区；
将老化测试数据拷贝到各个直接读写缓冲区；
触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试；
响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验；
接收各个PCIE加速卡的老化测试结果，并展示在人机交互界面。
本发明首先为各个PCIE加速卡申请直接读写缓冲区，将老化测试数据转存到对应的直接读写缓冲区，之后基于直接存储器访问技术将直接读写缓冲区内的老化测试数据传输到PCIE加速卡的内存对PCIE加速卡进行老化测试，数据传输过程由直接存储器访问控制器完成，无需CPU参与，降低对CPU性能需求，进而实现单服务器支持多卡同时测试，有效提高测试效率，进而提高企业产能，降低产品成本；同时对老化测试数据实时检验，精确定位异常设备信息，进一步提高测试效率。
该终端700包括处理器710、存储器720及通信单元730。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的服务器的结构并不构成对本发明的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
其中，该存储器720可以用于存储处理器710的执行指令，存储器720可以由任何类型的易失性或非易失性存储终端或者它们的组合实现，如静态随机存取存储器（SRAM），电可擦除可编程只读存储器（EEPROM），可擦除可编程只读存储器（EPROM），可编程只读存储器（PROM），只读存储器（ROM），磁存储器，快闪存储器，磁盘或光盘。当存储器720中的执行指令由处理器710执行时，使得终端700能够执行以下上述方法实施例中的部分或全部步骤。
处理器710为存储终端的控制中心，利用各种接口和线路连接整个电子终端的各个部分，通过运行或执行存储在存储器720内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(Integrated Circuit，简称IC) 组成，例如可以由单颗封装的IC 所组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说，处理器710可以仅包括中央处理器(Central Processing Unit，简称CPU)。在本发明实施方式中，CPU可以是单运算核心，也可以包括多运算核心。
通信单元730，用于建立通信信道，从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
本发明还提供一种计算机存储介质，这里所说的存储介质可为磁碟、光盘、只读存储记忆体（英文：read-only memory，简称：ROM）或随机存储记忆体（英文：random accessmemory，简称：RAM）等。
计算机存储介质存储有PCIE加速卡老化测试程序，所述PCIE加速卡老化测试程序被处理器执行时实现以下步骤：
为每个PCIE加速卡申请各自的直接读写缓冲区；
将老化测试数据拷贝到各个直接读写缓冲区；
触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试；
响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验；
接收各个PCIE加速卡的老化测试结果，并展示在人机交互界面。
本发明首先为各个PCIE加速卡申请直接读写缓冲区，将老化测试数据转存到对应的直接读写缓冲区，之后基于直接存储器访问技术将直接读写缓冲区内的老化测试数据传输到PCIE加速卡的内存对PCIE加速卡进行老化测试，数据传输过程由直接存储器访问控制器完成，无需CPU参与，降低对CPU性能需求，进而实现单服务器支持多卡同时测试，有效提高测试效率，进而提高企业产能，降低产品成本；同时对老化测试数据实时检验，精确定位异常设备信息，进一步提高测试效率。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质，包括若干指令用以使得一台计算机终端（可以是个人计算机，服务器，或者第二终端、网络终端等）执行本发明各个实施例所述方法的全部或部分步骤。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。
Claims (10)
1.一种PCIE加速卡老化测试方法，其特征在于，包括以下步骤：
为每个PCIE加速卡申请各自的直接读写缓冲区；
将老化测试数据拷贝到各个直接读写缓冲区；
触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试；
响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验；
接收各个PCIE加速卡的老化测试结果，并展示在人机交互界面。
2.根据权利要求1所述的PCIE加速卡老化测试方法，其特征在于，为每个PCIE加速卡申请各自的直接读写缓冲区之前，还包括以下步骤：
获取各个PCIE加速卡的描述标识符信息；
将每个PCIE槽位与其对应的PCIE加速卡描述标识符信息进行关系绑定。
3.根据权利要求2所述的PCIE加速卡老化测试方法，其特征在于，获取各个PCIE加速卡的老化测试结果，并展示在人机交互界面，具体包括：
获取各个PCIE加速卡的老化测试结果；
根据PCIE加速卡的描述标识符信息匹配到对应的PCIE槽位信息；
在人机交互界面展示每个PCIE加速卡的老化测试结果及对应的PCIE槽位信息。
4.根据权利要求1、2或3所述的PCIE加速卡老化测试方法，其特征在于，触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存之前，还包括以下步骤：
根据老化测试数据的源地址和目标地址，配置直接存储器访问控制器的基地址寄存器、长度寄存器和控制寄存器。
5.根据权利要求4所述的PCIE加速卡老化测试方法，其特征在于，接收各个PCIE加速卡的老化测试结果，具体包括：
接收PCIE加速卡反馈数据校验结果，根据数据校验结果判定数据链路传输是否异常；
响应于数据校验结果为通过，接收PCIE加速卡反馈的老化测试数据处理结果，根据处理结果判定PCIE加速卡性能是否达标。
6.根据权利要求5所述的PCIE加速卡老化测试方法，其特征在于，触发PCIE加速卡进行老化测试校验之后，还包括以下步骤：
检测各个PCIE加速卡的配置寄存器信息；
根据配置寄存器信息检测是否存在错误告警；其中，所述错误告警包括可纠正错误告警和不可纠正错误告警；
将各个PCIE加速卡的错误告警信息在人机交互界面展示。
7.根据权利要求6所述的PCIE加速卡老化测试方法，其特征在于，老化测试数据为多个4kb大小的数据块。
8.一种PCIE加速卡老化测试系统，其特征在于，包括，
初始化模块：为每个PCIE加速卡申请各自的直接读写缓冲区；将老化测试数据拷贝到各个直接读写缓冲区；
老化测试模块：触发直接存储器访问控制器将直接读写缓冲区中到老化测试数据传输到对应的PCIE加速卡的内存，以同时对各个PCIE加速卡进行老化测试；
测试校验请求模块：响应于直接读写缓冲区中的老化测试数据到PCIE加速卡内存传输完成，触发PCIE加速卡进行老化测试校验；
测试结果展示模块：接收各个PCIE加速卡的老化测试结果，并展示在人机交互界面。
9.一种终端，其特征在于，包括：
存储器，用于存储PCIE加速卡老化测试程序；
处理器，用于执行所述PCIE加速卡老化测试程序时实现如权利要求1-7任一项所述PCIE加速卡老化测试方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述可读存储介质上存储有PCIE加速卡老化测试程序，所述PCIE加速卡老化测试程序被处理器执行时实现如权利要求1-7任一项所述PCIE加速卡老化测试方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310367828.XA CN116541220A (zh) | 2023-04-07 | 2023-04-07 | 一种pcie加速卡老化测试方法、系统、终端及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310367828.XA CN116541220A (zh) | 2023-04-07 | 2023-04-07 | 一种pcie加速卡老化测试方法、系统、终端及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116541220A true CN116541220A (zh) | 2023-08-04 |
Family
ID=87455104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310367828.XA Pending CN116541220A (zh) | 2023-04-07 | 2023-04-07 | 一种pcie加速卡老化测试方法、系统、终端及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116541220A (zh) |
-
2023
- 2023-04-07 CN CN202310367828.XA patent/CN116541220A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11302412B2 (en) | Systems and methods for simulated device testing using a memory-based communication protocol | |
| CN110865944A (zh) | 测试用例的数据分析方法、装置、存储介质和测试设备 | |
| JP3380164B2 (ja) | 周辺装置の集積回路のデータ送信機能をテスト及び表示するシミュレーション・システム | |
| CN114444422A (zh) | 芯片验证系统、方法及存储介质 | |
| CN112420117B (zh) | 测试sram的方法、装置、计算机设备及存储介质 | |
| US6751752B1 (en) | Checking events generated by a device | |
| CN111949470A (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
| US7168029B2 (en) | Method for testing a universal serial bus host controller | |
| CN116541220A (zh) | 一种pcie加速卡老化测试方法、系统、终端及存储介质 | |
| US7185247B2 (en) | Pseudo bus agent to support functional testing | |
| CN114610557B (zh) | 设备驱动单元的测试方法及装置 | |
| CN113535580B (zh) | 一种cts测试方法、装置及测试设备 | |
| CN113535578B (zh) | 一种cts测试方法、装置及测试设备 | |
| CN115508688A (zh) | 测试控制方法、装置、计算机设备和计算机可读存储介质 | |
| CN114461558A (zh) | 一种提高ate设备通信效率的通信方法、装置及测试机系统 | |
| US7020600B2 (en) | Apparatus and method for improvement of communication between an emulator unit and a host device | |
| TWI234705B (en) | Detecting method for PCI system | |
| JPH05101697A (ja) | Ｌｓｉ用故障診断回路 | |
| CN111309521A (zh) | Fpga重加载方法、fpga卡式设备和主机 | |
| CN113050976A (zh) | 基于PCIe总线的FPGA并行升级方法、装置、介质及电子设备 | |
| CN114444423B (zh) | 基于验证平台的数据处理方法、系统及电子设备 | |
| CN113535494B (zh) | 一种设备调试的方法及电子设备 | |
| CN114860324B (zh) | 一种基于Linux的以太网phy内核驱动验证方法 | |
| CN115576765B (zh) | 一种测试方法、装置、电子设备及存储介质 | |
| CN114221890B (zh) | 报文模拟装置、报文发送方法、装置及计算机存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |