CN116525607A - 用于静电放电保护的器件和方法 - Google Patents

Abstract

本文公开了一种用于静电放电(ESD)保护的器件和方法。在一个方面，器件包括用于检测焊盘处的ESD的ESD检测器。在一个方面，器件包括彼此串联连接的P型晶体管和N型晶体管。在一个方面，驱动电路配置为向焊盘提供输出信号。在一个方面，器件包括在电源域中操作的第一保护电路。在一个方面，响应于ESD检测器检测到ESD，第一保护电路配置为禁用P型晶体管。在一个方面，器件包括在另外的电源域中操作的第二保护电路。在一个方面，响应于ESD检测器检测到ESD，第二保护电路配置为禁用N型晶体管。

Description

用于静电放电保护的器件和方法

技术领域

本申请的实施例涉及用于静电放电保护的器件和方法。

背景技术

静电放电(ESD)是电荷从人或物体突然释放到另一器件。例如，由人建立或存储的电荷可以释放到电子器件。大量电荷的放电会导致大电压或大电流，这会损坏电子器件并导致电子器件无法操作。

发明内容

根据本申请的实施例的一个方面，提供了一种用于静电放电保护的器件，包括：静电放电(ESD)检测器，用于检测焊盘处的ESD；驱动电路，包括彼此串联连接的P型晶体管和N型晶体管，其中，驱动电路用于向焊盘提供在第一供电电压和第一参考电压之间摆动的输出信号；第一保护电路，在第一供电电压和第二参考电压之间的电源域中操作，其中，响应于由ESD检测器检测的ESD，第一保护电路用于禁用P型晶体管；以及第二保护电路，在第二供电电压和第一参考电压之间的另外的电源域中操作，其中，响应于由ESD检测器检测的ESD，第二保护电路用于禁用N型晶体管。

根据本申请的实施例的另一个方面，提供了一种用于静电放电保护的器件，包括：静电放电(ESD)检测器，用于检测焊盘处的ESD；第一驱动电路，电耦接在第一金属轨和焊盘之间，其中，第一金属轨用于提供第一供电电压；第二驱动电路，电耦接在第二金属轨和焊盘之间，其中，第二金属轨用于提供第一参考电压；第一偏置控制电路，电耦接在第一金属轨和第三金属轨之间，其中，第三金属轨用于提供第二参考电压，其中，第一偏置控制电路用于响应于由ESD检测器检测的ESD而设置第一驱动电路的第一偏置电压以保护第一驱动电路免受ESD影响；以及第二偏置控制电路，电耦接在第二金属轨和第四金属轨之间，其中，第四金属轨用于提供第二供电电压，其中，第二偏置控制电路用于响应于由ESD检测器检测的ESD而设置第二驱动电路的第二偏置电压以保护第二驱动电路免受ESD影响。

根据本申请的实施例的又一个方面，提供了一种防止静电放电的方法，包括：通过静电放电(ESD)检测器检测焊盘处的ESD；以及响应于在焊盘处检测到ESD，通过保护电路禁止驱动电路在焊盘处生成输出信号，其中，禁止驱动电路包括截止驱动电路的第一晶体管以及使与第一晶体管串联的驱动电路的第二晶体管的栅电极浮置。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据各种实施例的具有ESD保护的电子器件的示意图。

图2是根据各种实施例的具有ESD保护的电子器件的示意图。

图3是根据各种实施例的具有ESD保护的电子器件的示意图。

图4是根据各种实施例的具有ESD保护的电子器件的示意图。

图5A和图5B是根据各种实施例的放电电路的示意图。

图6A到图6D是根据各种实施例的ESD检测器的示意图。

图7A到图7G是根据各种实施例的逻辑电路、驱动电路和ESD保护电路的示意图。

图8是根据一些实施例的缓冲器电路的示意图。

图9是根据一些实施例的包括共享ESD检测器的多个输出单元的电子器件的示意图。

图10是根据一些实施例的保护电子器件免受ESD影响的方法的流程图。

图11是根据一些实施例的计算系统的示例框图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。

本文所公开的内容涉及保护电子器件免受ESD影响。在一个方面，器件包括用于检测焊盘处的ESD的ESD检测器。在一些实施例中，器件包括驱动电路。驱动电路可以是过驱动电路，过驱动电路可以生成输出信号，输出信号的幅值大于器件中的其他电路(例如逻辑电路)的供电电压或器件中的电路的晶体管的设计为进行操作的供电电压。驱动电路可以包括彼此串联连接的P型晶体管和N型晶体管。在一个方面，驱动电路配置为向焊盘提供在第一供电电压和第一参考电压之间摆动的输出信号。在一个方面，器件包括在第一供电电压和第二参考电压之间的电源域中操作的第一保护电路。响应于由ESD检测器检测到ESD，第一保护电路可以配置为禁用驱动电路的P型晶体管以保护P型晶体管免受ESD的影响。在一个方面，器件包括在第二供电电压和第一参考电压之间的另外的电源域中操作的第二保护电路。第二供电电压可以低于第一供电电压。响应于由ESD检测器检测到ESD，第二保护电路可以配置为禁用驱动电路的N型晶体管以保护N型晶体管免受ESD的影响。

有利地，驱动电路可以在焊盘处生成幅值大于器件中其他电路(例如逻辑电路)的供电电压的输出信号，其中保护电路和ESD检测器可以一起操作以保护驱动电路。幅度大于其他电路的供电电压的输出信号有助于提高信号完整性。在一个方面，驱动电路可以包括串联连接的P型晶体管和N型晶体管。堆叠的或串联的晶体管可以生成幅值大于其他电路的供电电压的输出信号。在检测到ESD的情况下，保护电路可以禁用驱动电路的晶体管。例如，保护电路可以施加偏置电压以截止耦接到金属轨的晶体管，金属轨配置为提供供电电压或参考电压。例如，保护电路可以使耦接到焊盘的共源共栅晶体管的栅电极浮置，使得共源共栅晶体管可能不传导电流。因此，由于ESD造成的大电压应力可以分布在串联连接的禁用的晶体管之间，从而可以保护驱动电路的晶体管免受ESD的影响。

图1是根据各种实施例的具有ESD保护的电子器件100的示意图。在一些实施例中，电子器件100可以是通信器件、计算器件或任何电子器件。在一些实施例中，电子器件100包括输出单元105和ESD检测器130。输出单元105可以生成输出信号以通过焊盘150传输到外部器件。ESD检测器130可以保护输出单元105免受ESD影响。在一些实施例中，电子器件100包括比图1所示更多、更少或不同的组件。

输出单元105是可以生成输出信号以通过焊盘150传输到外部器件的电路或组件。在一些实施例中，输出单元105可以是输入/输出(IO)单元。IO单元可以在焊盘150处将信号输出到外部器件，并在焊盘150处从外部器件接收信号。在一些实施例中，输出单元105包括逻辑电路110、保护电路160A、160B、驱动电路120、放电电路140和焊盘150。这些组件可以一起操作以生成和提供对应于焊盘150处的输出信号的电压或电流。输出信号可以是数字信号。在一些实施例中，输出单元105包括比图1所示更多、更少或不同的组件。例如，放电电路140可以实施为ESD检测器130的部分。

在一些实施例中，焊盘150是可以与外部器件接口的导电结构或组件。焊盘150可以是导电结构，接合线或导电引脚可以连接到该导电结构。焊盘150可以是用于将输出信号提供给外部器件的输出焊盘。或者，焊盘150可以是IO焊盘，以将输出信号提供给外部器件以及从外部器件接收输入信号。

在一些实施例中，驱动电路120是可以在耦接到焊盘150的节点Out处生成输出信号的电路。在一些实施例中，驱动电路120可以由可以执行这里描述的驱动电路120的功能的不同电路或组件替换。在一些实施例中，驱动电路120包括串联连接的第一驱动电路125A和第二驱动电路125B。第一驱动电路125A可以包括串联连接在节点Out和配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨之间的P型晶体管。第二驱动电路125B可以包括串联连接在节点Out和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间的N型晶体管。在一个方面，第一供电电压高于第一驱动电路125A和第二驱动电路125B的晶体管被设计用于操作的供电电压。通过实施串联的晶体管，第一供电电压和第一参考电压之间的电压应力或电压差可以分布在驱动电路120的晶体管之间。因此，驱动电路120可以提供过驱动能力或生成幅值大于驱动电路120的晶体管被设计用于操作的供电电压的输出信号。

在一些实施例中，逻辑电路110是可以生成用于传输的逻辑信号的电路或组件。在一些实施例中，逻辑电路110可以由可以执行本文描述的逻辑电路110的功能的不同电路或组件替换。在一个方面，逻辑电路110可以生成第一信号112A和第二信号112B。第一信号112A和第二信号112B可以表示或对应于要传输的相同数字数据。在一个方面，第一信号112A和第二信号112B可以彼此同步但具有不同的电压电平或电压范围。逻辑电路110可以根据多个电源域操作以生成具有不同电压电平或电压范围的第一信号112A和第二信号112B。例如，第一信号112A可以在i)第一电压电平(例如，VDDPST或1.8V)和ii)第二电压电平(例如，VSSH或0.5V)之间摆动。例如，第二信号112B可以在i)第三电压电平(例如，VDDL或1.2V)和第四电压电平(例如，VSS或0V)之间摆动。逻辑电路110可以将第一信号112A提供给第一驱动电路125A，并且将第二信号112B提供给第二驱动电路125B。

在一些实施例中，放电电路140是由于焊盘150处的ESD而可以释放电荷的电路或组件。在一些实施例中，放电电路140可以由可以执行这里描述的放电电路140的功能的不同电路或组件替换。放电电路140可以包括第一放电电路145A和第二放电电路145B。第一放电电路145A可以包括串联连接到节点Out的一个或多个二极管，并且第二放电电路145B可以包括串联连接到节点Out的一个或多个二极管。当因为ESD而将超过放电电路145A或放电电路145B的阈值电压的正向偏置电压施加到放电电路145A或放电电路145B时，放电电路145A或放电电路145B可以通过焊盘150放电或传导对应于ESD的电流。当小于放电电路145(例如，放电电路145A或放电电路145B)的阈值电压的正向偏置电压施加到放电电路145时，放电电路145可以操作为电容器并且可以不放电。此外，当由于ESD而将超过放电电路145(例如，放电电路145A或放电电路145B)的击穿电压的反向偏置电压施加到放电电路145时，放电电路145可以通过焊盘150放电或传导对应于ESD的电流。当小于放电电路145(例如，放电电路145A或放电电路145B)的击穿电压的反向偏置电压施加到放电电路145时，放电电路145可以操作为电容器并且可以不放电。在一些实施例中，放电电路140可以被实施为ESD检测器130的部分。在下文相对于图5A-图5B提供关于放电电路140的实施和操作的详细描述。

在一些实施例中，ESD检测器130是可以检测焊盘150处的ESD的电路或组件。在一些实施例中，ESD检测器130可以由可以执行本文描述的ESD检测器130的功能的不同电路或不同组件替换。在一个方面，ESD检测器130可检测通过放电电路140的电流，并生成指示是否检测到ESD的ESD检测信号135A、135B。ESD检测信号135A、135B可以具有相反的逻辑状态。例如，具有第一供电电压(例如，VDDPST或1.8V)或第二供电电压(例如，VDDL或1.2V)的ESD检测信号135B可以指示检测到ESD，并且具有第一参考电压(例如，VSS或0V)的ESD检测信号135A可以指示检测到ESD。例如，具有第一参考电压(例如，VSS或0V)的ESD检测信号135B可以指示未检测到ESD，并且具有第一供电电压(例如，VDDPST或1.8V)或第二供电电压(例如，VDDL或1.2V)的ESD检测信号135A可以指示未检测到ESD。ESD检测器130可以将ESD检测信号135A提供给保护电路160A并且将ESD检测信号135B提供给保护电路160B。下文相对于图6A-图6D提供关于ESD检测器130的实施方式和操作的详细描述。

在一些实施例中，保护电路160A、160B是可以保护驱动电路125A、125B的电路或组件。保护电路160A、160B在本文中也可以称为“偏置控制电路160A、160B”。在一些实施例中，保护电路160A、160B可以由可以执行本文描述的保护电路160A、160B的功能的不同电路或组件替换。在一些实施例中，保护电路160A、160B可以接收ESD检测信号135A、135B，并且根据ESD检测信号135A、135B禁用驱动电路125A、125B。禁用驱动电路125可以包括施加偏置电压以截止驱动电路125的晶体管、使驱动电路125的晶体管的栅极浮置(或不施加电压)、或它们的组合。例如，响应于具有第一参考电压(例如，VSS或0V)的ESD检测信号135A指示检测到ESD，保护电路160A可以禁用驱动电路125A。例如，响应于具有第一供电电压(例如，VDDPST或1.8V)或第二供电电压(例如，VDDL或1.2V)的ESD检测信号135A指示未检测到ESD，根据来自逻辑电路110的第一信号112A，保护电路160A可以不禁用驱动电路125A并允许驱动电路125A在焊盘150处生成输出信号。例如，响应于具有第一供电电压的(例如，VDDPST或1.8V)或第二供电电压(例如，VDDL或1.2V)的ESD检测信号135B指示检测到ESD，保护电路160B可以禁用驱动电路125B。例如，响应于具有第一参考电压(例如，VSS或0V)的ESD检测信号135B指示未检测到ESD，根据来自逻辑电路110的第二信号112B，保护电路160B可以不禁用驱动电路125B并允许驱动电路125B在焊盘150处生成输出信号。因此，当未检测到ESD时，根据第一信号112A和第二信号112B，保护电路160A、160B可以不禁用驱动电路120，使得驱动电路120可以在焊盘150处生成输出信号。当检测到ESD时，保护电路160A、160B可以禁用驱动电路120，使得可以保护驱动电路120免受ESD的影响。下文相对于图7A-图7G提供关于保护电路160A、160B和驱动电路120的实施和操作的详细描述。

图2是根据各种实施例的具有ESD保护的电子器件100A的示意图。电子器件100A可以是图1的电子器件100。在一种配置中，ESD检测器130A、驱动电路120和放电电路140在第一供电电压(例如，VDDPST或1.8V)和第一参考电压(例如，VSS或0V)之间的第一电源域中操作。在一种配置中，保护电路160A在第一供电电压(例如，VDDPST或1.8V)和第二参考电压(例如，VSSH或0.5V)之间的第二电源域中操作。在一种配置中，保护电路160B在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间的第三电源域中操作。

在一个方面，驱动电路120、放电电路140和ESD检测器130A在相同的电源域中操作。在一些实施例中，驱动电路120、放电电路140和ESD检测器130A可以耦接到配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨。第一金属轨可以包括单个金属轨或者通过一个或通孔接触件连接的一个或多个金属轨，配置为提供第一供电电压(例如，VDDPST或1.8V)。第二金属轨可包括单个金属轨或者通过一个或通孔接触件连接的一个或多个金属轨，配置为提供第一参考电压(例如，VSS或0V)。在这种配置中，i)响应于焊盘150的电压高于放电电路145A的阈值电压和第一供电电压的总和(例如，VDDPST或1.8V)，或ii)响应于焊盘150的电压低于从第一参考电压(例如，VSS或0V)中减去放电电路145B的阈值电压的值，放电电路140可以通过焊盘150放电或传导电流。ESD检测器130A可以根据放电电路140的放电来检测ESD。例如，第一金属轨的电压或第二金属轨的电压可以根据放电电路140传导的电流而改变。响应于第一金属轨或第二金属轨的电压变化，ESD检测器130A可检测焊盘150处的ESD，并生成指示检测到ESD的ESD检测信号135A、135B。

在一个方面，驱动电路120可以基于第一供电电压(例如，VDDPST或1.8V)高于驱动电路120的晶体管被设计用于操作的供电电压(例如，VDDL或1.2V)来操作。如上面关于图1所描述的，驱动电路120可以实现具有串联连接的晶体管的驱动电路125A、125B，使得第一供电电压(例如，VDDPST或1.8V)和第一参考电压(例如，VSS或0V)之间的电压应力或电压差可以分布在晶体管之间。因此，在正常操作模式下(例如，当未检测到ESD时)，驱动电路120可以提供过驱动能力或生成幅度(例如，1.8V)大于驱动电路120的晶体管被设计用于操作的供电电压(例如，1.2V)的输出信号。

在一个方面，保护电路160A、160B在不同的电源域中操作。在一种配置中，保护电路160A耦接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和配置为提供第二参考电压(例如，VSSH或0.5V)的第三金属轨之间。第三金属轨可以包括单个金属轨或通过一个或通孔接触件连接的一个或多个金属轨，配置为提供第二参考电压(例如，VSSH或0.5V)。在一种配置中，保护电路160B耦接在配置为提供第二供电电压(例如，VDDL或1.2V)的第四金属轨和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间。第四金属轨可以包括单个金属轨或通过一个或多个通孔接触件连接的一个或多个金属轨，配置为提供第二供电电压(例如，VDDL或1.2V)。在一个方面，当检测到ESD时，在不同电源域中操作的保护电路160A、160B可以禁用驱动电路120。例如，保护电路160A可以提供或施加第二参考电压(例如，VSSH或0.5V)以禁用驱动电路125A。例如，保护电路160B可以提供或施加第二供电电压(例如，VDDL或1.2V)以禁用驱动电路125B。通过实施在不同电源域中操作的保护电路160A、160B，可以禁用在具有较大电压差的第一供电电压(例如，VDDPST或1.8V)和第一参考电压(例如，VSS或0V)之间的第一电源域中操作的驱动电路120。

图3是根据各种实施例的具有ESD保护的电子器件100B的示意图。电子器件100B类似于图2的电子器件100A，除了i)电子器件100B包括ESD检测器130B而不是ESD检测器130A，以及ii)放电电路140和ESD检测器130B在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间的第三电源域中操作。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一个方面，放电电路140和ESD检测器130B在相同的电源域中操作。在一些实施例中，放电电路140和ESD检测器130B可以耦接到配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨。第五金属轨可以包括单个金属轨或通过一个或通孔接触件连接的一个或多个金属轨，提供第二供电电压(例如，VDDL或1.2V)。在该配置中，i)响应于焊盘150的电压高于放电电路145A的阈值电压和第二供电电压(例如，VDDL或1.2V)的总和，或ii)响应于焊盘150的电压低于从第一参考电压(例如，VSS或0V)中减去放电电路145B的阈值电压的值，放电电路140可以通过焊盘150放电或传导电流。ESD检测器130B可以根据放电电路140的放电来检测ESD。例如，第五金属轨的电压或第二金属轨的电压可以根据放电电路140传导的电流而改变。响应于第五金属轨或第二金属轨的电压变化，ESD检测器130B可检测焊盘150处的ESD，并生成指示检测到ESD的ESD检测信号135A、135B。

在一个方面，驱动电路120、放电电路140和ESD检测器130B可以在不同的电源域中操作以提供配置或操作电子器件100B的灵活性。例如，可以通过向第一金属轨提供第一供电电压(例如，VDDPST或1.8V)来启用在第一电源域中操作的驱动电路120。当第一供电电压(例如，VDDPST或1.8V)被提供给第一金属轨以启用驱动电路120时，可以通过向第五金属轨提供第二供电电压(例如，VDDL或1.2V)来选择性地启用放电电路140和ESD检测器130B)。可选地，当第一供电电压(例如，VDDPST或1.8V)被提供给第一金属轨以启用驱动电路120时，可以通过向第五金属轨提供第一参考电压(例如，VSS或0V)来选择性地禁用放电电路140和ESD检测器130B。

图4是根据各种实施例的具有ESD保护的电子器件100C的示意图。电子器件100C类似于图2的电子器件100A，除了电子器件100C包括耦接驱动电路120的ESD检测器130A以及耦接放电电路140的ESD检测器130B。因此，为简洁起见，在此省略重复部分的详细描述。

在一种配置中，ESD检测器130A和驱动电路120耦接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间。因此，驱动电路120和ESD检测器130A可以在第一供电电压(例如，VDDPST或1.8V)和第一参考电压(例如，VSS或0V)之间的第一电源域中操作。在一种配置中，ESD检测器130B和放电电路140耦接在配置为提供第二供电电压(例如，VDDL或1.2V)的第四金属轨和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间。因此，ESD检测器130B和放电电路140可以在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间的第三电源域中操作。

在一个方面，ESD检测器130A可以通过第二金属轨检测焊盘150处的ESD。例如，响应于焊盘150的电压低于从第一参考电压(例如，VSS或0V)中减去放电电路145B的阈值电压的值，放电电路145B可以通过焊盘150放电或传导电流。ESD检测器130A可以根据放电电路145B的放电来检测ESD。例如，第二金属轨的电压可以根据放电电路145B传导的电流而改变或降低。响应于第二金属轨的电压变化，ESD检测器130A可检测焊盘150处的ESD并生成指示检测到ESD的ESD检测信号135A。因此，ESD检测器130A可提供ESD检测信号135A以使保护电路160A保护驱动电路125A免受ESD的影响。

在一个方面，ESD检测器130B可以通过第五金属轨检测焊盘150处的ESD。例如，响应于焊盘150的电压高于放电电路145A的阈值电压和第二供电电压(例如，VDDL或1.2V)的总和，放电电路145A可以通过焊盘150放电或传导电流。ESD检测器130B可以根据放电电路145A的放电来检测ESD。例如，第五金属轨的电压可以根据放电电路145A传导的电流而改变或增加。响应于第五金属轨的电压变化，ESD检测器130B可检测焊盘150处的ESD并生成指示检测到ESD的ESD检测信号135B。因此，ESD检测器130B可提供ESD检测信号135B以使保护电路160B保护驱动电路125B免受ESD的影响。

图5A是根据各种实施例的放电电路140A的示意图。放电电路140A可实施为图1至图4中的放电电路140。在一些实施例中，放电电路140A包括第一放电电路145A和第二放电电路145B。第一放电电路145A可以包括耦接在i)配置为提供供电电压VDDA的金属轨和耦接到焊盘150的节点Out之间的二极管。第二放电电路145B可以包括耦接在i)配置为提供供电电压VSSA的金属轨和耦接到焊盘150的节点Out之间的二极管。配置为提供供电电压VDDA的金属轨可以是配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨或配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨。配置为提供参考电压VSSA的金属轨可以是配置为提供第一参考电压(例如，VSS或0V)的第二金属轨。当高于第一放电电路145A(或第一二极管)的阈值电压和第一供电电压(例如，VDDPST或1.8V)的总和的电压施加到焊盘150时，第一放电电路145A可以通过焊盘150放电或传导对应于ESD的电流。当低于第一放电电路145A的阈值电压和第一供电电压(例如，VDDPST或1.8V)的总和的电压施加到焊盘150时，第一放电电路145A可以作为电容器操作并且可以不通过焊盘150放电或传导电流。当低于从第一参考电压(例如VSS或0V)中减去第二放电电路145B(或第二二极管)的阈值电压的值的电压施加到焊盘150时，第二放电电路145B可以通过焊盘150放电或传导对应于ESD的电流。当高于从第一参考电压(例如，VSS或0V)中减去的第二放电电路145B的阈值电压的值的电压施加到焊盘150时，第二放电电路145B可以作为电容器操作并且可以不通过焊盘150放电或传导电流。

图5B是根据各种实施例的放电电路140B的示意图。放电电路140B可实施为图1至图4中的放电电路140。放电电路140B类似于图5A中的放电电路140A，除了放电电路145A包括第一组二极管并且放电电路145B包括第二组二极管。第一组二极管可以串联耦接在i)配置为提供供电电压VDDA的金属轨和耦接到焊盘150的节点Out之间。第二组二极管可以串联耦接在i)配置为提供供电电压VDDA的金属轨和耦接到焊盘150的节点Out之间。放电电路145A的阈值电压可以对应于第一组二极管的阈值电压的总和。类似地，放电电路145B的阈值电压可以对应于第二组二极管的阈值电压的总和。因此，第一放电电路145A和第二放电电路145B中的二极管的数量可以根据保护驱动电路120免受ESD的目标电压来设置或确定。

图6A是根据各种实施例的ESD检测器130A'的示意图。在一些实施例中，ESD检测器130A'可以是图2或图4的ESD检测器130A，在第一供电电压(例如，VDDPST或1.8V)和第一参考电压(例如，VSS或0V)之间的第一电源域中操作。在一些实施例中，ESD检测器130A'包括检测电路605A、缓冲电路615、625和电源钳位电路635。在一些实施例中，ESD检测器130A'包括比图6A所示更多、更少或不同的组件。

在一些实施例中，检测电路605A是可以检测焊盘150处的ESD的电路。在一些实施例中，检测电路605A可以由可以执行本文描述的检测电路605A的功能的不同电路或不同组件替换。在一种配置中，检测电路605A包括电阻器R1、R2、R3、R4、电容器C1、C2和反相器610、620。反相器610、620中的每个可以是放大器或可以将输入信号放大到生成具有输入信号的反相逻辑状态的输出信号的任何电路。这些组件可以一起操作以检测焊盘150处的ESD。在一些实施例中，检测电路605A包括比图6A所示更多、更少或不同的组件。

在一种配置中，电阻器Rl耦接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和节点vmid之间。在一种配置中，电阻器R2耦接在节点vmid和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间。电阻器R1、R2可以具有相同的阻值，使得节点vmid的电压可以是第一金属轨的电压和第二金属轨的电压的平均值。在一个方面，电阻器R3耦接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和节点a1之间。在一个方面，电容器C1耦接在节点a1和节点vmid之间。在一个方面，电阻器R4耦接在节点vmid和节点a2之间。在一个方面，电容器C2耦接在节点a2和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间。在一种配置中，反相器610包括i)第一电源端子，耦接到配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨，ii)第二电源端子，耦接到节点vmid，iii)输入端子，耦接到节点a1，以及iv)输出端子，耦接到节点a3。在一种配置中，反相器620包括i)第一电源端子，耦接到节点a3，ii)第二电源端子，耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨，iii)输入端子，耦接到节点a2，以及iv)输出端子，耦接到节点a4。

在该配置中，检测电路605A可以在正常操作模式下(例如，当未检测到ESD时)在节点a1、a2、a3、a4处生成指示未检测到ESD的电压。例如，当在正常操作模式下操作时，节点vmid的电压可以是第一供电电压(例如，VDDPST或1.8V)和第一参考电压(例如，VSS或0V)的平均值(例如，0.9V)。在正常操作模式下操作时，节点a1的电压可以是或接近第一供电电压(例如，VDDPST或1.8V)，因为没有电流流过电容器C1。当在正常操作模式下操作时，节点a2的电压可以是或接近节点vmid的电压(例如0.9V)，因为没有电流流过电容器C1或电容器C2。当在正常操作模式下操作时，节点a3的电压可以是或接近对应于正常操作模式下反相器610的逻辑低的节点vmid的电压(例如，0.9V)，因为反相器610的输入是对应于反相器610的逻辑高的第一供电电压(例如，VDDPST或1.8V)。当在正常操作模式下操作时，节点a4的电压可以是对应于反相器620的逻辑低的第一参考电压(例如，VSS或0V)，因为反相器620的输入电压是对应于正常操作模式下反相器620的逻辑高的节点vmid(例如，0.9V)。

在一个方面，检测电路605A可以根据第一金属轨的电压或第二金属轨的电压检测焊盘150处的ESD，并在节点a1、a2、a3、a4处生成指示检测到ESD的电压。如上面关于图1-图4所描述的，如果ESD发生，则放电电路140可以通过焊盘150放电或传导电流。根据ESD引起的放电，第一金属轨的电压或第二金属轨的电压可能改变。例如，如果放电电路145A由于焊盘150的电压高于放电电路145A的阈值电压和第一供电电压(例如，VDDPST或1.8V)的总和而放电或传导电流，则第一金属轨的电压可以自第一供电电压(例如，VDDPST或1.8V)增加。例如，如果放电电路145B由于焊盘150的电压低于从第一参考电压(例如VSS或0V)中减去放电电路145B的阈值电压的值而放电或传导电流，则第二金属轨的电压可以自第一参考电压(例如，VSS或0V)减小。当第一金属轨的电压和第二金属轨的电压之间的电压差由于ESD而突然变化到超过预定值时，节点a1的电压可以变为节点vmid的电压并且节点a2的电压可以变为接近第二金属轨的电压，因为电容器C1、C2可以保持电荷并且第一金属轨和第二金属轨之间的电压差可以在电阻器R3、R4之间共享或分配。当ESD发生时，节点a3的电压可以是或接近对应于反相器610的逻辑高的第一金属轨的电压，因为反相器610的输入的电压是对应于反相器610的逻辑低的节点vmid的电压。当ESD发生时，节点a4的电压可以是或接近对应于反相器610的逻辑高的第一金属轨的电压，因为反相器620的输入电压是对应于反相器620的逻辑低的第二金属轨的电压。

在一些实施例中，缓冲电路615是可以放大节点a1、a2处的电压以生成ESD信号135B的电路或组件。在一些实施例中，缓冲电路615可以由可以执行本文描述的缓冲电路615的功能的不同电路或不同组件替换。

在一种配置中，缓冲电路615包括串联连接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间的晶体管P51、P52、N52、N51。晶体管P51、P52可以实施为P型晶体管，晶体管N51、N52可以实施为N型晶体管。在一种配置中，晶体管P51包括耦接到节点a1的栅电极、耦接到配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨的源电极、以及耦接到晶体管P52的源电极的漏电极。在一种配置中，晶体管P52包括耦接到晶体管P51的漏电极的源电极、耦接到节点a2的栅电极以及耦接到晶体管N52的漏电极的漏电极。在一种配置中，晶体管N51包括耦接到节点a2的栅电极、耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨的源电极、以及耦接到晶体管N52的源电极的漏电极。在一种配置中，晶体管N52包括耦接到晶体管N51的漏电极的源电极、耦接到节点a2的栅电极、以及耦接到晶体管P52的漏电极的漏电极。在一个方面，晶体管P51、P52、N52、N51串联连接，使得第一供电电压(例如，VDDPST或1.8V)和第一参考电压(例如，VSS或0V)之间的大电压差可以分布在晶体管P51、P52、N52、N51之间。

在该配置中，缓冲电路615可以根据节点a1、a2处的电压在晶体管P52的漏电极和晶体管N52的漏电极处生成ESD检测信号135B。例如，在正常操作模式下(例如，未检测到ESD时)，节点a1的电压可以是或接近第一供电电压(例如，VDDPST或1.8V)，节点a2的电压可以是或接近节点的电压vmid(例如，0.9V)。响应于施加到晶体管P51的栅电极的第一供电电压(例如，VDDPST或1.8V)，可以截止晶体管P51。响应于施加到晶体管N51、N52的栅电极的节点vmid的电压(例如，0.9V)，可以导通晶体管N51、N52以将ESD检测信号135B的电压设置为第一参考电压(例如，VSS或0V)。具有第一参考电压(例如，VSS或0V)的ESD检测信号135B可以指示未检测到ESD。例如，当检测到ESD时，节点a1的电压可以是或接近节点vmid的电压，节点a2的电压可以是第二金属轨的电压。响应于施加到晶体管N51、N52的栅电极的第二金属轨的电压，可以截止晶体管N51、N52。响应于施加到晶体管P51的栅电极的节点vmid的电压和施加到晶体管P52的栅电极的第二金属轨的电压，可以导通晶体管P51、P52以将ESD检测信号135B的电压设置为第一金属轨的电压。具有第一金属轨的电压的ESD检测信号135B可以指示检测到ESD。

在一些实施例中，缓冲电路625是可以放大节点a3、a4处的电压以生成ESD信号135A的电路或组件。在一些实施例中，缓冲电路625可以由可以执行本文描述的缓冲电路625的功能的不同电路或不同组件替换。

在一种配置中，缓冲器电路625包括串联连接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间的晶体管P53、P54、N53、N54。晶体管P53、P54可以实施为P型晶体管，并且晶体管N53、N54可以实施为N型晶体管。在一种配置中，晶体管P53包括耦接到节点a3的栅电极、耦接到配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨的源电极、以及耦接到晶体管P54的源电极的漏电极。在一种配置中，晶体管P54包括耦接到晶体管P53的漏电极的源电极、耦接到节点a3的栅电极、以及耦接到晶体管N54的漏电极的漏电极。在一种配置中，晶体管N53包括耦接到节点a4的栅电极、耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨的源电极、以及耦接到晶体管N54的源电极的漏电极。在一种配置中，晶体管N54包括耦接到晶体管N53的漏电极的源电极、耦接到节点a3的栅电极、以及耦接到晶体管P54的漏电极的漏电极。在一个方面，晶体管P53、P54、N54、N53串联连接，使得第一供电电压(例如，VDDPST或1.8V)和第一参考电压(例如，VSS或0V)之间的大电压差可以分布在晶体管P53、P54、N54、N53之间。

在这种配置中，缓冲电路625可以根据节点a3、a4处的电压在晶体管P54的漏极和晶体管N54的漏极处生成ESD检测信号135A。例如，在正常操作模式下(例如，未检测到ESD时)，节点a3的电压可以是或接近节点vmid的电压(例如，0.9V)，节点a4的电压可以是或接近第一参考电压(例如，VSS或0V)。响应于施加到晶体管N53的栅电极的第一参考电压(例如，VSS或0V)，可以截止晶体管N53。响应于施加到晶体管P53、P54的栅电极的节点vmid的电压(例如，0.9V)，可以导通晶体管P53、P54以将ESD检测信号135A的电压设置为第一供电电压(例如，VDDPST或1.8V)。具有第一供电电压(例如，VDDPST或1.8V)的ESD检测信号135A可以指示未检测到ESD。例如，当检测到ESD时，节点a3、a4处的电压可以是或接近于第一金属轨的电压。响应于施加到晶体管P53、P54的栅电极的第一金属轨的电压，可以截止晶体管P53、P54。响应于施加到晶体管N53、N54的栅电极的第一金属轨的电压，可以导通晶体管N53、N54以将ESD检测信号135A的电压设置为第二金属轨的电压。具有第二金属轨的电压的ESD检测信号135A可以指示检测到ESD。

在一些实施例中，电源钳位电路635是可以保持或维持第一金属轨和第二金属轨之间的电压差的电路或组件。在一些实施例中，电源钳位电路635可以由可以执行本文公开的电源钳位电路635的功能的不同电路替换。在一种配置中，电源钳位电路635包括串联连接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间的晶体管M1、M2。在一种配置中，晶体管M1实施为N型晶体管，包括i)栅电极，耦接到节点a3，ii)漏电极，耦接到配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨，以及iii)源电极，耦接到晶体管M2的漏电极。在一种配置中，晶体管M2被实施为N型晶体管，包括i)栅电极，耦接到节点a4，ii)漏电极，耦接到晶体管M1的源电极，以及iii)源电极，耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨。在该配置中，在正常操作模式下，可以截止晶体管M2，使得电流不会流过晶体管M1、M2，因为在正常操作模式下节点a4的电压是第一参考电压(例如，VSS或0V)。在ESD发生的情况下，响应于节点a3、a4处的电压是或接近第一金属轨的电压，晶体管M1、M2可以导通以允许电流从第一金属轨流到第二金属轨，以降低第一金属轨的电压与第二金属轨的电压之间的电压差。

图6B是根据各种实施例的ESD检测器130A”的示意图。在一些实施例中，ESD检测器130A”可以是图2或图4的ESD检测器130A，在第一供电电压(例如，VDDPST或1.8V)和第一参考电压(例如，VSS或0V)之间的第一电源域中操作。在一个方面，ESD检测器130A”类似于图6A的ESD检测器130A”，除了ESD检测器130A”包括检测电路605B而不是检测电路605A。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一些实施例中，检测电路605B是可以检测焊盘150处的ESD的电路。在一些实施例中，检测电路605B可以由可以执行这里描述的检测电路605B的不同电路或不同组件替换。在一种配置中，检测电路605B包括电阻器R1、R2、R5、R6、电容器C3、C4和反相器630、640。反相器630、640中的每个可以是放大器或可以将输入信号放大到生成具有输入信号的反相逻辑状态的输出信号的任何电路。这些组件可以一起操作以检测焊盘150处的ESD。在一些实施例中，检测电路605B包括比图6B所示更多、更少或不同的组件。

在一种配置中，电阻器Rl耦接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和节点vmid之间。在一种配置中，电阻器R2耦接在节点vmid和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间。电阻器R1、R2可以具有相同的阻值，使得节点vmid的电压可以是第一金属轨的电压和第二金属轨的电压的平均值。在一个方面，电容器C3耦接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和节点a3之间。在一个方面，电阻器R5耦接在节点a3和节点vmid之间。在一个方面，电容器C4耦接在节点vmid和节点a4之间。在一个方面，电阻器R6耦接在节点a4和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间。在一种配置中，反相器640包括i)第一电源端子，耦接到节点vmid，ii)第二电源端子，耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨，iii)输入端子，耦接到节点a4，以及iv)输出端子，耦接到节点a2。在一种配置中，反相器630包括i)第一电源端子，耦接到配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨，ii)第二电源端子，耦接到节点a2，iii)输入端子，耦接到节点a3，以及iv)输出端子，耦接到节点a1。

在该配置中，检测电路605B可以在正常操作模式下(例如，当未检测到ESD时)在节点a1、a2、a3、a4处生成指示未检测到ESD的电压。例如，当在正常操作模式下操作时，节点vmid的电压可以是第一供电电压(例如，VDDPST或1.8V)和第一参考电压(例如，VSS或0V)的平均(例如，0.9V)。当在正常操作模式下操作时，节点a3的电压可以是或接近节点vmid的电压(例如，0.9V)，因为没有电流可以流过电容器C3、C4。当在正常操作模式下操作时，节点a4的电压可以是或接近第一参考电压(例如VSS或0V)，因为没有电流流过电容器C4。当在正常操作模式下操作时，节点a2的电压可以是或接近对应于正常操作模式下反相器640的逻辑高的节点vmid的电压(例如，0.9V)，因为反相器640的输入是对应于反相器640的逻辑低的第一参考电压(例如VSS或0V)。当在正常操作模式下操作时，节点a1的电压可以是对应于正常操作模式下的反相器630的逻辑高的第一供电电压(例如，VDDPST或1.8V)，因为反相器630的输入的电压是对应于正常操作模式下反相器630的逻辑低的节点vmid(例如0.9V)。

在一个方面，检测电路605B可以根据第一金属轨的电压或第二金属轨的电压检测焊盘150处的ESD，并在节点a1、a2、a3、a4处生成表示检测到ESD的电压。如上面关于图1-图4所描述的，如果ESD发生，则放电电路140可以通过焊盘150放电或传导电流。根据ESD引起的放电，第一金属轨的电压或第二金属轨的电压可能改变。例如，如果放电电路145A由于焊盘150的电压高于放电电路145A的阈值电压和第一供电电压(例如，VDDPST或1.8V)的总和而放电或传导电流，则第一金属轨的电压可以自第一供电电压(例如，VDDPST或1.8V)开始增加。例如，如果放电电路145B由于焊盘150的电压低于从第一参考电压(例如VSS或0V)中减去放电电路145B的阈值电压的值而放电或传导电流，则第二金属轨的电压可以自第一参考电压(例如，VSS或0V)减小。当第一金属轨的电压和第二金属轨的电压之间的电压差由于ESD而突然变化到超过预定值时，节点a3的电压可以变为第一金属轨的电压并且电压节点a4的电压可能变为接近节点vmid的电压，因为电容器C3、C4可以保持电荷并且第一金属轨和第二金属轨之间的电压差可以在电阻器R5、R6之间共享或分配。当ESD发生时，节点a2的电压可以是或接近于对应于反相器640的逻辑低的第二金属轨的电压，因为反相器640的输入的电压是对应于反相器640的逻辑高的节点vmid的电压。当ESD发生时，节点a1的电压可以是或接近对应于反相器630的逻辑低的第二金属轨的电压，因为反相器630的输入电压是对应于反相器630的逻辑高的第一金属轨的电压。

图6C是根据各种实施例的ESD检测器130B'的示意图。在一些实施例中，ESD检测器130B'可以是图3或图4的ESD检测器130B，在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间的第三电源域中操作。在一些实施例中，ESD检测器130B'包括电阻器R7、电容器C5、反相器650、反相器660和晶体管M3。在一些实施例中，ESD检测器130B'包括比图6C所示更多、更少或不同的组件。

在一种配置中，电阻器R7耦接在配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨和节点bl之间。在一种配置中，电容器C5耦接在节点b1和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间。在一种配置中，反相器650包括耦接到配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨的第一电源端子、耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨的第二电源端子，耦接到节点bl的输入端子、以及提供ESD检测信号135B的输出端子。在一种配置中，反相器660包括耦接到配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨的第一电源端子、耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨的第二电源端子、耦接到反相器650的输出端子的输入端子、以及提供ESD检测信号135A的输出端子。在一种实施方式中，晶体管M3实施为N型晶体管。晶体管M3可以包括接收ESD检测信号135B的栅电极、耦接到配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨的漏电极、以及耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨的源电极。

在该配置中，ESD检测器130B’可以在正常操作模式下(例如，当未检测到ESD时)生成指示未检测到ESD的ESD检测信号135A、135B。例如，当在正常操作模式下操作时，节点bl的电压可以是第二供电电压(例如，VDDL或1.2V)，因为没有电流可以流过电容器C5。当在正常操作模式下操作时，ESD检测信号135B的电压可以是或接近于对应于正常操作模式下的反相器650的逻辑低的第一参考电压(例如VSS或0V)，因为反相器650的输入的电压是对应于反相器650的逻辑高的第二供电电压(例如，VDDL或1.2V)。当在正常操作模式下操作时，ESD检测信号135A的电压可以是对应于正常操作模式下反相器660的逻辑高的第二供电电压(例如，VDDL或1.2V)，因为反相器660的输入的电压是对应于正常操作模式下反相器660的逻辑低的第一参考电压(例如VSS或0V)。

在一个方面，ESD检测器130B'可以根据第五金属轨的电压或第二金属轨的电压来检测焊盘150处的ESD，并生成指示检测到ESD的ESD检测信号135A、135B。如上面关于图1-图4所描述的，如果ESD发生，则放电电路140可以通过焊盘150放电或传导电流。根据ESD引起的放电，第五金属轨的电压或第二金属轨的电压可能改变。例如，如果放电电路145A由于焊盘150的电压高于放电电路145A的阈值电压和第二供电电压(例如，VDDL或1.2V)的总和而放电或传导电流，则第五金属轨的电压可以自第二供电电压(例如，VDDL或1.2V)增加。例如，如果放电电路145B由于焊盘150的电压低于从第一参考电压(例如VSS或0V)中减去放电电路145B的阈值电压的值而放电或传导电流，则第二金属轨的电压可以自第一参考电压(例如，VSS或0V)减小。当第五金属轨的电压与第二金属轨的电压之间的电压差因ESD而突然变化超过预定值时，节点b1的电压可能变为第二金属轨的电压，因为电容器C5可以维持电荷。当ESD发生时，ESD检测讯号135B的电压可以是或接近对应于反相器650的逻辑高的第五金属轨的电压，因为反相器650的输入的电压是对应于反相器650的逻辑低的第二金属轨的电压。当ESD发生时，ESD检测信号135A的电压可以是或接近于对应于反相器660的逻辑低的第二金属轨的电压，因为反相器660的输入的电压是对应于反相器660的逻辑高的第五金属轨的电压。

在一些实施例中，晶体管M3作为电源钳位电路操作以保持或维持第五金属轨和第二金属轨之间的电压差。在一些实施例中，晶体管M3可以由可以执行晶体管M3或电源钳位电路的功能的不同电路替换。在一种配置中，晶体管M3实施为N型晶体管，包括i)栅电极，耦接到反相器650的输出，ii)漏电极，耦接到配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨，以及iii)源电极，耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨。在此配置中，在正常操作模式下，可以截止晶体管M3，使得电流不会流过晶体管M3，因为在正常操作模式下ESD检测信号135B的电压是第一参考电压(例如，VSS或0V)。在ESD发生的情况下，响应于ESD检测信号135B是或接近第五金属轨的电压，晶体管M3可以导通以允许电流从第五金属轨流向第二金属轨，以减小第五金属轨的电压与第二金属轨的电压之间的电压差。

图6D是根据各种实施例的ESD检测器130B”的示意图。在一些实施例中，ESD检测器130B”可以是图3或图4的ESD检测器130B，在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间的第三电源域中操作。在一些实施例中，ESD检测器130B”包括电阻器R8、电容器C6、反相器670、反相器680和晶体管M4。在一个方面，晶体管M4以与晶体管M3或电源钳位电路类似的方式操作。因此，为简洁起见，此处省略对其重复部分的详细描述。在一些实施例中，ESD检测器130B”包括比图6D所示更多、更少或不同的组件。

在一种配置中，电容器C6耦接在配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨和节点b2之间。在一种配置中，电阻器R8耦接在节点b2和配置为提供第一参考电压(例如，VSS或0V)的第二金属轨之间。在一种配置中，反相器670包括耦接到配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨的第一电源端子、耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨的第二电源端子、耦接到节点b2的输入端子、以及提供ESD检测信号135A的输出端子。在一种配置中，反相器680包括耦接到配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨的第一电源端子、耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨的第二电源端子、耦接到反相器670的输出的输入端子、以及提供ESD检测信号135B的输出端子。在一种实施方式中，晶体管M4实施为N型晶体管。晶体管M4可以包括用于接收ESD检测信号135B的栅电极、耦接到配置为提供第二供电电压(例如，VDDL或1.2V)的第五金属轨的漏电极、以及耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨的源电极。

在该配置中，ESD检测器130B”可以在正常操作模式下(例如，当未检测到ESD时)生成指示未检测到ESD的ESD检测信号135A、135B。例如，当在正常操作模式下操作时，节点b2的电压可以是第一参考电压(例如，VSS或0V)，因为没有电流流过电容器C6。当在正常操作模式下操作时，ESD检测信号135A的电压可以是或接近对应于正常操作模式下反相器670的逻辑高的第二供电电压(例如，VDDL或1.2V)，因为反相器670的输入的电压是对应于反相器670的逻辑低的第一参考电压(例如VSS或0V)。当在正常操作模式下操作时，ESD检测信号135B的电压可以是对应于正常操作模式下反相器680的逻辑低的第一参考电压(例如VSS或0V)，因为反相器680的输入的电压是对应于正常操作模式下反相器680的逻辑高的第二供电电压(例如VDDL或1.2V)。

在一个方面，ESD检测器130B”可以根据第五金属轨的电压或第二金属轨的电压来检测焊盘150处的ESD，并生成检测到指示ESD的ESD检测信号135A、135B。如上面关于图1-图4所描述的，如果ESD发生，放电电路140可以通过焊盘150放电或传导电流。根据ESD引起的放电，第五金属轨的电压或第二金属轨的电压可能改变。例如，如果放电电路145A由于焊盘150的电压高于放电电路145A的阈值电压和第二供电电压(例如，VDDL或1.2V)的总和而放电或传导电流，则第五金属轨的电压可以自第二供电电压(例如，VDDL或1.2V)增加。例如，如果放电电路145B由于焊盘150的电压低于从第一参考电压(例如VSS或0V)中减去放电电路145B的阈值电压的值而放电或传导电流，则第二金属轨的电压可以自第一参考电压(例如，VSS或0V)减小。当第五金属轨的电压与第二金属轨的电压之间的电压差由于ESD而突然变化超过预定值时，节点b2的电压可能变为第五金属轨的电压，因为电容器C6可以维持电荷。当ESD发生时，ESD检测讯号135A的电压可以是或接近对应于反相器670的逻辑低的第二金属轨的电压，因为反相器670的输入电压是对应于反相器670的逻辑高的第五金属轨的电压。当ESD发生时，ESD检测信号135B的电压可以是或接近对应于反相器680的逻辑高的第五金属轨的电压，因为反相器680的输入是对应于反相器680的逻辑低的第二金属轨的电压。

图7A是根据各种实施例的包括逻辑电路110A、驱动电路125AA、125BA和保护电路160AA、160BA的电子器件100的部分700A的示意图。在一些实施例中，逻辑电路110A可以是图1-图4的逻辑电路110。在一些实施例中，驱动电路125AA、125BA可以分别是图1-图4的驱动电路125A、125B。在一些实施例中，保护电路160AA、160AB可以分别是图1-图4的保护电路160A、160B。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一些实施例中，逻辑电路110A包括逻辑电路I1、I2、I3、I4。在一个方面，逻辑电路110A基于两个电源域操作：第一供电电压(例如，VDDPST或1.8V)和第二参考电压(例如，VSSH或0.5V)之间的第二电源域，以及第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间的第三电源域。例如，逻辑电路I1和I2可以基于第二电源域操作以生成在第一供电电压(例如，VDDPST或1.8V)和第二参考电压(例如，VSSH或0.5V)之间摆动的信号。例如，逻辑电路I3和I4可以基于第三电源域操作以生成在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间摆动的信号。由逻辑电路I1-I4输出的信号可以彼此同步并且表示要传输的数据。

在一些实施例中，驱动电路125AA可以根据来自逻辑电路I1、I2的电压或信号上拉节点Out处的电压以生成通过焊盘150提供的输出信号。在一些实施例中，驱动电路125AA可以由可以执行本文描述的驱动电路125AA的功能的不同电路或组件替换。在一些实施例中，驱动电路125AA包括串联连接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和连接到焊盘150的节点Out之间的P型晶体管P71、P72。在一种配置中，晶体管P71包括耦接到配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨的源电极、耦接到逻辑电路I1的输出的栅电极、以及耦接到晶体管P72的源电极的漏电极。在一种配置中，晶体管P72包括耦接到晶体管P71的漏电极的源电极、耦接到逻辑电路I2的输出的栅电极、以及耦接到节点Out的漏电极。在该配置中，当第一供电电压(例如，VDDPST或1.8V)施加到晶体管P71、P72的栅电极时，可以禁用晶体管P71、P72以不通过晶体管P71、P72传导电流。当第二参考电压(例如，VSSH或0.5V)施加到晶体管P71、P72的栅电极时，可以启用晶体管P71、P72以通过晶体管P71、P72传导电流，以将晶体管P71、P72节点Out的电压设置为第一供电电压(例如，VDDPST或1.8V)。

在一些实施例中，驱动电路125BA可以根据来自逻辑电路I3、I4的电压或信号下拉节点Out处的电压，以生成通过焊盘150提供的输出信号。在一些实施例中，驱动电路125BA可以由可以执行本文描述的驱动电路125BA的功能的不同电路或组件替换。在一种配置中，驱动电路125BA包括串联连接在配置为提供第一参考电压(例如，VSS或0V)的第二金属轨和连接到焊盘150的节点Out之间的N型晶体管N71、N72。在配置中，晶体管N71包括耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨的源电极、耦接到逻辑电路I4的输出的栅电极、以及耦接到晶体管N72的源电极的漏电极。在一种配置中，晶体管N72包括耦接到晶体管N71的漏极的源极、耦接到逻辑电路I3的输出的栅电极、以及耦接到节点Out的漏电极。在该配置中，当第一参考电压(例如，VSS或0V)施加到晶体管N71、N72的栅电极时，可以禁用晶体管N71、N72以不通过晶体管N71、N72传导电流。当第二供电电压(例如，VDDL或1.2V)施加到晶体管N71、N72的栅电极时，可以启用晶体管N71、N72以通过晶体管N71、N72传导电流，以将节点Out的电压设置为第一参考电压(例如，VSS或0V)。在一个方面，晶体管P72、N72作为共源共栅晶体管操作以减轻晶体管P71、N71的电压应力。

在一些实施例中，保护电路160AA是可以根据ESD检测信号705A保护驱动电路125AA免受ESD影响的电路或组件。在一些实施例中，保护电路160AA可以由可以执行本文描述的保护电路160AA的功能的不同电路或组件替换。ESD检测信号705A可以是对应于ESD检测信号135A或基于ESD检测信号135A生成的信号。在一个方面，ESD检测信号705A可以具有从ESD检测信号135A偏移的电压。例如，ESD检测信号705A可以具有指示未检测到ESD的第一供电电压(例如，VDDPST或1.8V)。例如，ESD检测信号705A可以具有指示检测到ESD的第二参考电压(例如，VSSH或0.5V)。在一种配置中，保护电路160AA包括P型晶体管M5，其包括耦接到配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨的源电极、接收ESD检测信号705A的栅电极、以及耦接到晶体管P71的栅电极的漏电极。在该配置中，保护电路160AA可以在第一供电电压(例如，VDDPST或1.8V)和第二参考电压(例如，VSSH或0.5V)之间的第二电源域中操作。在一个方面，保护电路160AA可以根据ESD检测信号705A启用或禁用晶体管P71。例如，如果ESD检测信号705A具有指示未检测到ESD的第一供电电压(例如，VDDPST)，则可以禁用或截止晶体管M5，使得来自逻辑电路I1的信号可以被提供给晶体管P71的栅电极。例如，如果ESD检测信号705A具有指示检测到ESD的第二参考电压(例如，VSSH或0.5V)，则可以启用晶体管M5以将晶体管P71的栅电极的电压设置为第一供电电压(例如，VDDPST或1.8V)。响应于晶体管P71的栅电极的电压为第一供电电压(例如，VDDPST或1.8V)，可以禁用驱动电路125AA以保护驱动电路125AA免受ESD的影响。

在一些实施例中，保护电路160BA是可以根据ESD检测信号705B保护驱动电路125BA免受ESD影响的电路或组件。在一些实施例中，保护电路160BA可以由可以执行本文描述的保护电路160BA的功能的不同电路或组件替换。ESD检测信号705B可以是ESD检测信号135B或对应于ESD检测信号135B的信号。在一个方面，ESD检测信号705B可以具有从ESD检测信号135B偏移的电压。例如，ESD检测信号705B可以具有指示未检测到ESD的第一参考电压(例如，VSS或0V)。例如，ESD检测信号705B可以具有指示检测到ESD的第二供电电压(例如，VDDL或1.2V)。在一种配置中，保护电路160BA包括N型晶体管M6，其包括耦接到配置为提供第一参考电压(例如，VSS或0V)的第二金属轨的源电极、接收ESD检测信号705B的栅电极、以及耦接到晶体管N71的栅电极的漏电极。在该配置中，保护电路160BA可以在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间的第三电源域中操作。在一个方面，保护电路160BA可以根据ESD检测信号705B启用或禁用晶体管N71。例如，如果ESD检测信号705B具有指示未检测到ESD的第二参考电压(例如VSS或0V)，则可以禁用或截止晶体管M6，使得来自逻辑电路I4的信号可以被提供给晶体管N71的栅电极。例如，如果ESD检测信号705B具有指示检测到ESD的第二供电电压(例如，VDDL)，则可以启用晶体管M6以将晶体管N71的栅电极的电压设置为第一参考电压(例如，VSS或0V)。响应于晶体管N71的栅电极的电压为第一参考电压(例如VSS或0V)，可以禁用驱动电路125BA以保护驱动电路125BA免受ESD的影响。

图7B是根据各种实施例的包括逻辑电路110B、驱动电路125AA、125BA和保护电路160AB、160BA的电子器件100的部分700B的示意图。在一些实施例中，电子器件100的部分700B类似于图7A中的电子器件100的部分700A，除了电子器件100的部分700B包括保护电路160AB而不是保护电路160AA并且包括逻辑电路110B而不是逻辑电路110A。逻辑电路110B可以缺少逻辑电路I1。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一些实施例中，保护电路160AB包括NAND(与非)门710以在ESD发生的情况下禁用晶体管P71。NAND门710可以在第一供电电压(例如，VDDPST或1.8V)和第二参考电压(例如，VSSH或0.5V)之间的第二电源域中操作。在一种配置中，NAND门710包括耦接到逻辑电路110的第一输入、接收ESD检测信号705A的第二输入、以及耦接到晶体管P71的栅电极的输出。在一个方面，保护电路160AB可以根据ESD检测信号705A启用或禁用晶体管P71。例如，如果ESD检测信号705A具有指示未检测到ESD的第一供电电压(例如，VDDPST或1.8V)，则NAND门710可以生成逻辑状态从逻辑电路110的信号反转的信号，将生成的具有反转逻辑状态的信号施加到晶体管P71的栅电极。例如，如果ESD检测信号705A具有指示检测到ESD的第二参考电压(例如，VSSH或0.5V)，则NAND门710可以将第一供电电压(例如，VDDPST或1.8V)施加到晶体管P71的栅电极。响应于晶体管P71的栅电极的电压为第一供电电压(例如，VDDPST或1.8V)，可以禁用驱动电路125AA以保护驱动电路125AA免受ESD的影响。

图7C是根据各种实施例的包括逻辑电路110B、驱动电路125AA、125BA和保护电路160AC、160BC的电子器件100的部分700C的示意图。在一些实施例中，电子器件100的部分700C类似于图7B中的电子器件100的部分700B，除了电子器件100的部分700C包括保护电路160AC、160BC面不是保护电路160AB、160BA。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一些实施例中，保护电路160AC类似于保护电路160AB，除了保护电路160AC包括反相器730和传输门750A。反相器730和传输门750A可以在第一供电电压(例如，VDDPST或1.8V)和第二参考电压(例如，VSSH或0.5V)之间的第二电源域中操作。在一种配置中，反相器730包括用于接收ESD检测信号705A的输入，并且生成具有ESD检测信号705A的反相逻辑状态的控制信号735。在一种配置中，传输门750A耦接在逻辑电路I2和晶体管P72的栅电极之间，晶体管P72具有接收ESD检测信号705A的控制端子和接收控制信号735的反相控制端子。在该配置中，传输门750A可以根据ESD检测信号705A和控制信号735，选择性地提供来自逻辑电路I2的信号到晶体管P72的栅电极或电浮置晶体管P72的栅电极。例如，响应于具有指示未检测到ESD的第一供电电压(例如，VDDPST或1.8V)的ESD检测信号705A，传输门750A可以将逻辑电路I2的输出电耦接到晶体管P72的栅电极。例如，响应于具有指示检测到ESD的第二参考电压(例如，VSSH或0.5V)的ESD检测信号705A，传输门750A可以将逻辑电路I2的输出与晶体管P72的栅电极电解耦，使得晶体管P72的栅电极可以电浮置。通过使晶体管P72的栅电极电浮置，可以禁用晶体管P72。

在一个方面，在检测到ESD的情况下，保护电路160AC可以禁用晶体管P71、P72以保护晶体管P71、P72。例如，在检测到ESD的情况下，NAND门710可以截止晶体管P71，而传输门750A可以使晶体管P72的栅电极电浮置。通过截止晶体管P71，电流可能不会流过晶体管P71、P72。此外，通过电浮置晶体管P72的栅电极，由于在焊盘150处的ESD引起的电压应力可以通过禁用晶体管P71、P72分配或共享以保护晶体管P71、P72。

在一些实施例中，保护电路160BC类似于保护电路160BA，除了保护电路160BC包括反相器740和传输门750B。反相器740和传输门750B可以在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间的第三电源域中操作。在一种配置中，反相器740包括用于接收ESD检测信号705B的输入，并生成具有ESD检测信号705B的反相逻辑状态的控制信号745。在一种配置中，传输门750B耦接在逻辑电路I3和晶体管N72的栅电极之间，晶体管N72具有接收控制信号745的控制端子和接收ESD检测信号705B的反相控制端子。在该配置中，传输门750B可以根据ESD检测信号705B和控制信号745，选择性地从逻辑电路I3向晶体管N72的栅电极提供信号或使晶体管N72的栅极电浮置。例如，响应于具有指示未检测到ESD的第一参考电压(例如，VSS)的ESD检测信号705B，传输门750B可以将逻辑电路I3的输出电耦接到晶体管的栅电极N72。例如，响应于具有指示检测到ESD的第二供电电压(例如，VDDL)的ESD检测信号705B，传输门750B可以将逻辑电路I3的输出与晶体管N72的栅电极电解耦，使得晶体管N72的栅电极可以电浮置。通过使晶体管N72的栅电极电浮置，可以禁用晶体管N72。

在一个方面，在检测到ESD的情况下，保护电路160BC可以禁用晶体管N71、N72以保护晶体管N71、N72。例如，在检测到ESD的情况下，晶体管M6可以将第一参考电压(例如，VSS)施加到晶体管N71的栅电极以截止晶体管N71，而传输门750B可以使晶体管N72电浮置。通过截止晶体管N71，电流可能不会流过晶体管N71、N72。此外，通过使晶体管N72的栅电极电浮置，由于焊盘150处的ESD引起的电压应力可以通过禁用晶体管N71、N72分配或共享以保护晶体管N71、N72。

图7D是根据各种实施例的包括逻辑电路110B、驱动电路125AA、125BA和保护电路160AD、160BD的电子器件100的部分700D的示意图。在一些实施例中，电子器件100的部分700D类似于图7C中的电子器件100的部分700C，除了电子器件100的部分700D包括保护电路160AD、160BD而不是保护电路160AC、160BC。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一些实施例中，保护电路160AD类似于保护电路160AC，除了保护电路160AD包括串联连接的晶体管MP1、MP2、MN2、MN1而不是传输门750A。晶体管MP1、MP2可以实施为P型晶体管，晶体管MN1、MN2可以实施为N型晶体管。在一种配置中，晶体管MP1包括耦接到配置为接收第一供电电压(例如，VDDPST或1.8V)的第一金属轨的源电极、接收控制信号735的栅电极、以及耦接到晶体管MP2的源电极的漏电极。在一种配置中，晶体管MP2包括耦接到晶体管MP1的漏电极的源电极、耦接到逻辑电路I2的输出的栅电极、以及耦接到晶体管MN2的漏电极的漏电极。在一种配置中，晶体管MN1包括耦接到配置为接收第二参考电压(例如，VSSH或0.5V)的第三金属轨的源电极、接收ESD检测信号705A的栅电极、以及耦接到晶体管MN2的源电极的漏电极。在一种配置中，晶体管MN2包括耦接到晶体管MN1的漏电极的源电极、耦接到逻辑电路I2的输出的栅电极、以及耦接到晶体管MP2的漏电极的漏电极。晶体管MP2的漏电极和晶体管MN2的漏电极可以连接到晶体管P72的栅电极。

在该配置中，晶体管MP1、MP2、MN2、MN1可以以与传输门750A类似的方式操作。例如，响应于具有指示未检测到ESD的第一供电电压(例如，VDDPST或1.8V)的ESD检测信号705A，可以导通晶体管MN1、MP1，以向晶体管P72的栅电极提供具有由逻辑电路I2输出的信号的反转逻辑状态的信号。例如，响应于具有指示检测到ESD的第二参考电压(例如，VSSH或0.5V)的ESD检测信号705A，可以截止晶体管MN1、MP1以电浮置晶体管P72的栅电极，使得晶体管P72可以被禁用。

在一些实施例中，保护电路160BD类似于保护电路160BC，除了保护电路160BD包括串联连接的晶体管MP3、MP4、MN4、MN3。晶体管MP3、MP4可以实施为P型晶体管，晶体管MN3、MN4可以实施为N型晶体管。在一种配置中，晶体管MP3包括耦接到配置为接收第二供电电压(例如，VDDL或1.2V)的第四金属轨的源电极、接收ESD检测信号705B的栅电极、以及耦接到晶体管MP4的源电极的漏电极。在一种配置中，晶体管MP4包括耦接到晶体管MP3的漏电极的源电极、耦接到逻辑电路I3的输出的栅电极、以及耦接到晶体管MN4的漏电极的漏电极。在一种配置中，晶体管MN3包括耦接到配置为接收第一参考电压(例如，VSS或0V)的第二金属轨的源电极、接收控制信号745的栅电极、以及耦接到晶体管MN4的源电极的漏电极。在一种配置中，晶体管MN4包括耦接到晶体管MN3的漏电极的源电极、耦接到逻辑电路I3的输出的栅电极、以及耦接到晶体管MP4的漏电极的漏电极。晶体管MP4的漏电极和晶体管MN4的漏电极可以连接到晶体管N72的栅电极。

在该配置中，晶体管MP3、MP4、MN3、MN4可以以与传输门750B类似的方式操作。例如，响应于具有指示未检测到ESD的第一参考电压(例如，VSS或0V)的ESD检测信号705B，可以导通晶体管MN3、MP3以向晶体管N72的栅电极提供具有由逻辑电路I3输出的信号的反相逻辑状态的信号。例如，响应于具有指示检测到ESD的第二供电电压(例如，VDDL或1.2V)的ESD检测信号705B，可以截止晶体管MN3、MP3以电浮置晶体管N72的栅电极，使得晶体管N72可以被禁用。

图7E是根据各种实施例的包括逻辑电路110C、驱动电路125AB、125BB和保护电路160AE、160BE的电子器件100的部分700E的示意图。在一些实施例中，电子器件100的部分700E类似于图7D中的电子器件100的部分700D，除了电子器件100的部分700E包括i)保护电路160AE、160BE而不是保护电路160AD、160BD，ii)驱动电路125AB、125BB而不是驱动电路125AA、125BA，以及iii)逻辑电路110C而不是逻辑电路110B。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一些实施例中，驱动电路125AB类似于驱动电路125AA，除了驱动电路125AB包括耦接在P型晶体管P72和节点Out之间的P型晶体管P73(或附加的共源共栅晶体管)。在一个方面，P型晶体管P73可以进一步减轻配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨与节点Out之间的电压应力。

在一些实施例中，驱动电路125BB类似于驱动电路125BA，除了驱动电路125BB包括耦接在N型晶体管N72和节点Out之间的N型晶体管N73(或附加的共源共栅晶体管)。在一个方面，N型晶体管N73可以进一步减轻配置为提供第一参考电压(例如，VSS或0V)的第二金属轨与节点Out之间的电压应力。

在一些实施例中，逻辑电路110C类似于逻辑电路110B，除了逻辑电路110C包括逻辑电路I5、I6。在一个方面，逻辑电路I5、I6可以基于两个不同的电源域来操作。例如，逻辑电路I5可以基于第二电源域操作以生成在第一供电电压(例如，VDDPST或1.8V)和第二参考电压(例如，VSSH或0.5V)之间摆动的信号。例如，逻辑电路I6可以基于第三电源域操作以生成在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间摆动的信号。由逻辑电路I2-I6输出的信号可以彼此同步并且表示要传输的数据。

在一些实施例中，保护电路160AE类似于保护电路160AD，除了保护电路160AE包括传输门750C。传输门750C可以以与传输门750A类似的方式配置和操作，除了传输门750C耦接在逻辑电路I5和晶体管P73的栅电极之间，并且可以启用传输门750C或电浮置晶体管P73而不是晶体管P72。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一些实施例中，保护电路160BE类似于保护电路160BD，除了保护电路160BE包括传输门750D。传输门750D可以以与传输门750B类似的方式配置和操作，除了传输门750D耦接在逻辑电路I6和晶体管N73的栅电极之间，并且可以启用传输门750D或电浮置晶体管N73而不是晶体管N72。因此，为简洁起见，此处省略对其重复部分的详细描述。

图7F是根据各种实施例的包括逻辑电路110B、驱动电路125AB、125BB和保护电路160AF、160BF的电子器件100的部分700F的示意图。在一些实施例中，电子器件100的部分700F类似于图7E中的电子器件100的部分700E，除了电子器件100的部分700F包括i)保护电路160AF、160BF而不是保护电路160AE、160BE，以及ii)逻辑电路110B而不是逻辑电路110C。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一些实施例中，保护电路160AF类似于保护电路160AE，除了保护电路160AF包括下拉晶体管M7而不是传输门750C。下拉晶体管M7可以实施为N型晶体管，其包括耦接到配置为提供第二参考电压(例如，VSSH或0.5V)的第三金属轨的源电极、接收ESD检测信号705A的栅电极，以及耦接到晶体管P73的栅电极的漏电极。在此配置中，当ESD检测信号705A具有表示未检测到ESD的第一供电电压(例如，VDDPST或1.8V)时，下拉晶体管M7可以将第二参考电压(例如，VSSH或0.5V)施加到晶体管P73的栅电极以启用晶体管P73。当ESD检测信号705A具有指示检测到ESD的第二参考电压(例如，VSSH或0.5V)时，下拉晶体管M7可以电浮置晶体管P73的栅电极。通过使晶体管P73的栅电极电浮置，晶体管P71、P72、P73可以在检测到ESD时被禁用，以减轻或分配配置为提供第一供电电压的第一金属轨(例如，VDDPST或1.8V)和焊盘150之间的电压应力。

在一些实施例中，保护电路160BF类似于保护电路160BE，除了保护电路160BF包括上拉晶体管M8而不是传输门750D。上拉晶体管M8可以实施为P型晶体管，其包括耦接到配置为提供第二供电电压(例如，VDDL或1.2V)的第四金属轨的源电极、接收ESD检测信号705B的栅电极、以及耦接到晶体管N73的栅电极的漏电极。在此配置中，当ESD检测信号705B具有指示未检测到ESD的第一参考电压(例如，例如，VSS或0V)时，上拉晶体管M8可以将第二供电电压(例如，VDDL或1.2V)施加到晶体管N73的栅电极以启用晶体管N73。当ESD检测信号705B具有指示检测到ESD的第二供电电压(例如，VDDL或1.2V)时，上拉晶体管M8可以电浮置晶体管N73的栅电极。通过使晶体管N73的栅电极电浮置，晶体管N71、N72、N73可以在检测到ESD时被禁用，以减轻或分配配置为提供第一参考电压(例如，VSS或0V)的第二金属轨和焊盘150之间的电压应力。

图7G是根据各种实施例的包括逻辑电路110B、驱动电路125AC、125BC和保护电路160AG、160BG的电子器件100的部分700G的示意图。在一些实施例中，电子器件100的部分700G类似于图7F中的电子器件100的部分700F，除了电子器件100的部分700G包括i)保护电路160AG、160BG而不是保护电路160AF、160BF，以及ii)驱动电路125AC、125BC而不是驱动电路125AB、125BB。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一些实施例中，驱动电路125AC类似于驱动电路125AB，除了驱动电路125AC包括耦接在P型晶体管P73和节点Out之间的P型晶体管P74(或附加的共源共栅晶体管)。在一个方面，P型晶体管P74可以进一步减轻配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨与节点Out之间的电压应力。

在一些实施例中，驱动电路125BC类似于驱动电路125BB，除了驱动电路125BC包括耦接在N型晶体管N73和节点Out之间的N型晶体管N74(或附加的共源共栅晶体管)。在一个方面，N型晶体管N74可以进一步减轻配置为提供第一参考电压(例如，VSS或0V)的第二金属轨与节点Out之间的电压应力。

在一些实施例中，保护电路160AG类似于保护电路160AF，除了保护电路160AG包括下拉晶体管M9。下拉晶体管M9可以以与下拉晶体管M7类似的方式配置和操作，除了下拉晶体管M9耦接到晶体管P74的栅电极而不是晶体管P73，并且下拉晶体管M9可以启用或电浮置晶体管P74而不是晶体管P73。因此，为简洁起见，此处省略对其重复部分的详细描述。

在一些实施例中，保护电路160BG类似于保护电路160BF，除了保护电路160BG包括上拉晶体管M10。上拉晶体管M10可以与上拉晶体管M8类似的方式配置和操作，除了上拉晶体管M10连接到晶体管N74的栅电极而不是晶体管N73，并且上拉晶体管M10可以启用或者电浮置晶体管N74而不是晶体管N73。因此，为简洁起见，此处省略对其重复部分的详细描述。

图8是根据一些实施例的缓冲器电路800的示意图。在一些实施例中，缓冲电路800包括P型晶体管P81、P82、P83、P84、P85、P86，N型晶体管N81、N82、N83、N84和反相器880、890、895。这些组件可以一起操作以基于ESD检测信号705A、705B或ESD检测信号135A、135B生成控制信号815、835、845、860、865。缓冲器电路800可以将控制信号815、835、845、860、865中的一个或多个提供给驱动电路120。在一些实施例中，缓冲器电路800包括比图8所示更多、更少或不同的组件。例如，反相器880、890、895中的一些可以省略或由反相器730、740替换。

在一种配置中，反相器880接收ESD检测信号705B(或ESD检测信号135B)并生成控制信号845。反相器880可以在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间的第三电源域中操作。在该配置中，反相器880可以生成控制信号845，控制信号845具有在第二供电电压(例如，VDDL或1.2V)和第一参考电压(例如，VSS或0V)之间的ESD检测信号705B的反相逻辑状态。

在一种配置中，反相器890接收ESD检测信号705A(或ESD检测信号135A)并生成控制信号835。在一种配置中，反相器895接收控制信号835并生成控制信号815。反相器890、895可以在第一供电电压(例如，VDDPST或1.8V)和第二参考电压(例如，VSSH或0.5V)之间的第二电源域中操作。在该配置中，反相器890可以生成控制信号835，控制信号835具有在第一供电电压和第二参考电压之间的ESD检测信号705A的反相逻辑状态。反相器895可以生成控制信号815，控制信号815具有在第一供电电压和第二参考电压之间的ESD检测信号705A相同的逻辑状态。

在一种配置中，晶体管P81、P82、N82、N81串联连接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和第一参考电压(例如，VSS或0V)之间。在一种配置中，晶体管P81包括耦接到配置为接收第一供电电压(例如，VDDPST或1.8V)的第一金属轨的源电极、接收控制信号815的栅电极、以及耦接到电极晶体管P82的源电极的漏电极。在一种配置中，晶体管P82包括耦接到晶体管P81的漏电极的源电极、接收第二参考电压(例如，VSSH或0.5V)的栅电极、以及耦接到晶体管N82的漏电极的漏电极。在一种配置中，晶体管N81包括耦接到配置为接收第一参考电压(例如，VSS或0V)的第二金属轨的源电极、接收控制信号845的栅电极、以及耦接到晶体管N82的源电极的漏电极。在一种配置中，晶体管N82包括耦接到晶体管N81的漏电极的源电极、接收第二供电电压(例如，VDDL或1.2V)的栅电极、以及耦接到晶体管P82的漏电极的漏电极。在晶体管N82、P82的漏电极处，可以生成控制信号860。在一个方面，共源共栅晶体管P82、N82被实施为分配或减轻第一金属轨和第二金属轨之间的电压应力。

在一种配置中，晶体管P83、P84、N84、N83串联连接在配置为提供第一供电电压(例如，VDDPST或1.8V)的第一金属轨和第一参考电压(例如，VSS或0V)之间。在一种配置中，晶体管P83包括耦接到配置为接收第一供电电压(例如，VDDPST或1.8V)的第一金属轨的源电极、接收控制信号835的栅电极、以及耦接到晶体管P84的源电极的漏电极。在一种配置中，晶体管P84包括耦接到晶体管P83的漏电极的源电极、接收第二参考电压(例如，VSSH或0.5V)的栅电极、以及耦接到晶体管N84的漏电极的漏电极。在一种配置中，晶体管N83包括耦接到配置为接收第一参考电压(例如，VSS或0V)的第二金属轨的源电极、接收控制信号860的栅电极、以及耦接到晶体管N84的源电极的漏电极。在一种配置中，晶体管N84包括耦接到晶体管N83的漏电极的源电极、耦接到晶体管P85、P86的栅电极、以及耦接到晶体管P84的漏电极的漏电极。在晶体管N84、P84的漏电极处，可以生成控制信号865。在一个方面，共源共栅晶体管P84、N84被实施为分配或减轻第一金属轨和第二金属轨之间的电压应力。

在一种配置中，晶体管P85包括接收第二供电电压(例如，VDDL或1.2V)的栅电极、耦接到晶体管N84的栅电极的源电极、以及耦接到晶体管P82、N82的漏电极的漏电极。在一种配置中，晶体管P86包括耦接到晶体管P82、N82的漏电极的栅电极、耦接到晶体管N84的栅电极的源电极和接收第二供电电压(例如，VDDL或1.2V)的漏电极。

在此配置中，缓冲电路800可以根据ESD检测信号705A、705B或ESD检测信号135A、135B生成控制信号815、835、845、860、865。例如，响应于ESD检测信号705B具有指示未检测到ESD(或在正常操作模式下)的第一参考电压(例如，VSS或0V)，控制信号815可以具有第一供电电压(例如，VDDPST或1.8V)；控制信号835可以具有第二参考电压(例如，VSSH或0.5V)；控制信号845可以具有第二供电电压(例如，VDDL或1.2V)；控制信号860可以具有第一参考电压(例如，VSS或0V)；并且控制信号865可以具有第一供电电压(例如，VDDPST或1.8V)。例如，响应于ESD检测信号705B具有指示检测到ESD的第二供电电压(例如，VDDL或1.2V)，控制信号815可以具有第二参考电压(例如，VSSH或0.5V)；控制信号835可以具有第一供电电压(例如，VDDPST或1.8V)；控制信号845可以具有第一参考电压(例如，VSS或0V)；控制信号860可以具有第一供电电压(例如，VDDPST或1.8V)；并且控制信号865可以具有第一参考电压(例如，VSS或0V)。

缓冲电路800可以将控制信号835、845、860、865代替ESD检测信号705A、705B或控制信号735、745施加到驱动电路120。例如，代替控制信号735，控制信号835可以施加到传输门750A、750C的反相控制端子或晶体管MP1的栅电极。例如，代替控制信号745，控制信号845可以施加到传输门750B、750D的控制端子或晶体管MN3的栅电极。例如，代替ESD检测信号705A，控制信号865可以施加到传输门750A、750C的控制端子、晶体管M5、M7、M9、MN1的栅电极或NAND门710的输入。例如，代替ESD检测信号705B，控制信号860可以施加到传输门750B、750D的反相控制端子或晶体管M6、M8、M10、MP3的栅电极。

图9是根据一些实施例的包括共享ESD检测器130的多个输出单元105A-105N的电子器件100D的示意图。每个输出单元105A…105N可以是输出单元105(或IO单元105)。在一个方面，输出单元105A…105N连接到单个ESD检测器130。在这种配置中，输出单元105A…105N可以根据来自ESD检测器130的ESD检测信号135A、135B同时启用或禁用。因此，如果ESD发生在输出单元105A…105N中的一个的焊盘150处，则输出单元105A…105N的驱动电路120可以同时被禁用以保护输出单元105A…105N的驱动电路120。

图10是根据一些实施例的保护电子器件(例如，电子器件100)免受ESD影响的方法1000的流程图。方法1000可以由电子器件100的一个或多个组件执行。在一些实施例中，方法1000由其他实体执行。在一些实施例中，方法1000包括比图10所示更多、更少或不同的操作。

在操作1010中，ESD检测器(例如，ESD检测器130，诸如ESD检测器130A、ESD检测器130B或两者)确定是否检测到焊盘(例如焊盘150)处的ESD。ESD检测器可以根据通过耦接到焊盘的放电电路(例如，放电电路140)放电的电流来检测ESD或不存在ESD。例如，i)响应于焊盘的电压高于放电电路的阈值电压和第一电压(例如，VDDPST或1.8V)的总和，或者ii)响应于焊盘的电压低于从第二电压(例如VSS或0V)中减去放电电路的阈值电压的值，放电电路可以通过焊盘放电或传导电流。响应于由于ESD放电的电流，配置为提供供电电压(例如，VDDPST或VDDL)或参考电压(例如，VSS)的电源轨的电压可以改变。ESD检测器可以检测金属轨的电压变化，并生成指示是否检测到ESD的ESD检测信号(例如，ESD检测信号135A、135B)。例如，响应于金属轨的电压变化低于阈值电平，ESD检测器可以确定未检测到ESD。例如，响应于金属轨的电压变化超过阈值电平，ESD检测器可以确定检测到ESD。

在操作1020中，响应于确定未检测到ESD，驱动电路(例如，包括驱动电路125A和驱动电路125B的驱动电路120)可以生成在第一电压(例如，VDDPST或1.8V)和低于第一电压的第二电压(例如VSS或0V)之间摆动的输出信号。在一种方法中，驱动电路可以从逻辑电路110接收第一信号(例如，112A)和第二信号(例如，112B)。第一信号可以在第一电压(例如，VDDPST或1.8V)和第三电压(例如，VSSH或0.5V)之间摆动，并且第二信号可以在第四电压(例如，VDDL或1.2V)和第二电压(例如，VSS或0V)之间摆动。在一个方面，第三电压在第一电压和第二电压之间。在一个方面，第四电压在第一电压和第三电压之间。第一信号和第二信号可以彼此同步并且表示要传输的数据。在一个方面，保护电路(例如，保护电路160A、160B)使驱动电路能够响应于没有检测到ESD而生成输出信号。例如，响应于ESD检测信号指示未检测到ESD，保护电路可以允许驱动电路从逻辑电路接收第一信号和第二信号。在一个方面，驱动电路可以响应于ESD检测信号指示未检测到ESD，而根据第一信号和第二信号生成输出信号。例如，响应于第一信号，驱动电路可以生成输出信号的第一电压(例如，VDDPST或1.8V)。例如，响应于第二信号，驱动电路可以生成输出信号的第二电压(例如，VSS或0V)。因此，驱动电路可以生成幅度大于第一信号的幅度和第二信号的幅度的输出信号。

在操作1030中，响应于确定检测到ESD，保护电路(例如，保护电路160A、160B)禁止驱动电路生成输出信号。例如，响应于ESD检测信号指示检测到ESD，保护电路可以施加偏置电压以截止驱动电路的晶体管和/或电浮置驱动电路的晶体管的栅电极。通过禁用驱动电路，由于焊盘150处的ESD引起的电压应力可以由驱动电路的晶体管分配或共享以保护驱动电路。

现在参考图11，示出了根据本公开的一些实施例的计算系统1100的示例框图。计算系统1100可以由电路或布局设计者用于集成电路设计。如本文所用，“电路”是例如电阻器、晶体管、开关、电池、电感器或配置用于实现所需功能的其他类型的半导体器件的电气组件的互连。计算系统1100包括与存储器器件1110相关联的主机设备1105。主机设备1105可以配置为从一个或多个输入设备1115接收输入并向一个或多个输出设备1120提供输出。主机设备1105可以是配置为分别通过适当的接口1125A、1125B和1125C与存储器器件1110、输入设备1115和输出设备1120通信。计算系统1100可以在各种计算设备中实现，例如计算机(例如，台式机、膝上型电脑、服务器、数据中心等)、平板电脑、个人数字助理、移动设备、其他手持或便携式设备或适合于使用主机设备1105执行原理图设计和/或布局设计的任何其他计算设备。

输入设备1115可以包括多种输入技术中的任何一种，诸如键盘、触控笔、触摸屏、鼠标、轨迹球、小键盘、麦克风、语音识别、动作识别、遥控器、输入端口、一个或多个按钮、刻度盘、操纵杆和与主机设备1105相关联并且允许诸如用户(例如，电路或布局设计者)的外部源将信息(例如，数据)输入到主机设备1105并向主机设备1105发送指令的任何其他输入外围设备。类似地，输出设备1120可以包括各种输出技术，诸如外部存储器、打印机、扬声器、显示器、麦克风、发光二极管、耳机、视频设备和配置为接收来自主机设备1105的信息(例如，数据)的任何其他输出外围设备。输入到主机设备1105和/或从主机设备1105输出的“数据”可以包括多种文本数据、电路数据、信号数据、半导体设备数据、图形数据中的任何一种数据、它们的组合、或适用于使用计算系统1100处理的其他类型的模拟和/或数字数据。

主机设备1105包括一个或多个处理单元/处理器或与一个或多个处理单元/处理器相关联，例如中央处理单元(“CPU”)核心1130A-1130N。CPU核心1130A-1130N可以实施为专用集成电路(“ASIC”)、现场可编程门阵列(“FPGA”)或任何其他类型的处理单元。CPU核心1130A-1130N中的每个可以配置为执行用于运行主机设备1105的一个或多个应用程序的指令。在一些实施例中，运行一个或多个应用程序的指令和数据可以存储在存储器器件1110内。主机设备1105还可以配置为将运行一个或多个应用程序的结果存储在存储器器件1110内。因此，主机设备1105可以配置为请求存储器器件1110执行各种操作。例如，主机设备1105可以请求存储器器件1110读取数据、写入数据、更新或删除数据，和/或执行管理或其他操作。主机设备1105可以配置为运行的一个这样的应用程序可以是标准单元应用1135。标准单元应用1135可以是主机的用户在使用、创建或修改电路的标准单元的计算机辅助设计或电子设计自动化软件套件的部分。在一些实施例中，执行或运行标准单元应用1135的指令可以存储在存储器器件1110内。标准单元应用1135可以由CPU核心1130A-1130N中的一个或多个使用来自存储器件1110的与标准单元应用相关联的指令来执行。在一个示例中，标准单元应用1135允许用户利用输出单元105和/或ESD检测器130的预先生成的示意图和/或布局设计来辅助集成电路设计。在集成电路的布局设计完成后，制造设备可以根据布局设计制造多个集成电路，例如包括输出单元105和/或ESD检测器130。

仍然参考图11，存储器器件1110包括存储器控制器1140，其配置为从存储器阵列1145读取数据或向存储器阵列1145写入数据。存储器阵列1145可以包括多种易失性和/或非易失性存储器。例如，在一些实施例中，存储器阵列1145可以包括NAND闪存核心。在其他实施例中，存储器阵列1145可以包括NOR闪存核心、静态随机存取存储器(SRAM)核心、动态随机存取存储器(DRAM)核心、磁阻随机存取存储器(MRAM)核心、相变存储器(PCM)核心、电阻式随机存取存储器(ReRAM)核心、3D XPoint存储器核心、铁电随机存取存储器(FeRAM)核心以及适用于存储器阵列的其他类型的存储器核心。存储器阵列1145内的存储器可以由存储器控制器1140单独且独立地控制。换言之，存储器控制器1140可以配置为单独且独立地与存储器阵列1145内的每个存储器通信。通过与存储器阵列1145通信，存储器控制器1140可以配置为响应于从主机设备1105接收到的指令从存储器阵列读取数据或向存储器阵列写入数据。虽然显示为存储器器件1110的部分，但在一些在实施例中，存储器控制器1140可以是主机设备1105的部分或计算系统1100的另一组件的部分并且与存储器器件相关联。存储器控制器1140可以以软件、硬件、固件或其组合实现为逻辑电路，以执行本文描述的功能。例如，在一些实施例中，存储器控制器1140可以配置为在接收到来自主机设备1105的请求时检索与存储在存储器器件1110的存储器阵列1145中的标准单元应用1135相关联的指令。

应当理解，图11中仅示出和描述了计算系统1100的一些组件。然而，计算系统1100可以包括其他组件，例如各种电池和电源、网络接口、路由器、交换机、外部存储器系统、控制器等。一般来说，计算系统1100可以包括各种硬件、软件和/或固件组件中的任何一个，这些组件在执行此处描述的功能时需要或被认为是可存取的。类似地，主机设备1105、输入设备1115、输出设备1120和包括存储器控制器1140和存储器阵列1145的存储器器件1110可以包括被认为在执行此处描述的功能时是必要或期望的其他硬件、软件和/或固件组件。

本说明书的一个方面涉及一种用于ESD保护的器件。在一些实施例中，该用于ESD保护的器件包括ESD检测器，用于检测焊盘处的ESD。在一些实施例中，该装置包括驱动电路，该驱动电路包括彼此串联连接的P型晶体管和N型晶体管。在一些实施例中，驱动电路用于向焊盘提供在第一供电电压和第一参考电压之间摆动的输出信号。在一些实施例中，器件包括在第一供电电压和第二参考电压之间的电源域中操作的第一保护电路。响应于由ESD检测器检测到ESD，第一保护电路用于禁用P型晶体管。在一些实施例中，器件包括在第二供电电压和第一参考电压之间的另外的电源域中操作的第二保护电路。响应于由ESD检测器检测到ESD，第二保护电路用于禁用N型晶体管。

在上述器件中，P型晶体管串联连接在焊盘和第一金属轨之间，第一金属轨用于提供第一供电电压，以及其中，N型晶体管串联连接在焊盘和第二金属轨之间，第二金属轨用于提供第一参考电压。

在上述器件中，第一保护电路包括第一晶体管，以响应于由ESD检测器检测到ESD向P型晶体管中的一个的栅电极施加第一供电电压，以及其中，第二保护电路包括第二晶体管，以响应于由ESD检测器检测到ESD向N型晶体管中的一个的栅电极施加第一参考电压。

在上述器件中，第一保护电路包括第一传输门，以响应于由ESD检测器检测到ESD而使P型晶体管中的另一个的栅电极电浮置，以及其中，第二保护电路包括第二传输门，以响应于由ESD检测器检测到ESD而使N型晶体管中的另一个的栅电极电浮置。

在上述器件中，第一保护电路用于响应于ESD检测器未检测到ESD，启用P型晶体管以生成输出信号，以及其中，第二保护电路用于响应于ESD检测器未检测到ESD，启用N型晶体管以生成输出信号。

在上述器件中，还包括：第一逻辑电路，用于向P型晶体管提供在第一供电电压和第二参考电压之间摆动的第一信号；以及第二逻辑电路，用于向N型晶体管提供在第二供电电压和第一参考电压之间摆动的第二信号，其中，当启用P型晶体管和N型晶体管时，P型晶体管和N型晶体管用于根据第一信号和第二信号生成在第一供电电压和第一参考电压之间摆动的输出信号。

在上述器件中，ESD检测器在第一供电电压和第一参考电压之间的附加电源域中操作。

在上述器件中，还包括：第一放电电路，耦接在焊盘和第一金属轨之间，第一金属轨用于提供第一供电电压；以及第二放电电路，耦接在焊盘和第二金属轨之间，第二金属轨用于提供第一参考电压，其中，ESD检测器用于根据通过第一放电电路的第一电流或者通过第二放电电路的第二电流来检测焊盘处的ESD。

在上述器件中，第一放电电路包括串联连接在第一金属轨和焊盘之间的一个或多个二极管，其中，第二放电电路包括串联连接在焊盘和第二金属轨之间的一个或多个二极管。

在上述器件中，ESD检测器在第二供电电压和第一参考电压之间的另外的电源域中操作。

在上述器件中，还包括：第一放电电路，耦接在焊盘与第一金属轨之间，第一金属轨用于提供第二供电电压；以及第二放电电路，耦接在焊盘和第二金属轨之间，第二金属轨用于提供第一参考电压，其中，ESD检测器用于根据通过第一放电电路的第一电流或者通过第二放电电路的第二电流来检测焊盘处的ESD。

在上述器件中，第一放电电路包括串联连接在第一金属轨和焊盘之间的一个或多个二极管，其中，第二放电电路包括串联连接在焊盘和第二金属轨之间的一个或多个二极管。

在上述器件中，ESD检测器包括：第一检测器，耦接在用于提供第二供电电压的第一金属轨和用于提供第一参考电压的第二金属轨之间，其中，第一检测器用于响应于检测到通过第一放电电路的第一电流而生成使第二保护电路禁用驱动电路的N型晶体管的第一控制信号，以及第二检测器，耦接在用于提供第一供电电压的第三金属轨和用于提供第一参考电压的第二金属轨之间，其中，第二检测器用于响应于检测到通过第二放电电路的第二电流而生成使第一保护电路禁用驱动电路的P型晶体管的第二控制信号。

在上述器件中，第二检测器包括耦接在第三金属轨和第二金属轨之间的电源钳位电路。

在上述器件中，ESD检测器包括：第一放大器，由第一供电电压和第三参考电压供电，第一放大器用于响应于ESD生成第一检测信号，以及第二放大器，由第一检测信号和第二参考电压供电，第二放大器用于响应于ESD生成第二检测信号。

在上述器件中，ESD检测器包括串联连接的第一组P型晶体管和第一组N型晶体管，其中，第一组P型晶体管中的一个的栅电极耦接到第一放大器的输入，以及其中，第一组P型晶体管中的另外一个的栅电极和第一组N型晶体管的栅电极耦接到第二放大器的输入。

在上述器件中，ESD检测器包括串联连接的第二组P型晶体管和第二组N型晶体管，其中，第二组P型晶体管的栅电极和第二组N型晶体管中的一个的栅电极耦接到第一放大器的输出，以及其中，第二组N型晶体管中的另外一个的栅电极耦接到第二放大器的输出。

本说明书的一个方面涉及一种用于ESD保护的器件。在一些实施例中，用于ESD保护的器件包括用于检测焊盘处的ESD的ESD检测器。在一些实施例中，器件包括电耦接在第一金属轨和焊盘之间的第一驱动电路。第一金属轨用于提供第一供电电压。在一些实施例中，器件包括电耦接在第二金属轨和焊盘之间的第二驱动电路。第二金属轨用于提供第一参考电压。在一些实施例中，器件包括电耦接在第一金属轨和第三金属轨之间的第一偏置控制电路。第三金属轨可以用于提供第二参考电压。第一偏置控制电路用于响应于由ESD检测器检测到ESD而设置第一驱动电路的第一偏置电压以保护第一驱动电路免受ESD影响。在一些实施例中，器件包括电耦接在第二金属轨和第四金属轨之间的第二偏置控制电路。第四金属轨可以配置为提供第二供电电压。第二偏置控制电路可以用于响应于由ESD检测器检测到ESD而设置第二驱动电路的第二偏置电压以保护第二驱动电路免受ESD影响。

在上述器件中，第一驱动电路包括耦接在第一金属轨和焊盘之间的P型晶体管，以及其中，第二驱动电路包括耦接在第二金属轨和焊盘之间的N型晶体管。

本说明书的一个方面涉及一种用于ESD保护的方法。在一些实施例中，方法包括通过ESD检测器检测焊盘处的ESD。在一些实施例中，方法包括，根据i)a在第一电压和第三电压之间摆动的第一信号和ii)在第四电压和第二电压之间摆动的第二信号，通过驱动电路响应于检测到在焊盘处不存在ESD而生成在第一电压和低于第一电压的第二电压之间摆动的输出信号。在一个方面，第三电压在第一电压和第二电压之间。在一个方面，第四电压在第一电压和第三电压之间。在一些实施例中，方法包括通过ESD检测器检测焊盘处的ESD。在一些实施例中，该方法包括响应于在焊盘处检测到ESD，由保护电路禁止驱动电路生成输出信号。其中，禁止驱动电路包括截止驱动电路的第一晶体管以及使与第一晶体管串联的驱动电路的第二晶体管的栅电极浮置。

上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (10)

1.一种用于静电放电保护的器件，包括：

静电放电检测器，用于检测焊盘处的静电放电；

驱动电路，包括彼此串联连接的P型晶体管和N型晶体管，其中，所述驱动电路用于向所述焊盘提供在第一供电电压和第一参考电压之间摆动的输出信号；

第一保护电路，在所述第一供电电压和第二参考电压之间的电源域中操作，其中，响应于由所述静电放电检测器检测到静电放电，所述第一保护电路用于禁用所述P型晶体管；以及

第二保护电路，在第二供电电压和所述第一参考电压之间的另外的电源域中操作，其中，响应于由所述静电放电检测器检测到静电放电，所述第二保护电路用于禁用所述N型晶体管。

2.根据权利要求1所述的用于静电放电保护的器件，

其中，所述P型晶体管串联连接在所述焊盘和第一金属轨之间，所述第一金属轨用于提供所述第一供电电压，以及

其中，所述N型晶体管串联连接在所述焊盘和第二金属轨之间，所述第二金属轨用于提供所述第一参考电压。

3.根据权利要求2所述的用于静电放电保护的器件，

其中，所述第一保护电路包括第一晶体管，以响应于由所述静电放电检测器检测到静电放电向所述P型晶体管中的一个的栅电极施加所述第一供电电压，以及

其中，所述第二保护电路包括第二晶体管，以响应于由所述静电放电检测器检测到静电放电向所述N型晶体管中的一个的栅电极施加所述第一参考电压。

4.根据权利要求3所述的用于静电放电保护的器件，

其中，所述第一保护电路包括第一传输门，以响应于由所述静电放电检测器检测到静电放电而使所述P型晶体管中的另一个的栅电极电浮置，以及

其中，所述第二保护电路包括第二传输门，以响应于由所述静电放电检测器检测到静电放电而使所述N型晶体管中的另一个的栅电极电浮置。

5.根据权利要求1所述的用于静电放电保护的器件，

其中，所述第一保护电路用于响应于静电放电检测器未检测到静电放电而启用所述P型晶体管以生成所述输出信号，以及

其中，所述第二保护电路用于响应于静电放电检测器未检测到静电放电而启用所述N型晶体管以生成所述输出信号。

6.根据权利要求1所述的用于静电放电保护的器件，还包括：

第一逻辑电路，用于向所述P型晶体管提供在所述第一供电电压和所述第二参考电压之间摆动的第一信号；以及

第二逻辑电路，用于向所述N型晶体管提供在所述第二供电电压和所述第一参考电压之间摆动的第二信号，

其中，当启用所述P型晶体管和所述N型晶体管时，所述P型晶体管和所述N型晶体管用于根据所述第一信号和所述第二信号生成在所述第一供电电压和所述第一参考电压之间摆动的所述输出信号。

7.根据权利要求1所述的用于静电放电保护的器件，其中，所述静电放电检测器在所述第一供电电压和所述第一参考电压之间的附加电源域中操作。

8.根据权利要求7所述的用于静电放电保护的器件，还包括：

第一放电电路，耦接在所述焊盘和第一金属轨之间，所述第一金属轨用于提供所述第一供电电压；以及

第二放电电路，耦接在所述焊盘和第二金属轨之间，所述第二金属轨用于提供所述第一参考电压，

其中，所述静电放电检测器用于根据通过所述第一放电电路的第一电流或者通过所述第二放电电路的第二电流来检测所述焊盘处的静电放电。

9.一种用于静电放电保护的器件，包括：

静电放电检测器，用于检测焊盘处的静电放电；

第一驱动电路，电耦接在第一金属轨和焊盘之间，其中，所述第一金属轨用于提供第一供电电压；

第二驱动电路，电耦接在第二金属轨和所述焊盘之间，其中，所述第二金属轨用于提供第一参考电压；

第一偏置控制电路，电耦接在所述第一金属轨和第三金属轨之间，其中，所述第三金属轨用于提供第二参考电压，其中，所述第一偏置控制电路用于响应于所述静电放电检测器检测到静电放电而设置所述第一驱动电路的第一偏置电压以保护所述第一驱动电路免受静电放电影响；以及

第二偏置控制电路，电耦接在所述第二金属轨和第四金属轨之间，其中，所述第四金属轨用于提供第二供电电压，其中，所述第二偏置控制电路用于响应于所述静电放电检测器检测到静电放电而设置所述第二驱动电路的第二偏置电压以保护所述第二驱动电路免受静电放电影响。

10.一种用于静电放电保护的方法，包括：

通过静电放电检测器检测焊盘处的静电放电；以及

响应于在所述焊盘处检测到静电放电，通过保护电路禁止驱动电路在所述焊盘处生成输出信号，其中，禁止所述驱动电路包括截止所述驱动电路的第一晶体管以及使与所述第一晶体管串联的所述驱动电路的第二晶体管的栅电极浮置。