CN116525559A - 具有整体散热片的半导体装置封装 - Google Patents

具有整体散热片的半导体装置封装 Download PDF

Info

Publication number
CN116525559A
CN116525559A CN202310031858.3A CN202310031858A CN116525559A CN 116525559 A CN116525559 A CN 116525559A CN 202310031858 A CN202310031858 A CN 202310031858A CN 116525559 A CN116525559 A CN 116525559A
Authority
CN
China
Prior art keywords
semiconductor device
heat sink
package substrate
board side
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310031858.3A
Other languages
English (en)
Inventor
金光琇
金宇灿
V·阿罗拉
肯·范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN116525559A publication Critical patent/CN116525559A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Abstract

所描述实例(图1C，100)包含：散热片(105)，其具有板侧表面及相对顶侧表面；封装衬底(109)，其安装到所述散热片，所述封装衬底包含在所述散热片的所述板侧表面之上延伸的悬垂引线，所述封装衬底具有包含沿着裸片安装区域的一个侧延伸的下移轨(121)的下移部分；至少一个半导体装置(115)，其具有安装到所述散热片的所述板侧表面的背侧表面；电连接(118、119)，其将所述半导体装置的接合垫耦合到所述封装衬底的所述悬垂引线及所述下移轨；以及模制化合物(103)，其覆盖所述至少一个半导体装置、所述电连接、所述引线的一部分及所述散热片的所述板侧表面，所述顶侧表面(106)从所述模制化合物至少部分暴露。

Description

具有整体散热片的半导体装置封装
技术领域
本发明大体上涉及封装电子装置，且更特定来说，涉及模制半导体装置封装中的半导体装置。
背景技术
用于制造半导体装置封装的工艺包含将半导体装置安装到封装衬底及用模制化合物覆盖电子装置以形成经封装装置。模制工艺可在单个单元上进行，或可同时在多个电子装置上进行。装置可在封装衬底上经布置成彼此邻近的装置的条带或在封装衬底上呈行及列布置成二维装置阵列，例如引线框条带或阵列。一旦模制封装完成，就使经封装半导体装置彼此分离且与封装衬底分离。在一种用于将装置彼此分离的方法中，使用锯。锯沿着界定于半导体装置封装之间的锯切道切穿模制化合物及封装衬底材料，以分离装置。可使用其它切割工具，例如激光。
针对功率半导体装置，例如(举例来说)功率场效应晶体管(FET)，半导体装置封装应具有增加的散热。半导体装置封装可包含热垫或散热片。并入具有用于散热的暴露表面的散热片可显著改进经封装半导体装置在更高电压(例如几百伏特)下载送电流的能力，这是因为由封装内的半导体装置产生的热量可被快速耗散。另外，半导体装置封装内的连接电感可对装置性能具有不利影响。
发明内容
在所描述实例中，一种设备包含：散热片，其具有板侧表面及相对顶侧表面；封装衬底，其安装到所述散热片，所述封装衬底包含在所述散热片的所述板侧表面之上延伸的悬垂引线。所述封装衬底具有包含沿着所述散热片的所述板侧表面上的裸片安装区域的一个侧延伸的下移轨的下移部分，所述封装衬底的所述下移部分机械附接到且电耦合到所述散热片的所述板侧表面。所述封装衬底具有与所述散热片间隔开且电隔离的所述悬垂引线；至少一个半导体装置具有安装到所述散热片的所述板侧表面的背侧表面，所述至少一个半导体装置在背对着所述散热片的所述板侧表面的装置侧表面上具有接合垫；且电连接将所述半导体装置的接合垫耦合到所述封装衬底的所述悬垂引线及所述下移轨。模制化合物覆盖所述至少一个半导体装置、所述电连接、所述封装衬底的所述引线的一部分及所述散热片的所述板侧表面，而所述散热片的所述顶侧表面从所述模制化合物至少部分暴露。
附图说明
图1A以投影俯视图说明小外形封装(SOP)，图1B以投影俯视图说明小外形封装，且图1C以端视图说明布置的小外形封装的一部分。图1D是小外形封装的散热片及引线框的板侧的平面视图，图1E是说明布置的散热片与引线框之间的附接的横截面图，图1F是说明散热片与引线框的替代附接的另一平面视图，图1G是说明布置的半导体装置与引线框之间的电连接的平面视图。
图2以电路图说明可与布置一起使用的栅极驱动器及功率FET。
图3以流程图说明用于形成布置的所选择的步骤。
图4A到4F以一系列端视图及平面视图说明在使用图3中展示的方法制造布置的经封装半导体装置时的所选择步骤的结果。
具体实施方式
不同图中的对应编号及符号通常指代对应部件，除非另有指示。图不一定按比例绘制。
元件在本文中描述为“耦合”。术语“耦合”包含直接连接的元件及间接连接的元件以及即使中介元件或线经耦合也电连接的元件。
本文中使用术语“半导体装置”。半导体装置可为一种离散半导体装置(例如双极晶体管)、几个离散装置(例如一起制造于单个半导体裸片上的一对功率FET开关)，或半导体裸片可为具有多个半导体装置(例如A/D转换器中的多个电容器)的集成电路。半导体装置可包含无源装置(例如电阻器、电感器、滤波器、传感器)或有源装置(例如晶体管)。半导体装置可为具有经耦合以形成功能电路(例如微处理器或存储器装置)的数百或数千个晶体管的集成电路。
本文中使用术语“半导体装置封装”。半导体装置封装具有电耦合到端子的至少一个半导体装置且具有保护及覆盖半导体裸片的封装主体。在一些布置中，多个半导体装置可封装在一起。举例来说，功率场效晶体管(FET)半导体装置及第二半导体装置(例如栅极驱动器裸片或控制器裸片)可封装在一起以形成单个经封装电子装置。例如无源组件的额外组件可包含于经封装电子装置中。半导体装置用提供导电引线的封装衬底安装，导电引线的部分形成经封装装置的端子。在线接合半导体装置封装中，接合线将封装衬底的导电引线耦合到半导体装置上的接合垫。半导体装置封装可具有在模制工艺中由热固性环氧树脂模制化合物形成或通过使用在室温是液体且随后固化的环氧树脂、塑料或树脂来形成的封装主体。封装主体可为经封装装置提供密封封装。封装主体可使用囊封工艺形成于模具中，然而，封装衬底的引线的部分在囊封期间未被覆盖，这些暴露引线部分形成用于半导体装置封装的端子。
本文中使用术语“封装衬底”。封装衬底是经布置以接收半导体裸片且在完成的半导体装置封装中支撑半导体裸片的衬底。与布置一起使用的封装衬底包含导电引线框，其可由铜、铝、不锈钢、钢及合金(例如合金42及铜合金)形成。引线框可包含具有用于安装半导体裸片的裸片侧表面的裸片垫及布置在裸片垫附近且与裸片垫间隔布置以使用线接合、带接合或其它导体耦合到半导体裸片上的接合垫的导电引线。在实例布置中，散热片附接到封装衬底，且散热片具有用于安装半导体装置的裸片安装区域。引线框可以条带或阵列提供。导电引线框可被提供为具有呈行及列的单元装置部分的条带或阵列的面板。半导体装置可放置于条带或阵列内的相应单元装置部分上。半导体装置可放置于每一经封装半导体装置的裸片安装区域上，且裸片附接或裸片粘合剂可用于安装半导体装置。在线接合封装中，接合线可将半导体装置上的接合垫耦合到引线框的引线。引线框可在指定用于线接合的区域中具有经镀敷部分，例如可使用银、镍、金或钯镀敷。在接合线处于适当位置之后，封装衬底的部分、半导体装置及裸片垫的至少一部分可覆盖有保护性材料，例如模制化合物。针对每一单元，可将多于一个半导体装置安装到封装衬底。
术语“下移”在本文中用于描述封装衬底的部分，例如引线框。下移是封装衬底的从第一水平平面中第一位置被机械推动以位于与第一水平平面间隔开的第二水平平面中的部分。在实例布置中，封装衬底、金属引线框包含位于第一水平平面中且在散热片的板侧表面之上延伸的悬垂引线，以及位于悬垂引线下方的第二平面中的下移轨。下移轨附接到散热片的板侧表面。引线框的一些其它部分经下移以形成附接到散热片的安装区域，且引线框的一些额外引线具有经下移以连接到下移轨的部分。
本文中使用术语“功率FET”。如本文中使用，功率FET是经布置以在漏极与源极端子之间载送电流的场效应晶体管(FET)装置，且功率FET能够在高压下载送电流，高压是大于100伏特且一直到1000伏特的电压，且可在高达10千瓦下操作。功率FET可为硅、碳化硅(SiC)或氮化镓(GaN)FET装置。在这些电压下载送电流的半导体装置的半导体封装需要散热，且某些连接的电感对性能特别重要，包含接地连接。
本文中使用术语“散热片”。散热片是一片导热材料。在布置中，散热片与半导体装置封装成一体，且半导体装置安装到散热片以与散热片热接触。在实例布置中，散热片具有板侧表面及从形成封装的主体的模制化合物暴露的相对顶侧表面。由于所使用材料及暴露顶侧表面，散热片可高效地耗散热能且在一些实例中，散热器或鳍片可安装到散热片的顶侧表面以进一步增加散热。在实例中，散热片可由铜或铝组成且可具有镀层以减少腐蚀或防止褪色，例如钯、镍或金镀层或这些的组合。
在封装半导体装置时，模制化合物可用于部分覆盖封装衬底、覆盖半导体装置及覆盖从半导体装置到封装衬底的电连接。此可称为“囊封”工艺，但封装衬底的一些部分在囊封期间未覆盖于模制化合物中，例如，端子由从模制化合物暴露的引线形成。囊封通常是压缩模制工艺，其中可使用例如环氧树脂的热固性模制化合物。可将室温固态或粉末模制化合物加热成液态，且接着可通过将液态模制化合物压入模具来执行模制。可使用传递模制。可使用经塑形以包围个别装置的单元式模具或可使用块模制以由模制化合物形成同时用于若干装置的封装。装置可以模制在一起的数百或甚至数千个装置的呈行及列的阵列提供。
在模制之后且在例如定时冷却的固化工艺之后，个别经封装半导体装置在锯切操作中通过在锯切道中切穿模制化合物及封装衬底来从彼此切割，锯切道是形成于装置之间的指定切割区域。封装衬底引线的部分从模制化合物暴露以形成用于经封装半导体装置的端子。
带引线封装的引线经布置以焊接安装到板。引线可经塑形以朝向板延伸且形成安装表面。可使用鸥翼引线、J引线及其它引线形状。在双列直插式塑料(DIP)封装中，引线结束于可插入到形成于电路板中的导电孔中的引脚形部分中，且焊料用于将引线耦合到孔内的导体。在布置中，引线经塑形以在端处形成用于使用表面安装技术(SMT)表面安装到印刷电路板的足部。
元件在本文中描述为“位于平面中”。平面是一个平坦表面，位于那个同一平面中的任何两个点都将位于所述平坦表面中。位于平面中的元件将在同一平面中，然而，在制造时，一些元件可从预期位置位移或可具有不规则表面且可能不会与希望处于同一平面中的其它元件完美对准，如本文中使用，希望位于平面中的元件是位于那个平面中的元件。某些平面在本文中描述为彼此平行。如本文中使用，如果一个平面定向于水平位置中，平行于那个平面的平面也在水平位置中且在两个不同平行平面中延伸的线将永远不会彼此相交，那么两个平面平行。在制造时，希望在平行平面中排列的元件可能由于制造公差或工艺条件而略微移位，或可具有不规则表面，如本文中使用，希望位于平行平面中的元件位于平行平面中。
在布置中，半导体装置封装包含安装到散热片的至少一个半导体装置。封装衬底附接到散热片。封装衬底可为导电引线框。散热片是导热固体材料，例如铜或铝。在实例布置中，封装衬底是部分下移引线框。经封装装置包含整体散热片。部分下移引线框被机械安装且电耦合到散热片。裸片安装区域形成于散热片的板侧表面上，其中来自封装衬底的引线邻近裸片安装区域。至少一个半导体装置安装于裸片安装区域中，其中背侧表面附接到散热片，且其中半导体装置上的有源装置及接合垫背对着散热片的表面。在实例中，至少一个半导体装置是功率场效应晶体管(FET)装置。引线框的一部分形成沿着裸片安装区域的一个侧延伸的下移轨，引线框的其它部分形成在散热片的板侧表面之上延伸出去但与散热片的表面间隔开且与散热片电隔离的悬垂引线。在半导体装置的装置侧表面上的接合垫与封装衬底的引线之间建立电连接。针对将共同连接且连接到接地的半导体装置的一些接合垫，与下移轨建立电连接。电连接可为将接合垫耦合到引线或下移轨的接合线、带接合或导电夹。半导体装置、电连接、封装衬底的部分及散热片的部分经囊封于模制化合物中以形成经封装装置。散热片具有与背对着半导体装置封装的板侧从半导体装置封装的暴露侧或“顶部”表面上的模制化合物暴露的与板侧表面相对的顶侧表面。
当半导体装置封装安装到电路板时，散热片的暴露顶侧表面可耗散热能。散热片的暴露顶侧表面可用于安装散热器以增加从经封装半导体装置的散热。因为半导体装置将其背侧直接安装到散热片，因此从经封装半导体装置的散热尤其高效。另外，在半导体装置封装内使用下移轨会降低某些电路连接的电感(相较于没有使用使电路板迹线上的这些相同连接在半导体装置封装外部的布置的半导体装置封装)。所述布置的此特征进一步提高经封装半导体装置的性能。使用所述布置无需改变现存半导体装置设计、电路板设计或加工工具，封装尺寸及引脚位置及指派不变，使得半导体装置封装的总体成本仅略微提高，这是由于部分下移封装衬底的成本的略微提高(相较于没有所述布置的封装的成本)。
图1A以投影俯视图说明在具有散热片的小外形(SOP)封装中说明的半导体装置封装100，所述散热片具有部分暴露的顶侧表面。SOP封装是与布置一起使用的一种类型的半导体装置封装。SOP封装用于功率装置且可用于其它装置。当在较小占用面积中时，封装可称为“收缩”SOP(SSOP)封装。当提供暴露热垫或暴露散热片时，封装有时是指定HSSOP或HSOP封装。布置可与其中功率FET提供于模制半导体装置封装中的各种封装类型一起使用。
半导体装置封装100具有由模制化合物103形成的主体，举例来说，模制化合物103可为热固性环氧树脂。可使用其它模制化合物，包含树脂、环氧树脂或塑料。引线101是封装100内的封装衬底109的部分，引线101从模制化合物103暴露且形成经封装电子装置的电端子。图1中的引线101经形成以提供鸥翼形端子，其沿着半导体装置封装100的主体的侧延伸，其中足部104在端处。散热片与半导体装置封装100成一体且具有暴露表面106。半导体装置封装100可使用表面安装技术(SMT)安装到电路板或模块。经封装半导体装置的大小不断减小，且当前可为在一侧上数毫米到在一侧上小于1毫米，但还使用更大及更小大小。将来的封装大小可更小。具有36个引脚的HSSOP封装的实例具有长度为约16毫米且宽度为约11毫米的主体，且具有约3.5毫米的高度。可与布置一起使用的其它类似封装具有更多或更少引脚，且尺寸相应地有所不同。
图1B是从半导体装置封装100的底侧的投影视图，其中模制化合物103形成封装主体，且引线101从模制化合物延伸。散热片105部分可见，暴露部分106背对着半导体装置封装100的底部。
图1C是半导体装置封装100的端视图，其中特征经暴露以说明某些特征。展示模制化合物103覆盖封装衬底109的一部分，所述封装衬底包含引线101。散热片105被模制化合物103部分覆盖，而散热片105的顶部表面106从模制化合物103暴露以形成散热表面。封装衬底109包含引线101，引线101具有从模制化合物103延伸以形成端子的部分，且所述端子经形成以包含足部104以用于例如使用表面安装技术将半导体装置封装100安装到电路板。
展示至少一个半导体装置115安装到散热片105。当经封装半导体装置100表面安装到电路板时，半导体装置115经布置以面向电路板(如图1C中定向的底部)。经封装半导体装置100具有例如通过焊料或通过导热裸片附接膜或裸片附接膏附接到散热片105的背侧。
半导体装置115具有在图1C中面向电路板的接合垫(为了清楚地说明起见未展示)，所述接合垫电连接到封装衬底109的引线。线接合119形成从接合垫到与散热片105间隔开的引线的电连接。可与布置一起使用的接合垫可由铜或铝组成，且可经镀敷有金属层以增强接合且减少腐蚀及离子扩散(包含金、镍、钯)及多个层镀敷系统，例如无电镀镍及浸金(ENIG)及无电镀镍、无电镀钯、浸金(ENEPIG)。
接合线119附接到悬垂引线，其与散热片105的表面电隔离且在所述表面之上且平行于所述表面延伸。展示第二接合垫118从半导体装置115上的另一接合垫延伸到封装衬底109的下移轨121。接合线119将半导体装置115上的接合垫耦合到下移轨121处的封装衬底，所述下移轨电耦合且机械接触散热片105。如下文进一步描述，封装衬底109包含下移轨121，其形成从半导体装置到接地电势的低阻抗且短距离路径，从而降低半导体装置115上的某些信号的阻抗。
在实例中，半导体装置115可为功率FET装置。特定实例包含用于在一百伏特或更高电压范围(例如高达几百伏特或一千伏特)内的电压下载送实质电流的功率FET装置，其中额定功率高达10kW。实例是氮化镓(GaN)FET。另一实例是碳化硅(SiC)FET。相较于硅金属氧化物半导体(MOS)FET，这些功率FET装置提供快速开关及从漏极到源极的低导通电阻(Rdson)。包含低Rdson电阻及低栅极电容(相较于硅MOSFET来说)的这些功率FET装置的特性使GaN FET及SiC FET装置能在开关电力供应器时以更快开关及更低损耗递送高电流。功率FET可包含形成于半导体衬底上且经耦合以并行操作的若干FET装置，个别晶体管具有到半导体装置115上的接合垫的漏极、栅极及源极连接。在额外布置中，栅极驱动器半导体装置可包含于半导体装置封装100中。在实例布置中，通过将栅极驱动器半导体装置与功率FET封装在一起，原本将由横穿接合线、引线框引线及封装端子及接着横穿将连接的电路板迹线的连接引起的电感可显著降低，这是由于在布置中，电连接被缩短且仅包含到作为具有低电阻的较大导体的内部封装导体、下移轨的接合线。性能通过将两个装置集成到单个半导体装置封装中并缩短两个装置之间的连接来增强。在替代布置中，功率FET可使用没有栅极驱动器装置的布置来封装，且栅极驱动器装置可提供于另一封装中。接着，将功率FET有利地连接到下移轨以缩短到共同源极电势的连接，例如缩短到接地的源极连接。
图1D以从板侧观察的平面视图说明半导体装置封装100。(为了清楚地说明，图1D的平面视图中省略模制化合物103)。展示散热片105在板侧表面上具有裸片安装区域123，散热片105可由铜、金、铝或导热的经镀敷金属组成，且散热片105可包含镀敷层以减少腐蚀及褪色形成。展示第一存储器装置115及第二存储器装置117安装于散热片105上。第一半导体装置115可为功率FET，例如GaN FET或SiC FET。在实例布置中，第二半导体装置可为经布置以将栅极信号提供到功率FET的栅极驱动器装置。展示功率FET 115及栅极驱动器117两者在装置侧表面上都具有接合垫125，背对着散热片105的接合垫提供到半导体装置的电连接。在开关电力供应器应用中，例如，栅极驱动器半导体装置117可将脉冲宽度调制输入信号驱动到功率FET的栅极输入。另外，栅极驱动器装置117可从系统接收控制信号及将状态信号输出到系统以用于操作装置。实例控制信号包含启用信号、转换速率控制信号及脉冲宽度调制(PWM)栅极开关信号。实例状态信号包含过温、过电流、短路、欠压及故障信号。栅极驱动器半导体装置可包含经布置以在检测到错误操作时通过停止流动通过功率FET的电流来保护功率FET，从而使功率FET免受永久损坏的电路系统。
展示在所说明实例中是金属引线框的封装衬底109具有连接区域129，其具有支柱127。金属引线框可为铜、经镀敷铜或用于引线框的其它导电金属，例如合金42、钢及不锈钢。当与铜散热片一起使用时，铜作为引线框材料特别有用，这是因为两个零件接着具有类似热系数且可建立可靠铜到铜接合。封装衬底109包含引线101。一些引线101悬于散热片之上，例如悬垂引线110经布置以电连接到功率FET、半导体装置115中的漏极信号。悬垂引线110在散热片105的表面之上且平行于所述表面延伸，使得引线110的端经定位以线接合到半导体装置，但每一悬垂引线110与散热片105电隔离。另外，封装衬底109包含下移轨121及从其延伸的下移引线111。下移轨121沿着裸片安装区域123的侧延伸且经定位以接纳连接到功率FET 115的共同源极端子的线接合。下移引线111提供将连接到接地或印刷电路板上的其它电源电势的一群组平行连接，且提供低电阻路径以从功率FET载送电流。下移轨121及连接到其的引线111也机械接触且电耦合到提供载送电势的低电阻导体的散热片105。引线124是经布置以连接到信号以耦合到第二半导体装置117的额外悬垂引线，引线124经定位成悬垂于散热片105之上且与散热片105间隔开且与其电隔离。
为了将封装衬底109连接到散热片105，可使用若干替代方法。支柱127可经形成为机械铆钉。在此方法中，散热片105的支柱127延伸穿过封装衬底109的引线框中的开口且支柱可被机械按压以将引线框固定到散热片105。图1E以横截面说明用于建立区域129的机械连接的替代例，其中封装衬底109在支柱127的位置处包含弹簧接触件。通过减薄将安装到散热片105的侧上的封装衬底109的部分，形成弹簧接触件131。迫使弹簧接触件131朝向散热片105(如由图1E中的力箭头展示)将对封装衬底109施加机械力，从而迫使封装衬底109的散热片侧与散热片105机械接触。
图1F以平面视图说明替代方法。在图1F中，朝散热片105的板侧表面观察，展示具有散热片105的封装衬底109的板侧平面视图。裸片安装区域123具有第一半导体装置、功率FET 115及第二半导体装置(展示为117)。超声焊接点108在若干位置中展示，这些超声焊接将封装衬底109机械附接到散热片105。沿着下移轨121中且在区域129中进行焊接108，封装衬底109的这些下移部分与散热片105电及机械接触。如图1D中展示悬垂引线110及124，以及耦合到下移轨121的下移引线111。图1F中还展示功率FET半导体装置115及栅极驱动器装置117两者上的接合垫125。接合垫背对着散热片且经布置以提供到源极、栅极、漏极端子的电连接及用于功率FET的功率连接，及提供到用于布置中的第二半导体装置117、栅极驱动器装置的信号及接地及功率连接的电连接。
图1G是从具有裸片安装区域123的散热片105的板侧观察的封装衬底109及散热片105的平面视图，且说明第一半导体装置115、第二半导体装置117与封装衬底109的引线101之间的电连接，在此实例中，线接合用于电连接。注意，在图1G中，仅部分展示引线101，其中为了简单说明，省略封装主体外部的部分。
在图1G中，悬垂引线包含：引线110，其经布置用于到第一半导体装置115中的功率FET的漏极连接；及悬垂引线124，其经布置用于到第二半导体装置117的信号连接，在此实例中，第二半导体装置117是用于第一半导体装置115中的功率FET的栅极驱动器。引线111经下移且连接到下移轨121，下移引线111及下移轨121接触散热片105。安装区域129包含支柱127，其可为机械铆钉或弹簧接触件，如图1E中展示。替代地，超声焊接可如图1F中展示那样使用。
在布置中，通过使用下移轨121获得优点。封装衬底109的下移轨121在布置中用于在某些连接上提供降低的电感。第二半导体装置117具有输入连接AGND。AGND是应为低阻抗且应与开关噪声隔离以确保装置的正确性能的模拟接地信号。在布置的栅极驱动器与功率FET组合中，信号AGND耦合到第一半导体装置115内的功率FET的共同源极，功率FET还经布置以一起连接到电压电势，例如接地连接。如图1G中展示，例如，将半导体装置117上的AGND接合垫连接到下移轨121的接地接合线114提供到下移轨121的短连接路径，下移轨121通过额外平行源极接合垫116进一步连接到第一半导体装置115内的功率FET的共同源极端子。连接到下移轨121的引线111为经封装半导体装置提供源极端子，在实例应用中，这些引线将连接到印刷电路板上的接地迹线且处于与输入到第二半导体装置117的AGND输入相同的电势下。
与所述布置相比，在没有这些特征的常规封装中，将在形成于放置在半导体装置封装外部的电路板上的迹线上建立到第二半导体装置的接地输入AGND与到第一半导体装置的共同源极连接之间的连接。在那种情况下，信号横穿接合线两次，横穿引线框引线两次且横穿电路板迹线以在半导体装置之间建立接地连接，这是相较于使用在使用所述布置形成的封装内部的下移轨建立的连接高得多的电感路径。
包含耦合到内部下移轨以在封装内的半导体装置之间形成连接的接合线的布置的使用相比于在没有所述布置情况下形成的类似封装大幅提高了性能。在实例中，使用集成GaN FET及栅极驱动器装置，在AGND信号上测量的电感从2.3毫微亨利减小到0.43nH。到功率FET的共同源极连接的电感从0.5毫微亨利减小到0.12nH。总体封装电阻从2.98mΩ减小到1.99mΩ。这些减小在完成的经封装半导体装置的成本仅增加约2.5％的情况下实现。
图2以电路框图200说明呈实例布置的功率FET及栅极驱动器。功率FET 215(在此实例中，是GaN FET)具有漏极端子、源极端子及标记为栅极(GATE)的栅极端子。栅极驱动器装置217具有耦合到栅极端子的输出。栅极驱动器装置控制GaN FET的栅极电势，且提供各种状态信号。栅极驱动器装置217具有经配置用于来自系统控制器的栅极输入信号的输入端子IN及转换速率控制输入RDRV。栅极驱动器装置217具有状态输出信号，其包含低压差信号LDO5V、过温信号TEMP及过电流信号OC_及故障信号FAULT_。栅极驱动器装置217具有传感器，其包含过电流保护电路OCP、短路保护电路SCP、过温保护电路OTP及欠压锁出电路UVLO，这些电路可感测可损坏GaN FET 215的条件，且在一些布置中，栅极驱动器电路217可切断流动通过GaN FET 215的电流以使装置在负载处的短路或过电流条件的事件中或在过温条件或欠压条件的情况下免受损坏。到栅极驱动器电路的接地信号AGND将连接到接地迹线，在所述接地迹线处还连接共同源极信号SOURCE。
电路200对应于由图1A的经封装半导体装置封装100、集成组合功率FET及栅极驱动器装置提供的功能。在实例应用中，这些装置可用作各种开关电路中的高侧及低侧装置以实施各种电力电路。
在布置中，减小了由到栅极驱动器217的接地信号AGND及到GaN FET功率FET215的共同源极连接SOURCE形成的栅极环路的电感。当此栅极环路的电感较高且栅极驱动器217尝试在开关操作之后关断GaN FET 215时，振荡或响铃发生。这些振荡具有足够的电压以至于栅极电压有时大于GaN FET的阈值Vgs，使得GaN FET需要花费一定时间才能完全关断。在没有所述布置的情况下形成的实例封装中，GaN FET装置可在栅极电压转变之后，在关断之前多保持活动几纳秒使得装置关断时间因这些振荡而增加。当使用具有下移轨的半导体装置封装的布置且建立到源极的接地连接及到封装内的下移轨的AGND连接时，源极及接地连接上的电感减小，栅极环路电路中的振荡减少或消除，且GaN FET的关断时间缩短。布置通过提供低电感封装及通过包含整体散热片来改进功率FET装置的性能，其中半导体装置直接安装于具有用于散热的暴露表面的散热片上，从而进一步改进在几百伏特的高压下载送电流的性能。
图3以流程图说明形成布置的方法的所选择的步骤。图4A到4F以一系列视图说明图3的所选择的步骤的结果。图1C是可使用所述方法形成的完成的半导体装置封装的端视图。
在图3中，在步骤351，首先形成引线框。引线框可通过冲压或蚀刻金属片材材料(例如铜或铝片材材料)来形成，且可执行镀敷以改进接合及减少褪色及腐蚀。在一个实例中，使用预镀引线框。引线框可经塑形以添加下移部分，使得引线框在第一平面中具有悬垂引线且在第二平面中具有下移部分。下移部分将安装到散热片，如上文描述。
在形成封装衬底109中，在实例工艺中，导体材料的平坦片材首先经图案化以形成单元引线框阵列，其中引线具有临时连接引线以在处理期间提供机械支撑的系杆及挡杆部分。系杆及挡杆将在模制及锯切之后从成品经封装装置移除或修整掉。在实例中，使用铜片材材料。导体材料的平坦片材可经冲压、穿孔或蚀刻以形成图案。半蚀刻引线框可通过使用不同图案分离地从平坦材料的两侧蚀刻片材材料来形成。接着，导体材料的平坦片材以金属塑形工具经塑形以通过推动平坦片材的部分及形成向下延伸到下移部分的角支撑件来形成下移部分。
图4A说明引线框形成之后的单元引线框401。在工艺中，单元引线框401是封装衬底109中的相同引线框阵列或条带中的一者。在实例中，封装衬底109是铜引线框材料。引线101形成于第一平面P1中，其中下移部分形成于第二平行平面P2中。下移轨121及安装区域129从引线101下移。悬垂引线(例如110)形成于平面P1中且未下移，仍保持于平面P1中。平面P1与P2彼此平行。
返回到图3，方法在步骤353继续，其中将散热片与引线框彼此附接。附接可通过形成机械铆钉、弹簧接触件或超声焊接，如上文描述。图4B以端视图说明步骤353之后的一个单元装置401的引线框及散热片。封装衬底109包含引线101，其包含悬垂引线110、下移轨121，且在安装区域129中包含可用于在散热片105与封装衬底109之间形成机械连接的支柱127。
图4C以平面视图说明封装衬底109，其展示附接有散热片105的准备好进行进一步处理的单元引线框的阵列。在图4C中，封装衬底包含三行及五列的单元引线框，使得单元引线框4011、4012、4013、4014及4015在顶部行中，且单元引线框4021、4022、4023、4024及4025在中间行中，其中单元引线框4031、4032、4033、4034及4035在底部行中。可取决于所使用的封装衬底材料使用更多行或列。单元引线框将同时被处理以形成经封装半导体装置，且将通过在模制工艺结束时进行锯切来彼此分离以形成个别半导体装置封装。
在图3中的步骤355，将引线框及散热片组合件装载到组装工具(未展示)(例如拾取及放置工具)中以安装半导体装置。如图4C中展示，引线框呈行及列以单元装置的阵列或矩阵提供，使得多个组合件将被并行封装以改进处理量并降低成本。举例来说，引线框及散热片可以阵列或条带组装及提供到半导体制造商或半导体封装厂。引线框及散热片可独立且在方法的剩余部分之前被制造及组装以形成布置。
在图3中的步骤357，组装及封装操作通过在散热片上执行焊料丝网印刷来继续。焊料被印刷在功率FET装置将安装于散热片上的裸片安装区域中的位置处。
在步骤361，执行第一拾取及放置操作以将功率FET装置115放置到散热片105上。在步骤363，真空焊接工艺熔化功率FET半导体装置及散热片且在功率FET半导体装置与散热片之间形成焊接接头。在步骤365，执行焊接后焊剂清洁步骤以完成功率FET装置的裸片安装工艺。图4D以另一端视图说明这些步骤的结果，其中展示功率FET 115安装到散热片105，且引线(例如110)布置在功率FET半导体装置周围。
在步骤367，为第二半导体装置117、栅极驱动器半导体集成电路(IC)施配裸片附接环氧树脂。在步骤369，第二拾取及放置操作拾取第二半导体装置、栅极驱动器IC并将它们安装到裸片安装区域中的散热片上。在步骤371，执行裸片附接环氧树脂固化，例如，使用烤炉来将裸片附接环氧树脂热固化。
在步骤373，执行线接合。在线接合中，线接合工具包含具有延伸通过其的接合线的毛细管。在有用实例中，接合线可为铜、镀钯铜(PCC)、金、银或铝。为了开始形成线接合，“自由空气”球随着其通过被引导到线的端的火焰或其它加热装置从毛细管延伸而形成于接合线的端上。球放置于半导体裸片的导电接合垫上，且球接合到接合垫。热、机械压力及/或声波能量可经施加以将球接合到接合垫。随着毛细管远离接合垫上的球形接合移动，允许接合线呈弧形或弯曲形从毛细管延伸。毛细管移动封装衬底的导电部分之上的线，例如引线框的引线上的点。线接合器中的毛细管用于将接合线接合到导电引线，例如可形成针脚式接合。在形成到导电引线的针脚式接合之后，从针脚式接合延伸的线在毛细管端处被切断或破坏，且过程通过在接合线的端上形成另一球再次开始。自动化线接合器可非常快速地重复此过程，每秒许多次，以形成接合线。此过程称为“球及针脚”接合。在替代例中，球首先接合到引线或另一表面。第二球经形成且接合到半导体裸片上的接合垫，且接合线延伸到第一球，且用球上的针脚接合到球，这有时称为“球上球针脚”或“BSOB”接合。在一些实例工艺中，球形接合比针脚式接合更可靠，且额外球形接合提高接合可靠性。
在实例布置中，接合线将功率FET、第一半导体装置上的漏极接合垫电耦合到悬垂引线，且在第二半导体装置、栅极驱动器上的接合垫与第一半导体装置、功率FET上的对应接合垫之间建立栅极连接。在实例布置中，建立到引线框的下移轨的源极连接及接地连接(图2中的SOURCE及AGND)，如上文描述。接合线可任意地用于半导体封装中，包含金(Au)、铝(Al)、铜且在特定实例中包含镀钯铜(PCC)，且可在接合线之上使用的额外镀层，例如金。在替代例中，可使用带接合。在另一替代例中，夹连接可用于到功率FET装置的源极及漏极共同连接，其中导电金属夹将引线框的引线连接到接合垫。
图4E是说明在步骤373中的线接合之后的单元装置401的端视图。接合线118将功率FET 115上的接合垫连接到下移轨121，例如这可为共同源极连接。接合线119将功率FET115上的另一接合垫连接到悬垂引线，例如漏极连接。建立额外电连接，如图1G中的平面视图中展示。
接着，方法300通过在步骤375执行传递模制来继续。提供模制化合物，例如使用热固性环氧树脂模制化合物、环氧树脂、树脂或塑料。在实例工艺中，固体颗粒或粉末状模制化合物在模具中加热到液态，且接着，在压力下迫使其通过模具中的通道以包围包含半导体装置的单元引线框以形成封装主体。在步骤377，取决于所使用的模制化合物，模制化合物通过冷却或通过另一固化方法来固化。随着模制化合物冷却，其固化成用于半导体装置的每一半导体装置封装的固体封装主体。
图4F以另一端视图说明在图3的步骤375及377中形成模制化合物103之后的单元装置401。封装衬底109被展示为具有：模制化合物103，其覆盖半导体装置115、接合线119、118、悬垂引线110及下移轨121以及散热片105及引线101的部分；引线101，其从模制化合物103延伸；及散热片105的暴露表面106，其未被模制化合物103覆盖以实现散热。
返回到图3，在步骤379，修整及形成引线。切割工艺通过首先在界定于装置之间的锯切道中切穿封装衬底及接着修整及形成引线以完成经封装半导体装置来将模制经封装装置彼此单切开来。从经封装半导体装置的模制化合物延伸的引线101的暴露部分经塑形以形成引线的足部104(参阅图1C)以表面安装到板。在步骤381，对半导体装置封装执行例如后端工艺(EOL)测试及功能测试的测试以确保现场可靠性。最后，在步骤383，可执行自动化光学或视觉检验(AOI)以确保装置被正确模制且引线被正确形成，且对通过测试及检验的经封装装置执行装置及批信息的标记。完成的经封装半导体装置在图1C中以端视图展示，且图1A及1B以投影视图展示完成的半导体装置封装。
布置的使用提供一种包含功率FET半导体装置的具有减小的电感及增强的散热的经封装半导体装置，而无需改变半导体裸片的设计，同时使用现存引线图案及封装主体大小。集成栅极驱动器装置也可安装于使用所述布置的封装中。布置的使用无需改变用于安装装置的印刷电路板布局。所述布置使用用于制造装置的现存方法、材料及加工工具来形成且是成本有效的。通过提供耦合到与现存封装兼容的散热片的下移轨，SOP封装及半导体装置封装的热性能可在使用布置情况下增强同时还减小电感。尽管SOP封装是说明中展示的实例，但其它封装类型可与布置一起使用。
可修改所描述布置，且其它替代布置可在权利要求书的范围内。

Claims (21)

1.一种设备，其包括：
散热片，其具有板侧表面及相对顶侧表面；
封装衬底，其安装到所述散热片，所述封装衬底包括包含在所述散热片的所述板侧表面之上延伸的悬垂引线的引线，所述封装衬底具有包含沿着所述散热片的所述板侧表面上的裸片安装区域的一个侧延伸的下移轨的下移部分，所述封装衬底的所述下移部分位于第一平面中且所述悬垂引线位于平行于所述第一水平平面且与所述第一水平平面间隔开的第二水平平面中，所述封装衬底的所述下移部分机械附接到且电耦合到所述散热片的所述板侧表面，且所述悬垂引线与所述散热片间隔开且电隔离；
至少一个半导体装置，其具有安装到所述散热片的所述板侧表面的背侧表面，所述至少一个半导体装置在背对着所述散热片的所述板侧表面的装置侧表面上具有接合垫；
电连接，其将所述至少一个半导体装置的接合垫耦合到所述封装衬底的所述悬垂引线及所述下移轨；以及
模制化合物，其覆盖所述至少一个半导体装置、所述电连接、所述封装衬底的所述引线的一部分及所述散热片的所述板侧表面，所述散热片的所述顶侧表面从所述模制化合物至少部分暴露。
2.根据权利要求1所述的设备，所述引线具有从所述模制化合物延伸以形成端子的部分。
3.根据权利要求2所述的设备，其中从所述模制化合物延伸的所述引线的所述部分经塑形以沿着由所述模制化合物形成的封装主体的侧延伸，由所述引线形成的所述端子具有经配置以表面安装到电路板的足部。
4.根据权利要求1所述的设备，其中所述散热片的所述顶侧表面经配置以安装散热器。
5.根据权利要求1所述的设备，其中所述电连接包括线接合、带接合或导电夹。
6.根据权利要求1所述的设备，其中所述封装衬底包括金属引线框。
7.根据权利要求6所述的设备，其中所述金属引线框进一步包括铜、不锈钢、钢、合金42或其合金。
8.根据权利要求1所述的装置，其中所述散热片包括铜、金或铝。
9.根据权利要求1所述的设备，其中所述模制化合物形成封装主体，所述封装主体与所述引线一起形成小外形封装SOP。
10.根据权利要求1所述的设备，其中所述至少一个半导体装置包括功率FET半导体装置。
11.根据权利要求10所述的设备，其中所述功率FET半导体装置包括碳化硅SiC FET装置或氮化镓GaN FET装置。
12.根据权利要求10所述的设备，其中所述功率FET半导体装置具有通过作为线接合的所述电连接耦合到所述封装衬底的所述悬垂引线的漏极端子，且具有通过线接合耦合到所述封装衬底的所述下移轨的源极端子。
13.根据权利要求1所述的设备，且其进一步包括：
第二半导体装置，其在所述散热片的所述板侧表面上的所述裸片安装区域中安装到所述散热片且具有用于电连接到所述封装衬底的所述下移轨的接地连接的接合垫。
14.根据权利要求13所述的设备，其中所述第二半导体装置进一步包括栅极驱动器装置，所述栅极驱动器装置具有电耦合到所述功率FET半导体装置上的栅极输入接合垫的接合垫。
15.一种功率FET封装半导体装置，其包括：
封装衬底，其安装到散热片的板侧表面，所述封装衬底包括包含在所述散热片的所述板侧表面之上延伸且与所述板侧表面间隔开的悬垂引线的引线及附接到所述散热片的所述板侧表面的下移轨，所述下移轨沿着所述散热片的所述板侧表面上的裸片安装区域的一个侧延伸；
功率FET半导体装置，其具有在所述裸片安装区域中安装到所述散热片的所述板侧表面的背侧表面且具有耦合到形成于背对着所述散热片的所述板侧表面的装置侧表面上的FET装置的接合垫以及栅极驱动器半导体装置，所述栅极驱动器半导体装置具有在所述裸片安装区域中安装到所述散热片的所述板侧表面的背侧表面，且具有背对着所述散热片的所述板侧表面的装置侧表面上的接合垫；
电连接，其将对应于所述FET装置的漏极端子的所述功率FET半导体装置的接合垫耦合到所述封装衬底的所述悬垂引线且将对应于所述FET装置的源极端子的所述半导体裸片的接合垫耦合到所述下移轨；
额外电连接，其将对应于所述FET装置的栅极端子的所述功率FET半导体装置的接合垫耦合到所述栅极驱动器半导体装置的接合垫且将用于所述栅极驱动器半导体装置的接地连接的接合垫耦合到所述下移轨；以及
模制化合物，其覆盖所述功率FET半导体装置、所述栅极驱动器半导体装置、所述电连接、所述额外电连接、所述引线的一部分及所述散热片的一部分，所述散热片具有与所述板侧表面相对的从所述模制化合物暴露的顶侧表面。
16.根据权利要求15所述的功率FET封装半导体装置，其中所述散热片的所述顶侧表面经配置以安装散热器。
17.根据权利要求15所述的功率FET封装半导体装置，且所述封装衬底进一步包括延伸到所述下移轨且形成源极端子的下移引线。
18.根据权利要求15所述的功率FET封装半导体装置，其中所述电连接及额外电连接是接合线、带接合或导电夹。
19.根据权利要求15所述的功率FET封装半导体装置，其中所述功率场效应晶体管FET半导体装置是碳化硅SiC FET装置或氮化镓GaN FET装置。
20.根据权利要求15所述的功率FET封装半导体装置，其中所述功率FET半导体装置封装是小外形封装SOP。
21.一种方法，其包括：
将封装衬底安装到散热片的板侧表面，所述封装衬底包括在所述散热片的所述板侧表面之上延伸的悬垂引线且包括安装到所述散热片的所述板侧表面的下移轨，所述下移轨沿着所述散热片的所述板侧表面上的裸片安装区域的一个侧延伸；
将功率FET半导体装置安装到所述散热片的所述板侧表面，所述功率FET半导体装置具有安装到所述散热片的所述板侧表面的背侧表面且具有装置侧表面，所述装置侧表面具有耦合到所述装置侧表面上的FET装置的接合垫；
将栅极驱动器半导体装置安装到所述散热片的所述板侧表面，所述栅极驱动器半导体装置具有在所述裸片安装区域中安装到所述散热片的所述板侧表面的背侧表面且具有背对着所述散热片的所述板侧表面的装置侧表面上的接合垫；
形成将对应于用于所述功率FET半导体装置上的FET装置的漏极端子的接合垫耦合到所述悬垂引线且将对应于所述功率FET装置上的源极端子的接合垫耦合到所述下移轨的电连接；
形成将对应于所述栅极驱动器半导体装置上的接地信号的接合垫耦合到所述下移轨的额外电连接；以及
用模制化合物覆盖所述功率FET半导体装置、所述栅极驱动器半导体装置、所述电连接及所述额外电连接以形成经封装半导体装置，所述封装衬底引线具有从所述模制化合物延伸以形成端子的部分，所述散热片具有与所述板侧表面相对的从所述模制化合物暴露的顶侧表面。
CN202310031858.3A 2022-01-31 2023-01-10 具有整体散热片的半导体装置封装 Pending CN116525559A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/589,761 2022-01-31
US17/589,761 US20230245942A1 (en) 2022-01-31 2022-01-31 Semiconductor device package with integral heat slug

Publications (1)

Publication Number Publication Date
CN116525559A true CN116525559A (zh) 2023-08-01

Family

ID=87160695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310031858.3A Pending CN116525559A (zh) 2022-01-31 2023-01-10 具有整体散热片的半导体装置封装

Country Status (3)

Country Link
US (1) US20230245942A1 (zh)
CN (1) CN116525559A (zh)
DE (1) DE102023101690A1 (zh)

Also Published As

Publication number Publication date
DE102023101690A1 (de) 2023-08-03
US20230245942A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US8629467B2 (en) Semiconductor device
US8389336B2 (en) Semiconductor device package and method of assembly thereof
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
US20030075785A1 (en) Packaging high power integrated circuit devices
US9468087B1 (en) Power module with improved cooling and method for making
US20220189885A1 (en) Packaged device carrier for thermal enhancement or signal redistribution of packaged semiconductor devices
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
US9553068B2 (en) Integrated circuit (“IC”) assembly includes an IC die with a top metallization layer and a conductive epoxy layer applied to the top metallization layer
EP3474322B1 (en) Semiconductor device and method of manufacture
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
EP3370332B1 (en) Stray inductance reduction in packaged semiconductor devices and modules
WO2007036757A1 (en) Wire-bonded semiconductor component and manufacturing method thereof
US20230245942A1 (en) Semiconductor device package with integral heat slug
US8574961B2 (en) Method of marking a low profile packaged semiconductor device
US20230136784A1 (en) Semiconductor device package with thermal pad
US20230052830A1 (en) Power circuit module
CN116666312A (zh) 陶瓷半导体器件封装件
CN115376939A (zh) 形成具有连接片的半导体封装的方法
CN116895630A (zh) 电子器件组件和用于制造电子器件组件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication