CN116521248A - 芯片唤醒电路、芯片唤醒方法、芯片、部件及电子设备 - Google Patents
芯片唤醒电路、芯片唤醒方法、芯片、部件及电子设备 Download PDFInfo
- Publication number
- CN116521248A CN116521248A CN202310797120.8A CN202310797120A CN116521248A CN 116521248 A CN116521248 A CN 116521248A CN 202310797120 A CN202310797120 A CN 202310797120A CN 116521248 A CN116521248 A CN 116521248A
- Authority
- CN
- China
- Prior art keywords
- chip
- signal
- wake
- circuit
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000006870 function Effects 0.000 claims description 92
- 230000000630 rising effect Effects 0.000 claims description 12
- 230000002618 waking effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 12
- 230000001960 triggered effect Effects 0.000 description 12
- 238000001514 detection method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000013515 script Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
- B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
- B60R16/023—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for transmission of signals between vehicle parts or subsystems
- B60R16/0231—Circuits relating to the driving or the functioning of the vehicle
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Mechanical Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
Abstract
本申请提供了一种芯片唤醒电路、芯片唤醒方法、芯片、部件及电子设备；芯片唤醒电路至少包括：第一D触发器、信号扩展子电路和唤醒子电路；第一D触发器用于在芯片处于低功耗模式的情况下，通过第一D触发器的第一时钟接口接收外接设备发送的唤醒信号，基于唤醒信号输出脉冲信号；信号扩展子电路包括至少一个第二D触发器，每个第二D触发器对应的第二时钟接口用于接收芯片的时钟信号，信号扩展子电路基于芯片的时钟信号将脉冲信号的脉冲宽度调整为第一宽度，第一宽度大于时钟信号的一个周期；唤醒子电路，用于接收信号扩展子电路输出的第一宽度的脉冲信号，基于第一宽度的脉冲信号将芯片的工作模式切换为正常模式。
Description
技术领域
本申请涉及计算机结构技术，尤其涉及芯片唤醒电路、芯片唤醒方法、芯片、部件及电子设备。
背景技术
随着芯片技术的发展以及应用芯片的电子设备对低功耗的需求与日俱增，在一些场景下需要芯片在低功耗模式下工作。以电子设备是汽车为例，若汽车处于停车状态，则汽车内的芯片在低功耗模式下工作。在低功耗模式下，芯片的一部分功能处于运行状态，另一部分功能处于休眠状态。在唤醒信号的触发下，芯片由低功耗模式切换为全部功能处于运行状态的正常模式称为唤醒芯片；如何提高唤醒芯片的成功概率是芯片技术一直追求的目标。
发明内容
本申请实施例提供一种芯片唤醒电路、芯片唤醒方法、芯片、部件及电子设备，能够提高唤醒芯片的成功概率。
本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种芯片唤醒电路，芯片唤醒电路至少包括：第一D触发器、信号扩展子电路和唤醒子电路；
所述第一D触发器与外接设备连接，用于在芯片处于低功耗模式的情况下，通过所述第一D触发器的第一时钟接口接收所述外接设备发送的唤醒信号，基于所述唤醒信号向所述信号扩展子电路输出脉冲信号；
所述信号扩展子电路包括至少一个第二D触发器，每个所述第二D触发器对应的第二时钟接口用于接收芯片的时钟信号，所述信号扩展子电路基于所述芯片的时钟信号将所述脉冲信号的脉冲宽度调整为第一宽度，所述第一宽度大于所述时钟信号的一个周期；
所述唤醒子电路的输入端与所述信号扩展子电路的输出端连接，用于接收所述信号扩展子电路输出的所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述芯片的工作模式切换为正常模式；
其中，在所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态。
在一些可选实施例中，所述信号扩展子电路在输出脉冲信号的情况下，向所述第一D触发器发送清零信号；
其中，所述清零信号用于触发所述第一D触发器输出低电平信号。
在一些可选实施例中，针对每个所述第二D触发器，所述第二D触发器通过第二时钟接口获取所述芯片的时钟信号；
所述第二D触发器基于所述时钟信号控制所述脉冲信号的保持时间，以使所述脉冲信号的脉冲宽度为所述第一宽度。
在一些可选实施例中，所述芯片唤醒电路还用于开启脉冲宽度调整功能，所述脉冲宽度调整功能用于调整唤醒信号的脉冲宽度。
在一些可选实施例中，所述芯片唤醒电路还用于配置所述信号扩展子电路的工作方式为：唤醒信号的上升沿触发所述信号扩展子电路工作，或唤醒信号的下降沿触发所述信号扩展子电路工作；
和/或，所述芯片唤醒电路还用于配置唤醒信号调整后的脉冲宽度值。
在一些可选实施例中，所述唤醒信号的宽度为第二宽度；
所述第二宽度小于所述时钟信号的一个周期，或者所述第二宽度大于所述时钟信号的一个周期，或者所述第二宽度等于所述时钟信号的一个周期。
第二方面，本申请实施例提供一种芯片唤醒方法，所述方法包括：
在芯片处于低功耗模式的情况下，第一D触发器通过第一时钟接口接收外接设备发送的唤醒信号；在所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；
所述第一D触发器基于所述唤醒信号输出脉冲信号；
信号扩展子电路基于芯片的时钟信号将所述脉冲信号的脉冲宽度调整为第一宽度，所述第一宽度大于所述时钟信号的一个周期；
唤醒子电路基于所述第一宽度的脉冲信号将所述芯片的工作模式切换为正常模式；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态；
其中，所述信号扩展子电路包括至少一个第二D触发器，每个所述第二D触发器对应的第二时钟接口用于接收所述芯片的时钟信号。
在一些可选实施例中，所述信号扩展子电路，用于在输出脉冲信号的情况下，向所述第一D触发器发送清零信号；
其中，所述清零信号用于触发所述第一D触发器输出低电平信号。
在一些可选实施例中，所述信号扩展子电路包括至少一个第二D触发器；
针对每个所述第二D触发器，所述第二D触发器通过第二时钟接口获取所述芯片的时钟信号；
所述第二D触发器基于所述时钟信号控制所述脉冲信号的保持时间，以使所述脉冲信号的脉冲宽度为所述第一宽度。
在一些可选实施例中，所述方法还包括：开启脉冲宽度调整功能，所述脉冲宽度调整功能用于调整唤醒信号的脉冲宽度。
在一些可选实施例中，所述方法还包括：配置所述信号扩展子电路的工作方式为唤醒信号的上升沿触发所述信号扩展子电路工作，或唤醒信号的下降沿触发所述信号扩展子电路工作；
和/或，配置唤醒信号调整后的脉冲宽度值。
在一些可选实施例中，所述唤醒信号的宽度为第二宽度；
所述第二宽度小于所述时钟信号的一个周期，或者所述第二宽度大于所述时钟信号的一个周期，或者所述第二宽度等于所述时钟信号的一个周期。
第三方面，本申请实施例提供一种芯片，所述芯片至少包括：第一D触发器、信号扩展子电路和唤醒子电路；
所述第一D触发器与外接设备连接，用于在芯片处于低功耗模式的情况下，通过所述第一D触发器的第一时钟接口，接收所述外接设备发送的唤醒信号，基于所述唤醒信号向所述信号扩展子电路输出脉冲信号；
所述信号扩展子电路包括至少一个第二D触发器，每个所述第二D触发器对应的第二时钟接口用于接收芯片的时钟信号，所述信号扩展子电路基于所述芯片的时钟信号将所述脉冲信号的脉冲宽度调整为第一宽度，所述第一宽度大于所述时钟信号的一个周期；
所述唤醒子电路的输入端与所述信号扩展子电路的输出端连接，用于接收所述信号扩展子电路输出的所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述芯片的工作模式切换为正常模式；
其中，在所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态。
第四方面，本申请实施例提供一种部件，所述部件包括第一芯片和上述的芯片唤醒电路；
所述芯片唤醒电路与第二芯片连接，用于接收第二芯片发送的唤醒信号，基于所述唤醒信号向所述第一芯片输出第一宽度的脉冲信号；
所述第一芯片与所述芯片唤醒电路连接，用于接收所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述第一芯片的工作模式由低功耗模式切换为正常模式，所述第一芯片在正常模式下控制所述部件运行；
其中，所述第一宽度大于所述第一芯片的时钟信号的一个周期，所述第二芯片位于所述部件内或独立于所述部件；
在所述低功耗模式下，所述第一芯片的第一部分功能处于运行状态，所述第一芯片的第二部分功能处于休眠状态；在所述正常模式下，所述第一芯片的第一部分功能和所述第一芯片的第二部分功能均处于运行状态。
第五方面，本申请实施例提供一种电子设备，所述电子设备至少包括：芯片和上述的芯片唤醒电路；
所述芯片唤醒电路与所述电子设备对应的外接设备连接，用于接收所述外接设备发送的唤醒信号，基于所述唤醒信号向所述芯片输出第一宽度的脉冲信号；
所述芯片与所述芯片唤醒电路连接，用于接收所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述芯片的工作模式由低功耗模式切换为正常模式，所述芯片在正常模式下控制所述电子设备中各部件运行；
其中，所述第一宽度大于所述芯片的时钟信号的一个周期，所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态。
本申请实施例提供的芯片唤醒电路至少包括：第一D触发器、信号扩展子电路和唤醒子电路；所述第一D触发器与外接设备连接，用于在芯片处于低功耗模式的情况下，通过所述第一D触发器的第一时钟接口，接收所述外接设备发送的唤醒信号，基于所述唤醒信号向所述信号扩展子电路输出脉冲信号；所述信号扩展子电路包括至少一个第二D触发器，每个所述第二D触发器对应的第二时钟接口用于接收芯片的时钟信号，所述信号扩展子电路基于所述芯片的时钟信号将所述脉冲信号的脉冲宽度调整为第一宽度，所述第一宽度大于所述时钟信号的一个周期；所述唤醒子电路的输入端与所述信号扩展子电路的输出端连接，用于接收所述信号扩展子电路输出的所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述芯片的工作模式切换为正常模式；其中，在所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态。本申请实施例中，在芯片处于低功耗模式的情况下，第一D触发器根据接收到的外接设备的唤醒信号输出脉冲信号，芯片内部的信号扩展子电路能够将脉冲信号的脉冲宽度调整为大于芯片自身的时钟信号的一个周期，使得芯片能够利用自身的时钟信号精准地采集到脉冲宽度调整后的脉冲信号，避免了芯片采集不到外接设备发送的唤醒信号的情况，提高了唤醒芯片的成功概率。
附图说明
图1是本申请实施例提供的芯片唤醒电路的一种可选结构示意图；
图2是本申请实施例提供的唤醒子电路的一种可选结构示意图；
图3是本申请实施例提供的芯片唤醒方法的一种可选处理流程示意图；
图4是本申请实施例提供的第一D触发器的结构示意图；
图5是本申请实施例提供的信号扩展子电路的一种可选结构示意图；
图6是本申请实施例提供的信号扩展子电路中的各信号示意图；
图7是本申请实施例提供的信号扩展子电路的另一种可选结构示意图；
图8是本申请实施例提供的信号扩展子电路的又一种可选结构示意图；
图9是本申请实施例提供的信号扩展子电路的再一种可选结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，所描述的实施例不应视为对本申请的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
在以下的描述中，所涉及的术语“第一\第二”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
应理解，在本申请的各种实施例中，各实施过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
芯片处于低功耗模式时，芯片虽然仍有部分功能处于运行状态，但是处于运行状态的部分功能在很低的频率下工作，如芯片自身的时钟信号为低频时钟信号。申请人在实施芯片唤醒方案时，发现存在芯片唤醒不成功的情况，并且发现唤醒不成功的原因是：芯片利用自身的低频时钟信号采集独立于芯片的外接设备发送的唤醒信号时，由于唤醒信号的脉冲宽度小于低频时钟信号的一个周期，导致芯片无法采集到唤醒信号，进而无法根据唤醒信号将芯片由低功耗模式切换为正常工作模式。
基于此，本申请实施例提供一种芯片唤醒电路，所述芯片唤醒电路的一种可选结构示意图，如图1所示，芯片唤醒电路至少包括：第一D触发器100、信号扩展子电路200和唤醒子电路300；第一D触发器100用于在芯片处于低功耗模式的情况下，通过第一D触发器100的第一时钟接口10，接收外接设备发送的唤醒信号，基于唤醒信号输出脉冲信号；信号扩展子电路200包括至少一个第二D触发器20，每个第二D触发器20对应的第二时钟接口21用于接收芯片的时钟信号，信号扩展子电路200基于芯片的时钟信号将脉冲信号的脉冲宽度调整为第一宽度，第一宽度大于时钟信号的一个周期；唤醒子电路300，用于接收信号扩展子电路200输出的第一宽度的脉冲信号，基于第一宽度的脉冲信号将芯片的工作模式切换为正常模式。
在一些可选实施方式中，所述信号扩展子电路200在输出第一宽度的脉冲信号的情况下，向所述第一D触发器100发送清零信号；
其中，所述清零信号用于触发所述第一D触发器100输出低电平信号，以使所述第一D触发器100完成本次唤醒信号的采集。
在一些可选实施方式中，针对每个所述第二D触发器20，所述第二D触发器20通过第二时钟接口21获取所述芯片的时钟信号；所述第二D触发器20基于所述时钟信号控制所述脉冲信号的保持时间，以使所述脉冲信号的脉冲宽度为所述第一宽度。
在一些可选实施方式中，唤醒子电路的一种可选结构示意图，如图2所示，唤醒子电路可以用于检测高电平脉冲信号或低电平脉冲信号，唤醒子电路至少可以包括脉冲探测电路和上电流程计数器。其中，脉冲探测电路工作在低功耗时钟域，可以检测大于1个低功耗时钟的脉冲信号；若脉冲探测电路检测到脉冲信号，则触发上电流程计数器启动。具体地，脉冲探测电路可以是用于检测高电平脉冲信号，也可以用于检测低电平脉冲信号。图2所示的脉冲探测电路包括两个D触发器，每个D触发器的时钟（CLK）接口用于接收低功耗时钟信号，每个D触发器的D接口用于输入信号或数据，每个D触发器的Q接口用于输出信号或数据，每个D触发器的清零（CLR）接口用于传输清零信号。图2以包括2个D触发器的脉冲探测电路检测高电平脉冲信号为例，对唤醒子电路进行说明。在实际应用中，脉冲探测电路所包括的D触发器的数量可以灵活调整。
上电流程计数器工作在低功耗时钟域，上电流程计数器被启动后，根据上电流程计数器的计数值启动不同的上电步骤。图2示出了上电流程计数器的一种可选工作流程，在上电流程计数器的计数值为2时，打开电源1；在上电流程计数器的计数值为3时，打开电源2。在上电流程计数器的计数值为p时，释放1区域隔离；在上电流程计数器的计数值为q时，释放2区域隔离。在上电流程计数器的计数值为x时，释放1区域复位；在上电流程计数器的计数值为y时，释放2区域复位。在上电流程计数器的计数值为m时，释放1区域时钟；在上电流程计数器的计数值为n时，释放2区域时钟。其中，1区域和2区域可以是芯片内部的两个电源域（power domain）；作为示例，1区域可以对应芯片内的中央处理器（CentralProcessing Unit，CPU），2区域可以对应芯片的外设接口。
在一些可选实施方式中，所述芯片唤醒电路还用于开启脉冲宽度调整功能，所述脉冲宽度调整功能用于调整唤醒信号的脉冲宽度。
若开启脉冲宽度调整功能，则芯片唤醒电路输出脉冲宽度调整使能信号；在脉冲宽度调整功能开启的情况下，信号扩展子电路对外接设备发送的唤醒信号的脉冲宽度进行扩展，使得唤醒信号的脉冲宽度大于芯片的时钟信号的一个周期。
在另一些可选实施例中，若脉冲宽度调整功能未开启，则芯片唤醒电路不对外接设备发送的唤醒信号进行脉冲扩展，唤醒信号直接输出。如此，能够保证外接设备发送至芯片的唤醒信号能够透传输出；在增加芯片唤醒电路后，可以对外接设备发送的唤醒信号进行脉冲扩展，也可以不对外接设备发送的唤醒信号进行脉冲扩展，增加了芯片或电子设备的应用场景。
在一些可选实施方式中，所述芯片唤醒电路还用于配置所述信号扩展子电路200的工作方式为：唤醒信号的上升沿触发所述信号扩展子电路200工作。具体的，若第一D触发器100采集到唤醒信号的上升沿，则第一D触发器100的第一输出接口输出脉冲信号。
在一些可选实施方式中，所述芯片唤醒电路还用于配置所述信号扩展子电路200的工作方式为：唤醒信号的下降沿触发所述信号扩展子电路200工作。具体的，若第一D触发器100采集到唤醒信号的下降沿，则第一D触发器100的第一输出接口输出脉冲信号。
在一些可选实施方式中，所述芯片唤醒电路还用于配置唤醒信号调整后的脉冲宽度值。
在一些可选实施方式中，所述唤醒信号的宽度为第二宽度；所述第二宽度小于所述时钟信号的一个周期，或者所述第二宽度大于所述时钟信号的一个周期，或者所述第二宽度等于所述时钟信号的一个周期。
本申请实施例中，信号扩展子电路可以将脉冲宽度小于芯片的时钟信号的一个周期的唤醒信号，扩展为脉冲宽度为第一宽度的脉冲信号；也可以将脉冲宽度大于芯片的时钟信号的唤醒信号，扩展为脉冲宽度为第一宽度的脉冲信号；还可以将脉冲宽度等于芯片的时钟信号的唤醒信号，扩展为脉冲宽度为第一宽度的脉冲信号。其中，第一宽度为唤醒信号调整后的脉冲宽度值，第一宽度的具体数值可根据实际的应用场景灵活配置。
本申请实施例提供的芯片唤醒电路将其他芯片、或键盘等外接设备发送的唤醒信号的脉冲宽度扩展为大于芯片的时钟信号的一个周期，使得芯片内部的唤醒监测单元能够准确地采集到唤醒信号，并基于唤醒信号对芯片进行唤醒，实现芯片由低功耗模式切换为正常模式或非低功耗模式，提高了唤醒芯片的成功概率。发送唤醒信号的外接设备也可以称为唤醒信号源，通过本申请实施例，使得芯片能够适配更多的唤醒信号源，进而扩大芯片的应用场景。
本申请实施例还提供一种芯片唤醒方法，本申请实施例提供的芯片唤醒方法的一种可选处理流程，如图3所示，至少包括以下步骤：
步骤S101，在芯片处于低功耗模式的情况下，第一D触发器通过第一时钟接口接收外接设备发送的唤醒信号。
在一些实施例中，芯片唤醒方法的实施基于芯片唤醒电路实现，芯片唤醒电路中包括第一D触发器，第一D触发器的第一时钟接口用于接收外接设备发送的唤醒信号。其中，外接设备为独立于待唤醒的芯片的设备，外接设备可以是另一个芯片；外接设备也可以是鼠标、或键盘等。
在一些实施例中，在所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态。唤醒信号用于触发芯片从低功耗模式切换到正常模式，在正常模式下，芯片的第一部分功能和第二部分功能均处于运行状态。或者，唤醒信号用于触发芯片从低功耗模式切换到非低功耗模式，芯片在非低功耗模式下处于运行状态的功能的数量，大于芯片在低功耗模式下处于运行状态的功能的数量。芯片在非低功耗模式下，也可以一部分功能处于运行状态，另一部分功能处于休眠状态。
步骤S102，第一D触发器基于唤醒信号输出脉冲信号。
在一些实施例中，第一D触发器的结构示意图，如图4所示，第一D触发器可以包括三个接口，分别是第一时钟接口、第一输入接口和第一输出接口；其中，第一输入接口用D1表示，第一输出接口用Q1表示，第一时钟接口用CLK1表示；第一输入接口用于第一D触发器输入数据，第一输出接口用于第一D触发器输出信号，第一时钟接口用于输入控制信号，该控制信号可以控制第一D触发器工作。
在一些实施例中，第一D触发器的第一时钟接口（CLK1）输入的控制信号为外接设备发送的唤醒信号，通过外接设备发送的唤醒信号控制第一D触发器工作。经第一D触发器输出的脉冲信号可以是高电平脉冲信号，也可以是低电平脉冲信号。其中，用于唤醒芯片的唤醒信号可以为预先设定的，如预先设定第一类型的唤醒信号可以用于唤醒芯片，或者预先约定第一外接设备发送的唤醒信号可以用于唤醒芯片。
在具体实施时，可以通过唤醒信号的上升沿触发第一D触发器工作；具体的，若第一D触发器采集到唤醒信号的上升沿，则第一D触发器的第一输出接口输出脉冲信号。
在具体实施时，也可以通过唤醒信号的下降沿触发第一D触发器工作；具体的，若第一D触发器采集到唤醒信号的下降沿，则第一D触发器的第一输出接口输出脉冲信号。
步骤S103，信号扩展子电路基于芯片的时钟信号将脉冲信号的脉冲宽度调整为第一宽度，第一宽度大于时钟信号的一个周期。
在一些实施例中，芯片中的信号扩展子电路根据芯片的时钟信号将脉冲信号的脉冲宽度调整为第一宽度。其中，信号扩展子电路包括至少一个第二D触发器，每个所述第二D触发器对应的第二时钟接口用于接收所述芯片的时钟信号，每个第二D触发器基于芯片的时钟信号控制脉冲信号的保持时间，以使所述脉冲信号的脉冲宽度为第一宽度。
在一种可选实施例中，信号扩展子电路可以包括两个第二D触发器，两个第二D触发器分别是第二D触发器1和第二D触发器2。信号扩展子电路的一种可选结构示意图，如图5所示，第一D触发器的第一时钟接口采集或接收唤醒信号，第二D触发器1的第二时钟接口1接收芯片自身的时钟信号，第二D触发器2的第二时钟接口2接收芯片自身的时钟信号。信号扩展子电路中的各信号示意图，如图6所示，时钟信号为芯片自身的低频时钟信号；唤醒信号为独立于芯片的外接设备发送的信号，用于唤醒芯片，实现芯片从低功耗模式切换为正常模式。第一D触发器的第一时钟接口采集或接收到唤醒信号（如图6中A点所示），在第一输出接口输出高电平信号（如图6中信号1所示）。之后，第二D触发器1的第二时钟接口1采集或接收到芯片的低频时钟信号（如图6中B点所示），第二D触发器1的第二输出接口1输出高电平信号（如图6中信号2所示）。之后，第二D触发器2的第二时钟接口2采集或接收到芯片的低频时钟信号（如图6中C点所示），第二D触发器2的第二输出接口2输出高电平信号（如图6中信号3所示），并向第一D触发器的第一清零接口发送清零信号（如图6中D点所示），第一D触发器接收到清零信号后，第一输出接口输出低电平信号；至此，第一D触发器完成一次唤醒信号的采集，第一D触发器可以进行下一次唤醒信号的采集。
其中，第二D触发器1的第二输入接口1输出的高电平信号的脉冲宽度、以及第二D触发器2的第二输入接口2输出的高电平信号的脉冲宽度为第一宽度，第一宽度大于芯片自身的低频时钟信号的一个周期。第二输入接口1输出的高电平信号的脉冲宽度、以及第二输入接口2输出的高电平信号的脉冲宽度可根据实际的应用场景灵活配置，如通过增加或减少第二D触发器的数量（也可以称为级数）配置芯片的低频信号实现高电平信号的脉冲宽度为芯片的低频时钟信号的一个周期的2倍。
步骤S104，基于第一宽度的脉冲信号将芯片的工作模式切换为正常模式。
在一些实施例中，芯片内部的唤醒监测单元采集到第一宽度的脉冲信号后，将芯片的工作模式由低功耗模式切换为正常模式，在正常模式下，芯片的全部功能处于运行状态。
在另一些实施例中，芯片内部的唤醒监测单元采集到第一宽度的脉冲信号后，将第一宽度的脉冲信号作为唤醒命令，根据唤醒命令将芯片的工作模式由低功耗模式切换到非低功耗模式，芯片在非低功耗模式下处于运行状态的功能的数量，大于芯片在低功耗模式下处于运行状态的功能的数量。芯片在非低功耗模式下，也可以一部分功能处于运行状态，另一部分功能处于休眠状态。
在具体实施时，芯片内部的唤醒监测单元可以根据芯片的时钟信号对第一宽度的脉冲信号进行采样；如通过电平采样、上升沿采样或下降沿采样等多种方式对第一宽度的脉冲信号进行采样。
本申请实施例中，芯片唤醒电路将其他芯片、或键盘等外接设备发送的唤醒信号的脉冲宽度扩展为大于芯片的时钟信号的一个周期，使得芯片内部的唤醒监测单元能够准确地采集到唤醒信号，并基于唤醒信号对芯片进行唤醒，实现芯片由低功耗模式切换为正常模式或非低功耗模式，提高了唤醒芯片的成功概率。发送唤醒信号的外接设备也可以称为唤醒信号源，通过本申请实施例，使得芯片能够适配更多的唤醒信号源，进而扩大芯片的应用场景。
需要说明的是，上述图5和图6中涉及的第一D触发器和第二D触发器均为上升沿触发的D触发器。在实际应用中，第一D触发器还可以是下降沿触发的D触发器。信号扩展子电路的另一种可选结构示意图，如图7所示，第一D触发器为下降沿触发的D触发器；信号扩展子电路可以由至少一个第二D触发器构成，第二D触发器也可以是下降沿触发的D触发器。
需要说明的是，上述图5至图7中具有第一宽度的脉冲信号均为高电平脉冲信号。在实际应用中，还可以将图5至图7中的第一D触发器的反相器移到第一D触发器的输出端，实现具有第一宽度的脉冲信号为低电平脉冲信号。信号扩展子电路的又一种可选结构示意图，如图8所示，第一D触发器为上升沿触发的D触发器，第一D触发器的反相器位于的第一D触发器的第一输出端。信号扩展子电路的再一种可选结构示意图，如图9所示，第一D触发器为下降沿触发的D触发器，第一D触发器的反相器位于的第一D触发器的第一输出端。
基于图5、图7、图8和图9所述的信号扩展子电路的结构，本申请实施例中，可以灵活地选择芯片中的第一D触发器为上升沿触发的D触发器，使得唤醒信号的上升沿到来时触发唤醒芯片；也可以灵活地选择芯片中的第一D触发器为下降沿触发的D触发器，使得唤醒源信号的下降沿到来时触发唤醒芯片。本申请实施例中，可以灵活地选择第一D触发器的反相器的位置，实现输出具有第一宽度的高电平脉冲信号或者低电平脉冲信号。
在具体实施时，可以通过芯片中的寄存器配置芯片唤醒电路的结构为图5、图7、图8或图9中的任意一种结构，实现芯片唤醒电路输出具有第一宽度的高电平脉冲信号或者低电平脉冲信号。
上述图5、图7、图8和图9所述的芯片中的信号扩展子电路均包括两个第二D触发器，在实际应用中，信号扩展子电路包括的第二D触发器的数量可以为一个，或大于两个。或者，信号扩展子电路中用于实现对唤醒信号的脉冲宽度扩展的功能也可以由一个或多个计数器实现，即将上述图5、图7、图8和图9所述的芯片中的第二D触发器替换为计数器。
上述图5、图7、图8和图9所述的芯片唤醒电路结构中，具有第一宽度的脉冲信号可以经多路选择器（Multiplexer，MUX）输出。其中，MUX为多输入、单输出的逻辑电路，MUX的输入可以包括具有第一宽度的脉冲信号、外接设备发送的唤醒信号以及脉冲宽度调整使能信号。
在一些可选实施例中，若开启脉冲宽度调整功能，则芯片唤醒电路向MUX输入脉冲宽度调整使能信号；在脉冲宽度调整功能开启的情况下，信号扩展子电路对外接设备发送的唤醒信号的脉冲宽度进行扩展，使得唤醒信号的脉冲宽度大于芯片的时钟信号的一个周期；脉冲宽度扩展后的唤醒信号经MUX输出。
在另一些可选实施例中，若脉冲宽度调整功能未开启，则信号扩展子电路不对外接设备发送的唤醒信号进行脉冲扩展，唤醒信号直接输入至MUX，并经由MUX输出。如此，能够保证外接设备发送至芯片的唤醒信号能够透传输出；在增加芯片唤醒电路后，可以对外接设备发送的唤醒信号进行脉冲扩展，也可以不对外接设备发送的唤醒信号进行脉冲扩展，增加了芯片或电子设备的应用场景。
本申请实施例中，信号扩展子电路可以将脉冲宽度小于芯片的时钟信号的一个周期的唤醒信号，扩展为脉冲宽度为第一宽度的脉冲信号；也可以将脉冲宽度大于芯片的时钟信号的唤醒信号，扩展为脉冲宽度为第一宽度的脉冲信号；还可以将脉冲宽度等于芯片的时钟信号的唤醒信号，扩展为脉冲宽度为第一宽度的脉冲信号。其中，第一宽度为唤醒信号调整后的脉冲宽度值，第一宽度的具体数值可根据实际的应用场景灵活配置。
为实现上述芯片唤醒方法，本申请实施例还提供一种芯片，所述芯片至少包括：第一D触发器、信号扩展子电路和唤醒子电路；
所述第一D触发器与外接设备连接，用于在芯片处于低功耗模式的情况下，通过所述第一D触发器的第一时钟接口，接收所述外接设备发送的唤醒信号，基于所述唤醒信号向所述信号扩展子电路输出脉冲信号；
所述信号扩展子电路包括至少一个第二D触发器，每个所述第二D触发器对应的第二时钟接口用于接收芯片的时钟信号，所述信号扩展子电路基于所述芯片的时钟信号将所述脉冲信号的脉冲宽度调整为第一宽度，所述第一宽度大于所述时钟信号的一个周期；
所述唤醒子电路的输入端与所述信号扩展子电路的输出端连接，用于接收所述信号扩展子电路输出的所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述芯片的工作模式切换为正常模式；
其中，在所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态。
本申请实施例中芯片包括的第一D触发器、信号扩展子电路和唤醒子电路，可以为构成图1所示的芯片唤醒电路所包括的第一D触发器、信号扩展子电路和唤醒子电路。因此，本申请实施例提供的芯片可以为包括图1所示的芯片唤醒电路的芯片。
本申请实施例还提供一种部件，所述部件包括第一芯片和图1所示的芯片唤醒电路；所述芯片唤醒电路与第二芯片连接，用于接收第二芯片发送的唤醒信号，基于所述唤醒信号向所述第一芯片输出第一宽度的脉冲信号；所述第一芯片与所述芯片唤醒电路连接，用于接收所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述第一芯片的工作模式由低功耗模式切换为正常模式，所述第一芯片在正常模式下控制所述部件运行；其中，所述第一宽度大于所述第一芯片的时钟信号的一个周期，所述第二芯片位于所述部件内或独立于所述部件；在所述低功耗模式下，所述第一芯片的第一部分功能处于运行状态，所述第一芯片的第二部分功能处于休眠状态；在所述正常模式下，所述第一芯片的第一部分功能和所述第一芯片的第二部分功能均处于运行状态。
本申请实施例提供的部件中的芯片唤醒电路的结构和功能，与图1所示的芯片唤醒电路的结构和功能相同，此处不再赘述。
在一些可选实施例中，所述部件可以是电路板级的部件，也可以是汽车电气系统级的部件，还可以是汽车总成部件。作为示例，部件可以是车辆的发动机、底盘、车身和电气电子设备。其中，车辆的电器电子设备可以包括用于照明的大灯，控制发动机的管理设备，接收广播、导航、听音乐、娱乐等的中控设备等。
本申请实施例还提供一种电子设备，所述电子设备包括芯片和图1所述的芯片唤醒电路；
所述芯片唤醒电路与所述电子设备对应的外接设备连接，用于接收所述外接设备发送的唤醒信号，基于所述唤醒信号向所述芯片输出第一宽度的脉冲信号；
所述芯片与所述芯片唤醒电路连接，用于接收所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述芯片的工作模式由低功耗模式切换为正常模式，所述芯片在正常模式下控制所述电子设备中各部件运行；
其中，所述第一宽度大于所述芯片的时钟信号的一个周期，所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态。
本申请实施例提供的芯片唤醒电路的结构和功能，与图1所示的芯片唤醒电路的结构和功能相同，这里不再赘述。
本申请实施例提供的电子设备可以是汽车，用于发送唤醒信号的外接设备可以是用于启动汽车的车钥匙，或者汽车内部的车载终端、或汽车上的按钮等，芯片唤醒电路将外接设备发送的唤醒信号转换为第一宽度的脉冲信号，第一宽度的脉冲信号作为唤醒命令输入至汽车内部的芯片，汽车内部的芯片基于唤醒命令唤醒汽车中的部分或全部受控部件。
本申请实施例的一种可选应用场景为：汽车内的第一芯片通过向芯片唤醒电路发送控制器局域网络（Controller Area Network，CAN）总线信号，CAN总线信号为预先设定的，用于唤醒汽车内的第二芯片的信号。其中，CAN总线信号的脉冲宽度小于第二芯片的时钟信号的一个周期。芯片唤醒电路中的第一D触发器的第一时钟接口接收CAN总线信号，第一D触发器根据CAN总线信号输出脉冲信号；芯片唤醒电路中的信号扩展子电路将第一D触发器输出的脉冲信号的脉冲宽度调整为大于第二芯片的时钟信号的一个周期。芯片唤醒电路中的唤醒子电路基于所述第一宽度的脉冲信号将第二芯片的工作模式切换为正常模式；具体的，唤醒子电路向第二芯片发送第一宽度的脉冲信号，所述第一宽度的脉冲信号作为第二芯片的唤醒命令，将第二芯片的工作模式由低功耗模式切换为正常模式，实现第二芯片的唤醒。
需要说明的是，本申请实施例中涉及的芯片可以是应用于汽车上的芯片（也可以称为汽车芯片）。唤醒信号是指在汽车休眠状态下，由车载电子系统发送的信号，用于唤醒汽车芯片并恢复汽车的正常工作状态。在电动汽车中，唤醒信号的作用更加显著，因为电动汽车通常需要更加复杂的控制系统和更高的安全性能，唤醒信号可以帮助车载芯片更快速、更可靠地恢复工作状态，从而保证车辆的稳定性和安全性。
因此，汽车电动化和唤醒信号之间存在着密切的关联。汽车芯片可以为唤醒信号的发送和接收提供可靠的技术支持，帮助汽车制造商开发出更加高效、可靠、安全的唤醒信号系统。同时，唤醒信号也可以为汽车芯片的应用提供实际场景下的测试和验证，帮助芯片供应商提高产品的可靠性和稳定性。
总之，汽车电动化和汽车芯片的唤醒信号之间存在着密不可分的关系，两者之间的交互将有助于推动汽车电子化和电动化的进程，为人类创造更加便捷、安全、环保的交通出行方式。
在一些实施例中，计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、闪存、磁表面存储器、光盘、或CD-ROM等存储器；也可以是包括上述存储器之一或任意组合的各种设备。
在一些实施例中，可执行指令可以采用程序、软件、软件模块、脚本或代码的形式，按任意形式的编程语言（包括编译或解释语言，或者声明性或过程性语言）来编写，并且其可按任意形式部署，包括被部署为独立的程序或者被部署为模块、组件、子例程或者适合在计算环境中使用的其它单元。
作为示例，可执行指令可被部署为在一个计算设备上执行，或者在位于一个地点的多个计算设备上执行，又或者，在分布在多个地点且通过通信网络互连的多个计算设备上执行。
本申请实施例提供一种计算机程序产品，所述计算机程序产品包括计算机程序/指令，所述计算机程序/指令被处理器执行时实现本申请所述的芯片唤醒方法。
以上，仅为本申请的实施例而已，并非用于限定本申请的保护范围。凡在本申请的精神和范围之内所作的任何修改、等同替换和改进等，均包含在本申请的保护范围之内。
Claims (10)
1.一种芯片唤醒电路，其特征在于，所述芯片唤醒电路至少包括：第一D触发器、信号扩展子电路和唤醒子电路；
所述第一D触发器与外接设备连接，用于在芯片处于低功耗模式的情况下，通过所述第一D触发器的第一时钟接口接收所述外接设备发送的唤醒信号，基于所述唤醒信号向所述信号扩展子电路输出脉冲信号；
所述信号扩展子电路包括至少一个第二D触发器，每个所述第二D触发器对应的第二时钟接口用于接收芯片的时钟信号，所述信号扩展子电路基于所述芯片的时钟信号将所述脉冲信号的脉冲宽度调整为第一宽度，所述第一宽度大于所述时钟信号的一个周期；
所述唤醒子电路的输入端与所述信号扩展子电路的输出端连接，用于接收所述信号扩展子电路输出的所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述芯片的工作模式切换为正常模式；
其中，在所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态。
2.根据权利要求1所述的芯片唤醒电路，其特征在于，所述信号扩展子电路在输出脉冲信号的情况下，向所述第一D触发器发送清零信号；
其中，所述清零信号用于触发所述第一D触发器输出低电平信号。
3.根据权利要求1所述的芯片唤醒电路，其特征在于，
针对每个所述第二D触发器，所述第二D触发器通过第二时钟接口获取所述芯片的时钟信号；
所述第二D触发器基于所述时钟信号控制所述脉冲信号的保持时间，以使所述脉冲信号的脉冲宽度为所述第一宽度。
4.根据权利要求1至3任一项所述的芯片唤醒电路，其特征在于，
所述芯片唤醒电路还用于开启脉冲宽度调整功能，所述脉冲宽度调整功能用于调整唤醒信号的脉冲宽度。
5.根据权利要求1至3任一项所述的芯片唤醒电路，其特征在于，
所述芯片唤醒电路还用于配置所述信号扩展子电路的工作方式为：唤醒信号的上升沿触发所述信号扩展子电路工作，或唤醒信号的下降沿触发所述信号扩展子电路工作；
和/或，所述芯片唤醒电路还用于配置唤醒信号调整后的脉冲宽度值。
6.根据权利要求1至3任一项所述的芯片唤醒电路，其特征在于，所述唤醒信号的宽度为第二宽度；
所述第二宽度小于所述时钟信号的一个周期，或者所述第二宽度大于所述时钟信号的一个周期，或者所述第二宽度等于所述时钟信号的一个周期。
7.一种芯片唤醒方法，其特征在于，所述方法包括：
在芯片处于低功耗模式的情况下，第一D触发器通过第一时钟接口接收外接设备发送的唤醒信号；在所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；
所述第一D触发器基于所述唤醒信号输出脉冲信号；
信号扩展子电路基于芯片的时钟信号将所述脉冲信号的脉冲宽度调整为第一宽度，所述第一宽度大于所述时钟信号的一个周期；
唤醒子电路基于所述第一宽度的脉冲信号将所述芯片的工作模式切换为正常模式；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态；
其中，所述信号扩展子电路包括至少一个第二D触发器，每个所述第二D触发器对应的第二时钟接口用于接收所述芯片的时钟信号。
8.一种芯片，其特征在于，所述芯片至少包括：第一D触发器、信号扩展子电路和唤醒子电路；
所述第一D触发器与外接设备连接，用于在芯片处于低功耗模式的情况下，通过所述第一D触发器的第一时钟接口接收所述外接设备发送的唤醒信号，基于所述唤醒信号向所述信号扩展子电路输出脉冲信号；
所述信号扩展子电路包括至少一个第二D触发器，每个所述第二D触发器对应的第二时钟接口用于接收芯片的时钟信号，所述信号扩展子电路基于所述芯片的时钟信号将所述脉冲信号的脉冲宽度调整为第一宽度，所述第一宽度大于所述时钟信号的一个周期；
所述唤醒子电路的输入端与所述信号扩展子电路的输出端连接，用于接收所述信号扩展子电路输出的所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述芯片的工作模式切换为正常模式；
其中，在所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态。
9.一种部件，其特征在于，所述部件包括第一芯片和权利要求1至6任一项所述的芯片唤醒电路；
所述芯片唤醒电路与第二芯片连接，用于接收第二芯片发送的唤醒信号，基于所述唤醒信号向所述第一芯片输出第一宽度的脉冲信号；
所述第一芯片与所述芯片唤醒电路连接，用于接收所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述第一芯片的工作模式由低功耗模式切换为正常模式，所述第一芯片在正常模式下控制所述部件运行；
其中，所述第一宽度大于所述第一芯片的时钟信号的一个周期，所述第二芯片位于所述部件内或独立于所述部件；
在所述低功耗模式下，所述第一芯片的第一部分功能处于运行状态，所述第一芯片的第二部分功能处于休眠状态；在所述正常模式下，所述第一芯片的第一部分功能和所述第一芯片的第二部分功能均处于运行状态。
10.一种电子设备，其特征在于，所述电子设备至少包括：芯片和权利要求1至6任一项所述的芯片唤醒电路；
所述芯片唤醒电路与所述电子设备对应的外接设备连接，用于接收所述外接设备发送的唤醒信号，基于所述唤醒信号向所述芯片输出第一宽度的脉冲信号；
所述芯片与所述芯片唤醒电路连接，用于接收所述第一宽度的脉冲信号，基于所述第一宽度的脉冲信号将所述芯片的工作模式由低功耗模式切换为正常模式，所述芯片在正常模式下控制所述电子设备中各部件运行；
其中，所述第一宽度大于所述芯片的时钟信号的一个周期，所述低功耗模式下，所述芯片的第一部分功能处于运行状态，所述芯片的第二部分功能处于休眠状态；在所述正常模式下，所述芯片的第一部分功能和所述芯片的第二部分功能均处于运行状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310797120.8A CN116521248B (zh) | 2023-07-03 | 2023-07-03 | 芯片唤醒电路、芯片唤醒方法、芯片、部件及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310797120.8A CN116521248B (zh) | 2023-07-03 | 2023-07-03 | 芯片唤醒电路、芯片唤醒方法、芯片、部件及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116521248A true CN116521248A (zh) | 2023-08-01 |
| CN116521248B CN116521248B (zh) | 2023-12-15 |
Family
ID=87405100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310797120.8A Active CN116521248B (zh) | 2023-07-03 | 2023-07-03 | 芯片唤醒电路、芯片唤醒方法、芯片、部件及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116521248B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070001734A1 (en) * | 2005-06-29 | 2007-01-04 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US20080116953A1 (en) * | 2006-11-20 | 2008-05-22 | Akio Hirata | Flip-flop circuit |
| US20110119475A1 (en) * | 2009-11-13 | 2011-05-19 | International Business Machines Corporation | Global synchronization of parallel processors using clock pulse width modulation |
| CN113608605A (zh) * | 2021-07-16 | 2021-11-05 | 芯来智融半导体科技(上海)有限公司 | 一种唤醒电路、芯片系统和电子设备 |
| CN217238766U (zh) * | 2021-12-09 | 2022-08-19 | 苏州捷研芯电子科技有限公司 | 用于手持设备的低功耗控制系统 |
| CN115498986A (zh) * | 2021-06-18 | 2022-12-20 | 龙芯中科技术股份有限公司 | 谐振时钟系统及芯片 |
-
2023
- 2023-07-03 CN CN202310797120.8A patent/CN116521248B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070001734A1 (en) * | 2005-06-29 | 2007-01-04 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US20080116953A1 (en) * | 2006-11-20 | 2008-05-22 | Akio Hirata | Flip-flop circuit |
| US20110119475A1 (en) * | 2009-11-13 | 2011-05-19 | International Business Machines Corporation | Global synchronization of parallel processors using clock pulse width modulation |
| CN115498986A (zh) * | 2021-06-18 | 2022-12-20 | 龙芯中科技术股份有限公司 | 谐振时钟系统及芯片 |
| CN113608605A (zh) * | 2021-07-16 | 2021-11-05 | 芯来智融半导体科技(上海)有限公司 | 一种唤醒电路、芯片系统和电子设备 |
| CN217238766U (zh) * | 2021-12-09 | 2022-08-19 | 苏州捷研芯电子科技有限公司 | 用于手持设备的低功耗控制系统 |
Non-Patent Citations (1)
| Title |
|---|
| 倪化生 等: "基于CC2430芯片的动物机器人遥控导航系统", 《华中科技大学学报（自然科学版）》, vol. 39, pages 180 - 183 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116521248B (zh) | 2023-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111142654B (zh) | 一种多唤醒源输入的低功耗芯片架构系统及快速启动方法 | |
| CN112732341B (zh) | 车载计算平台的休眠控制方法、设备及可读存储介质 | |
| TWI303022B (en) | Wake-up reset circuit | |
| US20080215908A1 (en) | Sleep Watchdog Circuit For Asynchronous Digital Circuits | |
| US7848718B2 (en) | Method apparatus comprising integrated circuit and method of powering down such circuit | |
| CN104516296A (zh) | 一种基于外设模块的微控制器系统的唤醒方法及外设模块 | |
| US20140350698A1 (en) | Status Controlling System, Computer System, and Status Detecting Method Thereof | |
| CN103580969A (zh) | 一种lin网络从节点控制系统及方法 | |
| KR102119766B1 (ko) | 차량용 제어기 및 그것의 동작 방법 | |
| CN106066453A (zh) | 串行线调试桥 | |
| CN116521248B (zh) | 芯片唤醒电路、芯片唤醒方法、芯片、部件及电子设备 | |
| EP2247992B1 (en) | Clock switching circuits and methods | |
| CN110865959B (zh) | 一种用于唤醒i2c设备的方法及电路 | |
| CN107703810B (zh) | 自锁电子开关 | |
| CN112559082A (zh) | 终端设备及nfc时钟控制方法、nfc模块、介质 | |
| CN109002416B (zh) | 一种支持芯片低功耗调试的仿真器及方法 | |
| US20080140890A1 (en) | Electronic Circuit Arrangement For Detecting a Failing Clock | |
| CN112181896B (zh) | 运行控制设备、集成电路、无线电器件以及设备 | |
| CN110619203A (zh) | 一种基于有限状态机的逻辑看门狗实现方法 | |
| CN109408151B (zh) | 一种现场可编程门阵列配置模式自动切换装置和切换方法 | |
| CN111897763A (zh) | 控制方法、控制装置、电子设备 | |
| CN104656741B (zh) | 一种基于nios II的服务器系统不同分区的时序控制方法 | |
| CN118054771B (zh) | 无毛刺时钟切换电路及芯片、电器设备 | |
| CN113688092B (zh) | 基于单片机的低功耗安全防护控制装置 | |
| CN115599457B (zh) | 一种基于spi接口的从芯片唤醒与启动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |