CN116506063A - 发送器模块、接收器模块和通信系统 - Google Patents

发送器模块、接收器模块和通信系统 Download PDF

Info

Publication number
CN116506063A
CN116506063A CN202310002577.5A CN202310002577A CN116506063A CN 116506063 A CN116506063 A CN 116506063A CN 202310002577 A CN202310002577 A CN 202310002577A CN 116506063 A CN116506063 A CN 116506063A
Authority
CN
China
Prior art keywords
lvds
transmitter
word
bit
mii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310002577.5A
Other languages
English (en)
Inventor
A.萨尔
M.索博辛斯基
P.雅劳迪亚斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Electric Industries SAS
Original Assignee
Schneider Electric Industries SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schneider Electric Industries SAS filed Critical Schneider Electric Industries SAS
Publication of CN116506063A publication Critical patent/CN116506063A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
    • H04L1/0044—Realisations of complexity reduction techniques, e.g. use of look-up tables specially adapted for power saving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H04L1/0053—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables specially adapted for power saving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0284—Arrangements to ensure DC-balance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0296—Arrangements to ensure DC-balance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Small-Scale Networks (AREA)

Abstract

示例包括发送器模块、接收器模块和用于在单个M‑LVDS线路上交换以太网媒体访问控制帧的通信系统。

Description

发送器模块、接收器模块和通信系统
技术领域
本发明涉及一种发送器模块和一种接收器模块，适用于在单个多点低压差分信号M-LVDS线路上交换以太网帧。本公开发现了一种有利但决不限制在可编程逻辑控制器PLC之间交换以太网帧的应用。
背景技术
在工业网络中，PLC交换可用于控制所述PLC行为的数据。通常，在此类工业网络中，PLC使用菊花链拓扑而连接。
在菊花链拓扑中，PLC顺序连接。从发送PLC到接收PLC发送帧要求菊花链拓扑中位于发送PLC和接收PLC之间的每个PLC将从上游PLC接收的帧转发到下游PLC，直到帧被接收PCL接收。尽管菊花链拓扑的优势在于它具有成本效益和稳健性，但具有大量PLC并使用菊花链拓扑的工业网络可能具有不可忽略的延迟，这可能与通常适用于此类PLC的近乎实时的约束不兼容。此外，使用菊花链拓扑结构不允许轻松移除或添加PLC。
克服上述问题的一种解决方案是使用连接多个PLC的多点低压信号(M-LVDS)线路。当PLC在M-LVDS线路上发送数据时，它可以同时被连接到M-LVDS线路上的所有其他PLC接收，从而减少延迟。然而，此类工业网络通常交换以太网媒体访问控制(MAC)帧，当使用标准媒体独立接口MII时，需要至少7条M-LVDS线路来承载MII发送器信号，或在千兆位MII(GMII)的情况下需要至少11条M-LVDS线路。拥有大量M-LVDS线路会增加PLC的复杂性和功耗，还会增加以太网M-LVDS背板解决方案所需的空间。
本发明旨在减轻这些问题。
发明内容
因此，本公开的目的是提出一种用于在单个多点低压差分信号M-LVDS线路上发送以太网媒体访问控制MAC帧的发送器模块，所述发送器模块包括：
第一发送器媒体独立接口MII，包括用于接收以太网MAC帧的位的并行数据线，该以太网MAC帧将在单个M-LVDS线路上发送，
8b/10b编码单元，适用于对8位字进行编码以产生10位字，其中8位字包括在第一发送器MII的并行数据线上接收到的以太网MAC帧的位，
串行化单元，适用于串行化10位字，
M-LVDS发送器单元，用于在单个M-LVDS线路上发送串行化的10位字。
因此，根据本公开的发送器模块适于在单个M-LVDS线路上，即在承载差分M-LVDS信号的单对电线上，发送从数据线接收的数据和从MII的时钟线接收的时钟信号。因此，根据本公开的发送器模块降低了使用M-LVDS技术发送以太网MAC帧所需的功耗、空间、成本和复杂性。
可选地，发送器模块还包括发送器有限状态机FSM，用于依次向8b/10b编码单元提供以太网MAC帧的8位字，发送器FSM读取由并行数据线接收到的以太网MAC帧的位并形成8位字。
可选地，发送器FSM配置成在以太网MAC帧中增加8位M-LVDS前导字，所述8位M-LVDS前导字包括用于恢复发送器模块的时钟的时钟同步字和用于恢复发送帧的字的开始的时间同步字。这里，发送帧(下文中的M-LVDS帧)应该被理解为包括以太网MAC帧和M-LVDS字的帧，允许这种以太网MAC帧在单个M-LVDS线路上发送和恢复。这种选项允许接收器模块恢复发送器模块的时钟和M-LVDS帧的字的开始。
可选地，8位M-LVDS前导字包括用于将单个M-LVDS线路的电平设置为预定电平的线字。这种选项允许在发送以太网MAC帧之前稳定线路的电平。
可选地，发送器FSM配置为用指示以太网MAC帧的开始的字替换以太网MAC帧的以太网MAC前导的第一字。此类选项允许接收器模块恢复以太网MAC帧的开始。
可选地，发送器模块还包括：第二发送器MII，包括用于接收要在M-LVDS线路上发送的另一以太网MAC帧的位的并行数据线，以及仲裁器，适于选择由第一或第二发送器MII发送的哪个以太网MAC帧将在M-LVDS线路上发送。这种选项允许使用单个M-LVDS线路发送从不同类型的发送器MII接收的以太网MAC帧。
可选地，第一发送器MII对应于包括四条数据线的标准MII，并且第二发送器MII对应于包括七条数据线的千兆位MII，GMII。这种选项允许发送使用标准MII或GMII接收的以太网MAC帧，即使用单个M-LVDS线路以不同的数据速率。
本公开的另一目的提出了一种接收器模块，用于在单个多点低压差分信号M-LVDS线路上接收以太网媒体访问控制MAC帧，所述接收器模块包括：
M-LVDS接收器单元，用于在单个M-LVDS线路上接收串行位流，其中串行位流包括8b/10b编码方案的10位字，
时钟数据恢复CDR单元，适于从由M-LVDS接收器单元接收的串行位流中恢复时钟，并基于恢复的时钟从串行位流中提取位于，
反串行化单元，适用于反串行化提取的位以形成10位字，
8b/10b解码单元，适用于解码10位字以产生8位字，
接收器媒体独立接口MII，包括并行数据线，用于输出在单个M-LVDS线路上接收到的以太网MAC帧的位，其中以太网MAC帧的位对应于由8b/10b解码单元产生的8位字的位。
因此，根据本公开的接收器模块适于在单个M-LVDS线路上接收以太网MAC帧，即在承载差分M-LVDS信号的单对电线上。因此，根据本公开的发送器模块降低了使用M-LVDS技术恢复以太网MAC帧所需的功耗、空间、成本和复杂性。
可选地，CDR单元适用于对串行位流进行过采样以恢复所述串行位流的时钟，并且CDR单元包括CDR存储器，该CDR存储器包括至少两个存储位并且适于存储从串行位流中提取的位。这样的选项允许补偿发送器模块的发送器时钟和接收器模块的时钟之间的一些物理差异。
可选地，所述反串行化单元适于检测对应于同步字的10位字，并将所述同步字之后的10位字发送给8b/10b解码单元。此类选项允许检测由发送器模块发送的M-LVDS帧中的10位字的开始。
可选地，8b/10b解码单元包括用于将10位字匹配到8位字的解码表，8b/10b解码单元适于基于10位字进行检测错误。这种选项允许根据10位字检测接收到的M-LVDS帧上的错误。
可选地，当10位字与解码表中的8位字没有关联时，或者当属于两个连续10位字的预定多个连续位对应于相同值时，解码单元检测到错误。这样的选项允许在以下情况下检测接收到的M-LVDS帧上的错误：
-当M-LVDS帧的10位字和解码表的8位字之间没有关联时，或者
-当存在属于对应于相同值的两个连续10位字的预定多个连续位时。
可选地，接收器有限状态机，其中接收器FSM适于基于连续8位字来确定错误。这种选项允许接收器FSM基于解码帧确定错误，例如通过确定解码帧的连续8位字不对应于预期格式。
可选地，8b/10b解码单元和接收器FSM适用于向反串行化单元发送错误信号。这种选项允许8b/10b解码单元和接收器FSM都向反串行化单元发送错误信号，例如当8b/10b解码单元或接收器FSM检测到错误时。
本公开的另一目的提出了一种用于在连接到相同的单个多点低压差分信号M-LVDS线路的多个通信装置之间交换以太网媒体访问控制MAC帧的通信系统，其中：
至少一个通信装置包括根据本公开的发送器模块，其连接到单个M-LVDS线路，
至少一个通信装置包括根据本公开的接收器模块，其连接到单个M-LVDS线路。
因此，根据本公开的通信系统允许通信装置使用单个M-LVDS线路交换以太网MAC帧。因此，根据本公开的通信系统降低了不同通信装置10的功耗，同时通过去除M-LVDS线路降低了通信系统的空间、成本和复杂性。
附图说明
图1显示了通信系统的示例，用于在单个多点低压差分信号M-LVDS线路上交换以太网媒体访问控制MAC帧。
图2说明了用于在单个M-LVDS线路上传输以太网MAC帧的发送器模块的非限制性示例。
图3说明了用于在单个M-LVDS线路上接收以太网MAC帧的接收器模块的非限制性示例。
图4说明了M-LVDS帧的非限制性示例。
具体实施方式
本公开适用于发送器模块2、接收器模块3和通信系统1，通信系统用于在连接到相同的多点低压差分信号M-LVDS线路4的多个通信装置10之间交换以太网媒体访问控制MAC帧。
通信系统1可以是多点通信系统，即可以连接多个发送器模块2和多个接收器的通信系统。
通信系统的示例：
图1中示出了包括连接到相同的M-LVDS线路的多个通信装置10的通信系统1的示例。通信装置10可以包括发送器模块2。通信装置10可以包括接收器模块3。通信装置10可以包括发送器模块2和接收器模块3。在一些示例中，通信装置10可以是可编程逻辑控制器PLC。
发送器模块2在本公开中应理解为实现开放系统互连OSI模型的物理层、PHY层并适用于在单个M-LVDS线路上发送以太网MAC帧的电子单元。要发送的以太网MAC帧由发送器模块2经由媒体独立接口MII接收，MII包括并行数据线并将发送器模块2连接到OSI模型的MAC层。
媒体独立接口(MII)对应于标准接口(IEEE 802.3)，用于在OSI模型中的MAC层和PHY层之间交换数据。发送器模块2可以使用一种或多种类型的MII与MAC层交换数据。在一些示例中，MII的类型包括标准MII、千兆位媒体独立接口GMII、精简媒体独立接口RMII或精简千兆位媒体独立接口RGMII。
标准MII通常可以包括MAC层和PHY层之间的七条发送线。七条线包括四条数据线，每条数据线以25Mbits/s发送数据，从而提供100Mbit/s的数据速率，时钟线，用于发送时钟信号，使能线，用于指示何时发送数据以及可选的错误线，用于指示何时发生错误。
GMII可以包括MAC和PHY层之间的11条发送线。十一条线包括八条数据线，每条数据线以125Mbits/s发送数据，从而提供1Gbit/s的数据速率，时钟线，用于发送时钟信号，使能线，用于指示何时发送数据以及可选的错误线，用于指示何时发生错误。
RMII可以包括MAC层和PHY层之间的四条发送线。这四条线包括两条数据线，每条数据线以50Mbits/s发送数据从而提供100Mbit/s的数据速率，用于发送时钟信号的时钟线和用于指示何时发送数据的使能线。
因此，根据本公开的发送器模块2适用于在单个M-LVDS线路4上发送从数据线接收的数据和从时钟线接收的时钟信号以及从MII的使能和错误线接收的数据，即在承载差分M-LVDS信号的单对电线上。特别地，要强调的是，在本公开中时钟信号不在专用的M-LVDS线路上发送，而是在与从数据线接收的数据相同的M-LVDS线路4上嵌入和发送。此外，需要强调的是，从所有数据线(即4条用于MII，8条用于GMII等)接收的数据在相同的M-LVDS线路4上发送，即在同一对电线上发送，而不是在单独的M-LVDS线路上发送。
需要注意的是，在MAC层和PHY层之间交换数据的MII发送不能被中断。因此，一旦开始发送，就应该一次发送整个以太网MAC帧。由于MII的功能，由MII多次发射以太网MAC帧是复杂的。
接收器模块3在本公开中应理解为实现OSI模型的PHY层的电子单元，适用于接收在单个M-LVDS线路上发送的以太网MAC帧，并适用于使用MII层将此类以太网帧发送到MAC。通信装置10的接收器模块3适于接收由另一通信装置10的发送器模块2发送的以太网MAC帧。
通信系统1包括通信装置10，每个通信装置10包括根据本公开的至少一个发送器模块2或一个接收器模块3，从而允许使用单个M-LVDS线路在通信装置10之间交换以太网MAC帧，即单对电线。因此，相对于现有技术的通信系统，根据本公开的通信系统1减少了不同通信装置10的功耗，同时通过去除M-LVDS线路减少了通信系统的空间、成本和复杂性。
发送器模块的示例：
下面将参考图2描述根据本公开的发送器模块2的非限制性示例。
发送器模块2的示例包括第一发送器MII接口21、第一发送器MII存储器22、发送器有限状态机FSM 23、8b/10b编码单元24、串行化单元25和M-LVDS发送器26。
第一发送器MII 21包括用于接收要在M-LVDS线路上发送的以太网MAC帧的位的并行数据线(TXDn)、用于在PHY和MAC层之间交换时钟信号的时钟线(TX_CLK)、用于指示何时发送数据的使能线(TX_EN)以及用于指示何时发生错误的可选错误线(TX_ER)。并行数据线的数量取决于所使用的MII类型。上面介绍了MII的类型及其特征。第一发送器MII 21可以对应于上面呈现的任何一种类型。
第一发送器MII 21允许基于使能线(TX_EN)界定以太网MAC帧。即，发送器MII 21能够标记对应于以太网MAC帧的开始的位并且标记对应于以太网MAC帧的结束的另一位。
第一发送器MII存储器22对应于用于存储从第一发送器MII 21接收的数据的存储器。第一发送器MII存储器22可以被管理为先进先出FIFO存储器。第一发送器MII存储器22允许补偿与使用MII的发送相关联的时钟与和发送器模块2相关联的时钟之间的差异。发送器模块2的时钟在下文中将被指定为发送器时钟。实际上，根据所使用的MII类型，与MAC层和PHY层之间的以太网MAC帧发送相关联的时钟和数据速率将有所不同。
在第一发送器MII对应于标准MII的一些示例中，第一发送器MII存储器可以适于存储单个以太网MAC帧。
发送器FSM 23格式化在单个M-LVDS线路4上发送的以太网MAC帧。具体而言，发送器FSM 23相继地提供从发送器MII 21接收到的以太网MAC帧的8位字到8b/10b编码单元24。发送器FSM读取并行数据线接收到的以太网MAC帧的位，并形成8位字，由8b/10b编码单元编码。
在一些示例中，发送器FSM 23可以监控发送器MII存储器22，并且当以太网MAC帧存储在这样的发送器MII存储器22中时，发送器FSM 23相继地将以太网MAC帧的数据发送到8b/10b编码单元。
发送器FSM 23还将M-LVDS字添加到从MII接收的以太网MAC帧，从而形成M-LVDS帧，使得以太网MAC帧可以在单个M-LVDS线路上发送。M-LVDS帧在本公开中应当被理解为包括从发送器MII 21接收的以太网MAC帧和M-LVDS字的帧，允许以太网MAC帧在以单个M-LVDS线路中发送之后在接收器模块3中被恢复。M-LVDS字可以包括对应于MLVDS帧的头部的M-LVDS前导字。M-LVDS字还可以包括对应于M-LVDS帧的结束的M-LVDS结束字。
因此，发送器FSM 23向8b/10b编码单元发送对应于M-LVDS 8位字的8位字和对应于以太网MAC帧的8位字。
在一些示例中，M-LVDS前导字包括用于将单个M-LVDS线路的电平设置为预定电平的线字。在某些示例中，线字的所有位都设置为相同的值，0或1。
在一些示例中，M-LVDS前导字包括用于恢复接收器模块3中的发送器时钟的时钟同步字。在一些示例中，时钟同步字可以对应于M-LVDS帧中线字之后的字。实际上，可以通过在单个M-LVDS线路上发送时钟同步字之前将线路设置为预定电平来减少在接收器模块3处恢复发送器时钟的错误。在一些示例中，时钟同步字对应于8/10b编码单元24中的D10.2字符。
在一些示例中，M-LVDS前导字包括用于恢复M-LVDS帧的字的开始的时间同步字。在一些示例中，时间同步字可以对应于M-LVDS帧中时钟同步字之后的字。实际上，一旦在接收器模块3中恢复了发送器时钟，接收器模块3应该能够识别M-LVDS帧的不同字。在一些示例中，时钟同步字对应于8/10b编码单元24中的K28.5符号。
在一些示例中，M-LVDS结束字包括指示以太网MAC帧结束的结束字。在一些示例中，结束字对应于8/10b编码单元24中的K28.4符号。
在一些示例中，M-LVDS结束字包括用于在发送之后将M-LVDS线路设置在预定电平的线字。在这样的示例中，M-LVDS帧中的线字可以直接跟在指示以太网MAC帧结束的结束字之后。
在一些示例中，发送器FSM 23配置为用指示以太网MAC帧的开始的开始字替换以太网MAC帧的以太网MAC前导码的第一字。以太网MAC前导码的第一字对应于发送器MII 21接收到的以太网MAC帧的第一字。因此，通过用开始字替换以太网前导码的第一字，接收器模块3能够识别这样的开始字并识别以太网MAC帧的开始。在一些示例中，开始字可以对应于M-LVDS帧中时间同步字之后的字。即，以太网MAC帧的开始可以跟在M-LVDS帧中的时间同步字之后。在一些示例中，开始字对应于8/10b编码单元24中的K28.3符号。
参考图4，示出了适于在单个M-LVDS线路4上发送的M-LVDS帧的非限制性示例。如上所述，M-LVDS帧的示例包括线字Lw以将M-LVDS线路的电平设置为预定电平。线字Lw后面跟着时钟同步字CSw，这样接收器模块3可以恢复发送器模块2的时钟。然后，时钟同步字CSw后面跟着时间同步字TSw，这允许恢复M-LVDS帧的字的开始。时钟同步字CSw后面跟着开始字Bw，它替换以太网MAC帧EMF的第一字。开始字允许接收器模块3检测以太网MAC帧EMF的开始。在以太网MAC帧EMF之后，M-LVDS帧包含结束字，允许接收器模块检测以太网MAC帧EMF的结束。
回到图2，发送器模块2的示例包括适于对8位字进行编码以产生10位字的8b/10b编码单元24。8位字包括在第一发送机MII的并行数据线上接收到的以太网MAC帧的位。8位字由发送机FSM 23顺序发送。由8b/10单元编码的8位字还可以包括M-LVDS前导字。
在一些示例中，编码单元24包括用于将8位字匹配到10位字的已知编码表。在一些其他示例中，可以建立新的编码表，使得要在M-LVDS线路上发送的预定多个连续位包括大于预定阈值的多个转变。在一些替代示例中，编码表构建成使得要发送的预定多个连续位包括低于另一预定阈值的多个相同值。在一些示例中，编码表构建成使得M-LVDS帧的5个连续位包括至少一个转变或至多四个相同值。在M-LVDS帧上有大量的转变允许恢复接收器模块3中的发送器时钟。
因此，在编码单元24的输出，发送器模块2的示例已生成形成要发送的形成M-LVDS帧的10位字，其中10位字提供循环状态变化，这使得能够直接使用10位字在接收器侧实现时钟恢复。因此，没有必要使用专用M-LVDS线路来发送时钟信号，因为时钟信息直接嵌入到根据MII数据线上接收到的位确定的10位字中。
发送器模块2的示例然后包括串行化单元25以串行化包括10位字的M-LVDS帧。串行化单元25以期望的速度顺序地将M-LVDS帧的字的位提供给M-LVDS发送器单元26，以便发送M-LVDS线路的位。
发送模块2的示例还包括M-LVDS发送器单元26，用于在M-LVDS线路上发送M-LVDS帧的串行化的10位字。M-LVDS发送器单元26根据在发送器模块2的发送器时钟从串行化单元25接收到的位的值在M-LVDS线路(即，一对电线)上施加预定的差分电压。
在一些示例中，发送器模块2包括第二发送器MII和仲裁器。第二发送器MII还包括用于接收要在M-LVDS线路上发送的另一以太网MAC帧的位的并行数据线。仲裁器适于选择由第一或第二发送器MII接收的以太网MAC帧中的哪一个将在M-LVDS线路上发送。在一些示例中，仲裁器包括与每个发送器MII相关联的优先级值，并且仲裁器适于基于这样的优先级值来选择要发送的以太网MAC帧。
在一些示例中，第一发送器MII对应于标准MII，而第二发送器MII对应于GMII。在这样的示例中，第一发送器MII包括四个数据线而第二发送器MII包括八个数据线。
在一些示例中，发送器模块2包括第二发送器MII存储器，并且仲裁器适于当仲裁器检测到第一和第二发送器存储器都存储了以太网MAC帧时选择由第一或第二发送器MII发送的以太网MAC帧中的哪一个将在M-LVDS线路上发送。仲裁器可以例如向发送器FSM 23指示要优先处理的发送器存储器。
在一些示例中，发送器FSM 23配置为当在发送器MII存储器上发生下溢或上溢时在M-LVDS帧上添加错误字。在一些示例中，错误字对应于8/10b编码单元24中的K28.2符号。
接收器模块的示例：
参考图3，下面将描述根据本公开的接收器模块3的非限制性示例。接收器模块3适于与根据本公开的发送器模块2一起工作。
接收器模块3的示例包括M-LVDS接收器单元31、时钟数据恢复CDR单元32、反串行化单元33、8b/10b解码单元34、接收器FSM 35、接收器MII存储器36和接收器MII 37。
接收器MII 37包括用于将从M-LVDS线路接收的以太网MAC帧的位发送到接收器模块3的MAC层的并行数据线(RXDn)、用于交换时钟信号的时钟线(RX_CLK)、用于指示何时发送数据的数据有效线(RX_DV)、用于指示何时发生错误的错误线(RX_ER)。并行数据线的数量取决于所使用的MII类型。接收器MII 37可以对应于上述任何一种类型。
M-LVDS接收器单元31适用于接收单个M-LVDS线路4上的串行位流。
CDR单元32适用于从M-LVDS接收器单元31接收的串行位流中恢复发送器时钟。在一些示例中，CDR单元32适用于对串行位流进行过采样，以恢复这种串行位流的发送器时钟。因此，CDR单元32与适于比发送器模块2的发送机时钟快数倍地工作的CDR时钟相关联。
在一些示例中，基于与时钟同步字相对应的M-LVDS前导字来恢复发送器时钟。在这样的示例中，发送器时钟基于包括在时钟同步字中的转变来恢复。
CDR单元32可以包括CDR存储器，该CDR存储器包括至少两个存储位。CDR单元32适用于将从串行位流中提取的位存储在CDR存储器中。这样的CDR存储器包括至少两个位以补偿发送器模块2的发送器时钟和接收器模块3的时钟(以下称为接收器时钟)之间的一些物理差异。
然后，提取的位由反串行化单元33反串行化以形成10位字。在一些示例中，反串行化单元33可以适于通过监测由CDR单元32提取的位来检测对应于时间同步字的M-LVDS前导字。时间同步字一旦被反串行化单元检测到，就允许反串行化单元33在时间同步字之后形成10位字。
反串行化单元33以两种不同的模式运行：
-搜索模式，其中反串行化单元33通过监测CDR单元32提取的位来搜索时间同步字，以及
-发送模式，其中反串行化单元33在检测到时间同步字之后形成10位字并将其发送到8b/10b解码单元34。
在搜索模式中，反串行化单元33不基于由CDR单元32提取的位来形成和发送10位字到8b/10b解码单元34。实际上，这样提取的位不对应于M-LVDS帧，但对应于CDR单元32在M-LVDS线路上读取的随机值。
反串行化单元33形成的10位字然后发送到8b/10b解码单元34进行解码，以产生8位字。在一些示例中，8b/10b解码单元包括用于匹配10位字至8位字的解码表。基于8b/10b编码单元23的编码表确定8b/10b解码单元34的解码表。
在一些示例中，8b/10b解码单元34适用于基于与解码表中的8位字相关联的10位字检测错误。在一些示例中，当10位字与解码表中的8位字不相关时，由解码单元34检测错误。当属于两个连续的10位字的预定多个连续位对应于相同值时，也可以检测到错误。如上所述，由8b/10b编码单元产生的10位字最好包括转变以恢复发送器模块2的发送器时钟。因此，当两个连续10位字的预定多个连续位对应于相同值时，则可以检测到错误。
在一些示例中，当8b/10b解码单元34检测到错误时，8b/10b解码单元34适合于向反串行化单元33发送错误信号。在接收到错误信号时，反串行单元33可以停止向8b/10b解码单元34发送10位字并且可以监控提取的位以检测同步字(即可以切换到搜索模式)。
在一些示例中，当8b/10b解码单元34检测到错误时，8b/10b解码单元34适于向接收器MII 37发送错误信号，使得接收器MII 37可以使用错误线(RX_ER)发送错误信号。
然后，接收器模块3的示例可以包括接收器FSM 35，其适于在接收器MII存储器36中顺序地写入从8位解码单元接收的以太网MAC帧。
接收器FSM 35还适用于根据连续的8位字确定错误。接收器FSM35对应于知道M-LVDS帧的格式的单元。接收器FSM 35由此适于确定连续的8位字是否对应于M-LVDS帧的格式。在一些示例中，接收器FSM适合确定以太网MAC帧是否包含开始字或结束字。在一些示例中，接收器FSM适于检测M-LVDS帧是否包含错误字。
在一些示例中，当接收器FSM 35检测到错误时，接收器FSM 35适于向反串行化单元33发送错误信号。在接收到错误信号时，反串行化单元33可以停止向8b/10b解码单元34发送10位字并且可以监测提取的位以检测同步字。
在一些示例中，接收器FSM 35还适用于向接收器MII 37发送错误信号，使得接收器MII 37可以使用错误线(RX_ER)发送错误信号。
在一些示例中，接收器FSM 35适用于在以下情况下向接收器MII 37和/或反串行化单元33发送错误信号：
-接收器FSM 35检测到M-LVDS帧上的错误字，
-接收器FSM 35检测到M-LVDS帧的格式中的错误，
-接收器FSM检测到接收器MII存储器上的下溢或上溢。
接收器MII存储器36对应于存储要使用接收器MII 37发送到MAC层的数据的存储器。接收器MII 37包括并行数据线，用于在M-LVDS线路上输出从发送器模块2接收的以太网MAC帧的位。以太网MAC帧的位对应于8b/10b解码单元产生的8位字的位。
在一些示例中，当接收器MII存储器36达到MII阈值时，使用接收器MII 37的并行数据线(RXDn)将存储在接收器MII存储器36中的位输出到MAC层。MII阈值取决于用于接收器MII的MII的类型。
在一些示例中，接收器MII对应于标准MII，接收器MII存储器36可以适于存储少量位，例如在8位和512位之间并且优选地在8位和32位之间。
事实上，标准MII的数据速率(100Mb/s)，甚至通过在发送器模块2级别基于以太网MAC帧的8位字形成10位字(这增加了25％(125Mb/s)),要发送的数据，由M-LVDS的数据速率(200Mbits/s)支持。因此，M-LVDS的数据速率允许使用标准MII交换以太网MAC帧的接收器模块3和发送器模块2同步，使得接收器模块3可以将以太网MAC帧发送到其MAC层，而无需存储整个以太网MAC帧。在这种情况下，发送器模块2和接收器模块3几乎工作在同一时钟上(不同之处在于发送器时钟和接收器时钟之间的物理差异)。换句话说，接收器MII存储器被接收器MII消耗的速度与被发送器模块2的发送数据速率重新填充的速度一样快，因此可以仅包括很少的位，同时避免由于在发送结束前发生接收器MII存储器中的数据丢失而中断以太网MAC帧到MAC层的发送的风险。
事实上，上面已经解释过，由于MII的功能，以太网MAC帧的发送不能分多次发送，而在使用MII时应该一次发送。因此，一旦开始使用MII的以太网MAC帧发送，就不能中断所述发送。也就是说，大多数情况(例如GMII)需要接收器MII存储器36至少具有存储整个以太网MAC帧(大约2kBytes)的容量，以便当接收器MII存储器已经存储了整个以太网MAC层时，启用使用MII到MAC层的发送。
在使用标准MII的示例中，发送器模块2的MAC层与接收器模块3的MAC层之间的发送延迟因此随着接收器MII存储器的大小而减少，因为这种接收器MII存储器在使用接收器MII发送此类帧之前不需要存储整个以太网MAC帧。
在一些示例中，接收器模块3可以包括多个接收器MII。多个接收器MII可以具有不同的类型，例如标准MII和GMII。每个接收器MII可以包括与其相关联的接收器MII存储器。如上所述，当接收器MII对应于GMII时，其关联的接收器MII存储器可适于存储整个以太网MAC帧。
在包括几个接收器MII的一些示例中，接收器FSM 35可以确定以太网MAC帧被发送到哪个接收器MII并且将8位发送到对应的接收器MII存储器。
通信系统1包括通信装置10，通信装置10包括根据本公开的至少一个发送器模块2或一个接收器模块3，从而允许使用单个M-LVDS线路在通信装置10之间交换以太网MAC帧。因此，相对于现有技术的通信系统，根据本公开的通信系统1减少了不同通信装置10的功耗，同时通过去除M-LVDS线路减少了通信系统的空间、成本和复杂性。
因此，包括通信装置10的通信系统1，每个通信装置10包括发送器模块2的至少一个示例或接收器模块3的一个示例，如上所述允许使用单个M-LVDS线路在不同的通信装置10之间交换以太网MAC帧。

Claims (15)

1.一种用于在单个多点低压差分信号M-LVDS线路上发送以太网媒体访问控制MAC帧的发送器模块，所述发送器模块包括：
第一发送器媒体独立接口MII，包括用于接收以太网MAC帧的位的并行数据线，该以太网MAC帧将在单个M-LVDS线路上发送，
8b/10b编码单元，适用于对8位字进行编码以产生10位字，其中8位字包括在第一发送器MII的并行数据线上接收到的以太网MAC帧的位，
串行化单元，适用于串行化10位字，
M-LVDS发送器单元，用于在单个M-LVDS线路上发送串行化的10位字。
2.根据权利要求1所述的发送器模块，还包括发送器有限状态机FSM，用于将以太网MAC帧的8位字顺序地提供给8b/10b编码单元，发送器FSM读取并行数据线接收的以太网MAC帧的位并形成8位字。
3.根据权利要求2所述的发送器模块，其中，发送器FSM配置为将8位M-LVDS前导字添加到以太网MAC帧并且其中8位M-LVDS前导字包括用于恢复发送器模块的时钟的时钟同步字和用于恢复发送帧的字的开始的时间同步字。
4.根据权利要求3所述的发送器模块，其中，所述8位M-LVDS前导字包括用于将单个M-LVDS线路的电平设置为预定电平的线字。
5.根据权利要求2至5中任一项所述的发送器模块，其中，发送器FSM配置为用指示以太网MAC帧的开始的字替换以太网MAC帧的以太网MAC前导码的第一字。
6.根据前述权利要求中任一项所述的发送器模块，包括：
第二发送器MII，包括并行数据线，其用于接收要在M-LVDS线路上发送的另一以太网MAC帧的位，
仲裁器，适于选择由第一或第二发送器MII发送的以太网MAC帧中的哪一个将在M-LVDS线路上发送。
7.根据权利要求6所述的发送器模块，其中，第一发送器MII对应于包括四条数据线的标准MII，并且其中第二发送器MII对应于包括七条数据线的千兆位MII。
8.一种用于在单个多点低压差分信号M-LVDS线路上接收以太网媒体访问控制MAC帧的接收器模块，所述接收器模块包括：
M-LVDS接收器单元，用于在单个M-LVDS线路上接收串行位流，其中串行位流包括8b/10b编码方案的10位字，
时钟数据恢复CDR单元，适于从M-LVDS接收器单元接收的串行位流中恢复时钟，并基于恢复的时钟从串行位流中提取位，
反串行化单元，适用于反串行化提取的位以形成10位字，
8b/10b解码单元，适用于解码10位字以产生8位字，
接收器媒体独立接口MII，包括并行数据线，其用于输出在单个M-LVDS线路上接收到的以太网MAC帧的位，其中以太网MAC帧的位对应于由8b/10b解码单元产生的8位字的位。
9.根据权利要求8所述的接收器模块，其中，所述CDR单元适于对所述串行位流进行过采样以恢复所述串行位流的时钟，并且其中所述CDR单元包括CDR存储器，所述CDR存储器包括至少两个存储位并且被适配成存储从串行位流中提取的位。
10.根据权利要求8或9中任一项所述的接收模块，其中，所述反串行化单元适于检测与同步字对应的10位字，并将所述同步字之后的10位字发送至8b/10b解码单元。
11.根据权利要求10所述的接收器模块，其中，所述8b/10b解码单元包括用于将10位字匹配到8位字的解码表，并且其中8b/10b解码单元适于基于10位字检测错误。
12.根据权利要求11所述的接收器模块，其中，当解码表中10位字不与8位字相关联时或者当属于两个连续10位字的预定的多个连续位对应于相同值时，解码单元检测到错误。
13.根据权利要求8至12中任一项所述的接收器模块，包括接收器有限状态机，其中所述接收器FSM适于基于连续的8位字来确定错误。
14.根据权利要求13所述的接收器模块，其中，8b/10b解码单元和接收器FSM适于向反串化单元发送错误信号。
15.一种用于在连接到相同的单个多点低压差分信号M-LVDS线路的多个通信装置之间交换以太网媒体访问控制MAC帧的通信系统，其中：
至少一个通信装置包括根据权利要求1至7中任一项所述的发送器模块，其连接到单个M-LVDS线路，
至少一个通信装置包括根据权利要求8至14中任一项所述的接收器模块，其连接到单个M-LVDS线路。
CN202310002577.5A 2022-01-25 2023-01-03 发送器模块、接收器模块和通信系统 Pending CN116506063A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22305077.4 2022-01-25
EP22305077.4A EP4216516A1 (en) 2022-01-25 2022-01-25 Transmitter and receiver module, communication system for exchanging ethernet frames on a single m-lvds line

Publications (1)

Publication Number Publication Date
CN116506063A true CN116506063A (zh) 2023-07-28

Family

ID=80682766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310002577.5A Pending CN116506063A (zh) 2022-01-25 2023-01-03 发送器模块、接收器模块和通信系统

Country Status (3)

Country Link
US (1) US20230239180A1 (zh)
EP (1) EP4216516A1 (zh)
CN (1) CN116506063A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118093482A (zh) * 2024-04-25 2024-05-28 中国科学院长春光学精密机械与物理研究所 基于lvds端口的高速异步数据传输方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203143955U (zh) * 2013-03-21 2013-08-21 中船第九设计研究院工程有限公司 一种以太网构架的门式起重机plc现场总线网络
CN105573239A (zh) * 2016-01-11 2016-05-11 南京南瑞集团公司 一种高速背板总线通讯控制装置及方法
CN110858811B (zh) * 2018-08-24 2022-01-18 华为技术有限公司 测量时延的方法和网络设备

Also Published As

Publication number Publication date
US20230239180A1 (en) 2023-07-27
EP4216516A1 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
US6891845B2 (en) Method and apparatus for adapting to a clock rate transition in a communications network using idles
US8838822B2 (en) Media converter and a system for mutually converting a packet-based data stream into a serial data stream
US5995512A (en) High speed multimedia data network
KR100823385B1 (ko) 고기능 프로브로부터 논리 분석기로의 정보 전송 방식
US5748684A (en) Resynchronization of a synchronous serial interface
US8155136B2 (en) Single network interface circuit with multiple-ports and method thereof
US8107499B2 (en) Speed negotiation for multi-speed communication devices
US6757348B1 (en) High-speed coordinated multi-channel elastic buffer
EP0622711B1 (en) Digital communication network data transmission method and apparatus
US20120236878A1 (en) Packet Network Interface Apparatus and Method
US20020021720A1 (en) Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method
US11082539B2 (en) System and method for performing interpacket gap repair for lossy protocols
EP2579513B1 (en) Node device, integrated circuit and control method in ring transmission system
CN116506063A (zh) 发送器模块、接收器模块和通信系统
CN103885527A (zh) 一种基于rrc编码的时钟偏差补偿装置
CN103235767B (zh) 一种主从mii管理接口串行通信方法
EP1471434B1 (en) Information transfer protocol
US9047421B2 (en) Serial link buffer fill-level compensation using multi-purpose start of protocol data unit timing characters
EP2127145B1 (en) Mechanism for channel synchronization
US6694377B1 (en) Communications interface for the serial transmission of digital data, and corresponding data transmission method
US5025500A (en) Apparatus for providing multiple controller interfaces to a standard digital modem and including integral conflict resolution
US9143420B2 (en) Data transport system, receiver and transmitter
JP3732412B2 (ja) パケット通信方法及び通信装置、中継開始ノード装置及び中継開始方法、中継ノード装置及び中継方法、中継終了ノード装置及び中継終了方法
KR100617387B1 (ko) 비동기식 이중선 버스를 이용한 데이터 전송 장치 및 그방법
CN201118605Y (zh) 无损伤异步数据准同步传输装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication