CN116505916A - 计时器电路 - Google Patents

计时器电路 Download PDF

Info

Publication number
CN116505916A
CN116505916A CN202310052104.6A CN202310052104A CN116505916A CN 116505916 A CN116505916 A CN 116505916A CN 202310052104 A CN202310052104 A CN 202310052104A CN 116505916 A CN116505916 A CN 116505916A
Authority
CN
China
Prior art keywords
comparator
timer circuit
capacitor
vpulse
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310052104.6A
Other languages
English (en)
Inventor
朱莉娅·里克特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116505916A publication Critical patent/CN116505916A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1566Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with means for compensating against rapid load changes, e.g. with auxiliary current source, with dual mode control or with inductance variation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Abstract

提供一种计时器电路(200)。计时器电路(200)具有:斜坡电压发生器(110),其设立为产生斜坡电压(vramp);比较器(102),其在输入侧在一侧与斜坡电压发生器(110)耦合,用于接收斜坡电压(vramp),并且设立为用于将斜坡电压(vramp)与切换阈值比较;和电压脉冲产生电路(220),其设立为产生复位信号(vpulse)作为对接收到的比较器(102)的输出信号的应答,其中复位信号(vpulse)具有与比较器(102)的固有的复位时长相比更短的时长。

Description

计时器电路
技术领域
本发明涉及一种计时器电路。
背景技术
可靠的时基,例如振荡器,应当由尽可能少且尽可能可控的参数来限定。
根据例如在图1A中示意性示出的现有技术,斜坡电压发生器100(也称为锯齿电压发生器)可以使用恒定电流源104来对电容器106/C1充电。
在当前的电压值vramp和参考电压vref之间的电压差可以借助于比较器102监控。
当锯齿状伸展的电容器电压vramp达到参考电压vref的值时,比较器102切换从而开始电容器C1的放电。
在比较器输出电压vpulse中得出的电压峰值形成时基,所述时基(或时钟脉冲)在其中集成了计时器电路100的系统中使用。
时基的持续时间,即在两个电压峰值之间的时间间隔,(对此也参见图1B)由电容器106的不可避免的充电持续时间(斜坡vramp在最低电压值和参考电压vref之间伸展的部分)、比较器102的(同样不可避免的)在电压值达到参考值vref之后的切换时长tsr、比较器102的放电时长tdis和(不期望的)复位时长tsf组成。
尤其在低能量应用的情况下,比较器102的正(即前向)切换时间与比较器102的复位时长相比更短。
从中对于所述标准实现方案在斜坡电压变化曲线中得出数纳秒的数量级的停止时间,所述停止时间与供应电压和工艺相关,并且所述停止时间尤其显示出同样处于纳秒范围内的波动。
因此,利用根据现有技术的比较器106的时基产生具有以下缺点,即比较器106的切换时间双重贡献于停止时间从而造成寄生的和不期望的部分。
发明内容
通过在根据不同实施例的计时器电路中将比较器仅一次用于产生时基,即用于标记时长的开始,可以使寄生效应最小化,因为时长可以基本上通过是计时器电路的一部分的电容器放电所必需的时长来确定。
所产生的时基可以在不同的实施例中借助于少量可变的电路参数来限定,并且与之相应地是更精确的。
根据不同实施例的计时器电路具有附加的电压脉冲产生电路,所述附加的电压脉冲产生电路产生复位信号,所述复位信号的开始由比较器限定,并且所述复位信号的时长比当不仅复位信号的开始由比较器限定、而且复位信号的结束也由比较器限定时自然得出的时长更短。
换言之,通过添加附加的电压脉冲产生电路,作为复位信号产生输出电压脉冲,所述输出电压脉冲与比较器的固有的电压脉冲相比更短且具有更小方差。
附图说明
本发明的实施例在附图中示出并且在下文中更详细地阐述。
附图示出
图1A示出根据现有技术的计时器电路的示意图;
图1B示出在图1A的计时器电路中的电压信号的时间变化曲线的图解说明;
图2A示出根据不同实施例的计时器电路的示意图;
图2B示出在图2A的计时器电路中的电压信号的时间变化曲线的图解说明;
图3A示出根据不同实施例的计时器电路的示意图;
图3B示出在图3A的计时器电路中的电压信号的时间变化曲线的图解说明。
具体实施方式
在下面详细的描述中参考附图,所述附图形成所述描述的一部分,并且在所述附图中为了图解说明而示出特定的实施方式,在所述实施方式中能够实施本发明。在所述方面,关于所描述的(多个)附图的取向,使用方向术语,例如“上方”、“下方”、“前方”、“后方”、“前面”、“后面”等。因为实施方式的部件能够在一定数量的不同取向中定位,所以方向术语用于图解说明,并且绝不是限制性的。应当理解,能够使用另外的实施方式,并且能够进行结构上的或逻辑上的改变,而不脱离本发明的保护范围。应当理解,只要未另外特别说明,则在本文中描述的不同的示例性的实施方式的特征能够彼此组合。因此,下面的详细描述不应该在限制性的意义上理解,并且本发明的保护范围通过所附的实施例限定。
在本说明书的上下文中,术语“连接”,“接合”以及“耦合”用于描述直接的和间接的连接,直接的或间接的接合以及直接的或间接的耦合。在附图中,相同的或相似的元件设有相同的附图标记,只要这是适当的。
在不同的实施例中提供计时器电路,在所述计时器电路中,减小斜坡电压发生器的停止时间,其方式为:产生电压脉冲,其长度(时长)仅(或基本上仅)通过计时器电路的(例如第一)电容器放电所需的时长来预设。
为了产生具有预设时长的电压脉冲,能够提供附加的电压脉冲产生电路作为计时器电路的一部分。
电压脉冲产生电路例如可以具有第二电容器,所述第二电容器基本上可以是第一电容器的复制(例如相同类型),使得第一电容器和第二电容器具有相同的或基本上相同的充电/放电特性。
确保用作为复位信号的电压脉冲的时长可靠地足够长以保证第一电容器的完全放电的一定的安全范围可以在电压脉冲产生电路中提供。例如,第二电容器在限定时长的放电过程中可以借助于比第一电容器更弱的放电晶体管放电,和/或第二电容器在放电过程之前借助较高的电压充电,例如借助高于切换阈值的供电电压,第一电容器可以充电直至所述切换阈值。
在不同的实施例中,比较器的复位时长可以是基本上不重要的,因为比较器仅用于限定复位信号的开始,并且复位信号的终止与比较器无关地确定,例如借助于电压脉冲产生电路来确定。借此可以给予比较器用于复位的足够时间,例如同时(第一)电容器的充电周期在随后的时间段中已经开始。
可选地,在不同的实施例中,比较器的复位可以被主动地加速,例如其方式为:作为复位信号提供用于(第一)电容器的电压脉冲附加地作为复位信号提供用于比较器。
因为根据不同的实施例的比较器的复位特性对于所产生的时基是基本上不重要的,即短的复位时间不是用于比较器的重要的设计目标,所以提供了将比较器优化为短的接通时间的可能性。
在根据不同的实施例的计时器电路中,减小所产生的时基的工艺相关的变化,并且可更容易地限定的且更稳定的参数、如电容器的电容和电容器充电的充电电流(或电容器借助充电电流充电的电阻)基本上限定时基的长度(时钟脉冲或周期或对应的频率)。
图2A示出根据不同的实施例的计时器电路200的示意图,图2B示出在图2A的计时器电路中的电压信号的时间变化曲线的图解说明201,图3A示出根据不同的实施例的计时器电路200的示意图,并且图3B示出在图3A的计时器电路中的电压信号的时间变化曲线的图解说明301。
在不同的实施例中,计时器电路200具有斜坡电压发生器110,所述斜坡电压发生器设立为产生斜坡电压vramp。
斜坡电压发生器110可以基本上如在现有技术中已知的那样形成,例如与结合计时器电路100所描述的类似或刚好如结合计时器电路100所描述的那样。
斜坡电压发生器110可以设立为产生斜坡状升高的斜坡电压vramp,例如借助于通过恒定电流源104为(第一)电容器106(在图2A和3A中也借助C1表示)充电。
计时器电路200还可以具有比较器102,所述比较器可以在输入侧(例如在第一输入端处)与斜坡电压发生器110耦合,用于接收斜坡电压vramp,并且还可以具有切换阈值。
比较器102可以设立为将接收到的斜坡电压vramp与切换阈值比较。
一般而言,切换阈值例如可以设立为在第二输出端处提供的参考电压,设立为反相器(例如具有大约1/2VDD)或设立为施密特触发器。
在图2A和图3A中示出的示例性的实施例中,在第二输入端处提供参考电压vref。即使下面参照实施例阐述,参考电压vref如何由比较器102利用,要理解的是,代替参考电压vref,能够以其他方式,例如如上文所阐述的那样,提供切换阈值。
比较器102可以设立为,当其确定斜坡电压vramp的值已经达到参考电压vref的值时,提供输出信号。输出信号可以设立为推动复位信号vpulse的产生,所述复位信号输送给斜坡电压发生器110,以便终止电容器106的充电并且将电容器106复位。
计时器电路200还可以具有电压脉冲产生电路220,所述电压脉冲产生电路设立为产生复位信号vpulse作为对接收到的比较器102的输出信号的应答。
在图2B和3B中用“vpulse”标记在电压脉冲产生电路220的输出端处提供的整个电压变化曲线。然而要理解的是,仅当输出电压具有第一电容器106放电所需的电压值,在图2B和图3B中示出的实施例中具有高的正电压值(对应于逻辑1)时,复位信号vpulse那么才被认为产生或在电压脉冲产生电路220的输出端处提供。
复位信号vpulse具有与比较器102的固有的复位时长相比更短的时长。这以示出现有技术的图1B与示出根据不同的实施例的计时器电路200中的电压信号的时间变化曲线的图2B或图3B比较的方式图解说明。固有的复位时长在图1B中用tsf表示并且受比较器102中的放电过程等影响。
在根据不同的实施例的计时器电路200中,与现有技术相比,缩短了停止时间td,因为比较器110的复位不需要等待,因为复位信号vpulse的结束由电压脉冲产生电路220自主地引起,而为此不需要仅限定复位信号vpulse的开始的比较器110。
与之相应地,斜坡电压发生器110实际上能够在(第一)电容器106完全放电之后立即开始新的时基或周期或新的时钟脉冲,其方式为:(第一)电容器106重新充电。停止时间td的一部分可以是在图2B和图3B中示出的下部的平台阶段。所述平台阶段可以对应于安全范围,所述安全范围可以提供以保证(第一)电容器106完全放电。
在其中复位信号vpulse由电压脉冲产生电路220提供的时长的长度,从而提供给(第一)电容器106用于放电的时长,可以借助于电压脉冲产生电路220限定。
在不同的实施例中,为了限定电压脉冲产生电路220中的时长可以提供(第二)电容器330。对应的计时器电路200在图3A中示出。
第二电容器330例如可以基本上是第一电容器106的复制,例如具有类似的或相同的电容和/或与类似的或相同的放电晶体管连接(例如作用为用于第二电容器330的放电晶体管的反相器I3可以设计为与第一电容器106经由其放电的晶体管108相同或类似),使得第一电容器106和第二电容器330具有相同的或基本上相同的充电/放电特性。
一定的安全范围(在图2B和图3B中作为在停止时间td之内的下部平台示出)可以借助于电压脉冲产生电路220提供,所述安全范围确保,用作为复位信号vpulse的电压脉冲的时长可靠地足够长,以便保证第一电容器的完全放电。
例如,限定第二电容器330的放电过程的时长的晶体管(反相器I3)可以设计为比用于第一电容器106的放电的晶体管108更弱,和/或第二电容器330可以在放电过程之前借助更高的电压充电,例如借助比参考电压(典型地在毫伏范围内)更高(例如典型地可以处于大约1V的范围内)的供电电压,第一电容器106可以借助所述参考电压充电。与之对应地,第二电容器330的放电过程可以比第一电容器106的放电时长持续略微更长时间,进而复位信号vpulse的通过第二电容器330的放电持续时间限定的时长比第一电容器106的放电持续时间略微更长。
在不同的实施例中,电压脉冲产生电路220还可以具有逻辑门332,所述逻辑门具有第一输入端、第二输入端和输出端。
电压脉冲产生电路220可以设立为将对应于比较器102的输出信号的信号输送给第一输入端,这限定复位信号的开始。在图3A中的示例性的计时器电路200中,比较器102的输出端直接与逻辑门332的第一输入端导电地连接。
电压脉冲产生电路220还可以设立为同样将对应于比较器102的输出信号的信号输送给逻辑门332的第二输入端。然而,输送给第二输入端的信号与输送给第一输入端的信号相比可以是延时的。
输送给第二输入端的信号可以限定复位信号vpulse的结束。与之相应地,在第一输入端处提供的信号和在第二输入端处提供的信号之间的延时可以限定由电压脉冲产生电路220提供的复位信号vpulse的时长。
在不同的实施例中,逻辑门332可以是与逻辑门。在此,在第二输入端处延时地提供的对应于比较器的输出信号的信号可以是相对于比较器的输出信号反相的信号。
与之对应地,在比较器的输出端处达到参考电压之前,逻辑0可以出现在第一电容器106的充电阶段中。所述逻辑0也直接出现在第一输入端处。由于反相的信号,逻辑1出现在第二输入端处。在图3B中,这对应于以下阶段,在所述阶段中,在第二电容器330(节点VC2)处的电压具有其最大值。与之对应地(在输入端处的至少一个0),与逻辑门在其输出端处输出逻辑0。
一旦斜坡电压vramp达到参考值vref(或由于比较器102的惯性略微延时地),就在比较器102的输出端处提供逻辑1。所述逻辑1实际上也立即出现在与逻辑门332的第一输入端处。因此,在与逻辑门332的两个输入端处出现1。与之相应地,在与逻辑门332的输出端处同样提供逻辑1(从而复位信号vpulse)。
一旦第二电容器330放电,就延时地将(在此情况下反相的,即逻辑0而不是在比较器输出端处的逻辑1)比较器输出信号也提供给与逻辑门332的第二输入端。换言之,延时地将在那里的逻辑1切换至逻辑0。借此在与逻辑门332的输入端处又存在两个不同的值,并且与逻辑门332的输出端切换回到逻辑0(例如低电压,例如零伏特)。借此终止复位信号vpulse的提供。
在不同的实施例中,可以选择其他设计方案,在所述设计方案中,电压脉冲产生电路220设立为,基于由比较器102输出的信号来提供复位信号,所述复位信号匹配于第一电容器106的放电时长。
至少在低能量范围内,第一电容器106的放电时长典型地与比较器102的固有的复位时长相比明显更短,使得仅在提供安全范围时,复位信号的时长与比较器102的固有的复位时长相比更短。
可选地,在不同的实施例中(参见图3A,与比较器102的连接线路,其用“reset”标记),比较器102可以借助于复位信号vpulse复位。
下面,概括地说明一些实施例。
实施例1是计时器电路。计时器电路具有:斜坡电压发生器,所述斜坡电压发生器设立为产生斜坡电压;比较器,所述比较器在输入侧与斜坡电压发生器耦合,用于接收斜坡电压,并且设立为用于将斜坡电压与切换阈值比较;和电压脉冲产生电路,所述电压脉冲产生电路设立为产生复位信号作为对接收到的比较器的输出信号的应答,其中复位信号具有与比较器的固有的复位时长相比更短的时长。
实施例2是根据实施例1的计时器电路,其中斜坡电压发生器还设立为用于接收复位信号。
实施例3是根据实施例2的计时器电路,其中斜坡电压发生器还设立为用于将斜坡电压发生器复位作为对接收到复位信号的应答。
实施例4是根据实施例3的计时器电路,其中斜坡电压发生器具有第一电容器并且复位包括第一电容器的放电。
实施例5是根据实施例4的计时器电路,其中复位信号的时长至少与第一电容器的放电时长一样长。
实施例6是根据实施例4或5的计时器电路,其中斜坡电压发生器具有晶体管,并且其中复位信号设立为切换晶体管以用于第一电容器的放电。
实施例7是根据实施例1至6之一的计时器电路,其中比较器还设立为用于接收复位信号和将比较器复位作为对接收到复位信号的应答。
实施例8是根据实施例1至7之一的计时器电路,其中电压脉冲产生电路具有逻辑门,所述逻辑门具有第一输入端、第二输入端和输出端,其中电压脉冲产生电路设立为,将对应于比较器的输出信号的信号输送给第一输入端,这限定复位信号的开始,并且将对应于比较器的输出信号的信号延时地输送给第二输入端,这限定复位信号的结束。
实施例9是根据实施例8的计时器电路,其中逻辑门是与逻辑门,并且其中延时地在第二输入端处提供的对应于比较器的输出信号的信号是相对于比较器的输出信号反相的信号。
实施例10是根据实施例1至9之一的计时器电路,其中电压脉冲产生电路具有第二电容器。
实施例11是根据实施例10的计时器电路,其中第二电容器配置为设定电压脉冲的时长,使得所述时长至少与第一电容器的放电持续时间一样长。
实施例12是根据实施例10或11的计时器电路,其中在用于第二电容器的充电状态和放电状态之间的电压差大于在用于第一电容器的充电状态和放电状态之间的电压差。
实施例13是根据实施例1至12之一的计时器电路,其中切换阈值借助于参考电压、施密特触发器或反相器形成。
设备的其他有利的设计方案从所述方法的描述中得出并且反之亦然。

Claims (13)

1.一种计时器电路(200),具有:
●斜坡电压发生器(110),所述斜坡电压发生器设立为产生斜坡电压(vramp);
●比较器(102),所述比较器在输入侧与所述斜坡电压发生器(110)耦合,用于接收所述斜坡电压(vramp),并且设立为用于将所述斜坡电压(vramp)与切换阈值比较;
●电压脉冲产生电路(220),所述电压脉冲产生电路设立为产生复位信号(vpulse)作为对接收到的所述比较器(102)的输出信号的应答,其中所述复位信号(vpulse)具有与所述比较器(102)的固有的复位时长相比更短的时长。
2.根据权利要求1所述的计时器电路(200),
其中所述斜坡电压发生器(110)还设立为用于接收所述复位信号(vpulse)。
3.根据权利要求2所述的计时器电路(200),
其中所述斜坡电压发生器(110)还设立为用于将所述斜坡电压发生器(110)复位作为对接收到所述复位信号(vpulse)的应答。
4.根据权利要求3所述的计时器电路(200),
其中所述斜坡电压发生器(110)具有第一电容器(106),并且复位包括所述第一电容器(106)的放电。
5.根据权利要求4所述的计时器电路(200),
其中所述复位信号(vpulse)的时长至少与所述第一电容器(106)的放电时长一样长。
6.根据权利要求4或5所述的计时器电路(200),
其中所述斜坡电压发生器(110)具有晶体管(108);并且
其中所述复位信号(vpulse)设立为切换所述晶体管(108),以用于所述第一电容器(106)的放电。
7.根据权利要求1至6中任一项所述的计时器电路(200),
其中所述比较器(102)还设立为用于接收所述复位信号(vpulse)和将所述比较器(102)复位作为对接收到所述复位信号(vpulse)的应答。
8.根据权利要求1至7中任一项所述的计时器电路(200),
其中所述电压脉冲产生电路(220)具有逻辑门(332),所述逻辑门具有第一输入端、第二输入端和输出端;
其中所述电压脉冲产生电路(220)设立为,将对应于所述比较器(102)的输出信号的信号输送给所述第一输入端,这限定所述复位信号(vpulse)的开始,并且
将对应于所述比较器(102)的输出信号的信号延时地输送给所述第二输入端,这限定所述复位信号(vpulse)的结束。
9.根据权利要求8所述的计时器电路(200),
其中所述逻辑门(332)是与逻辑门;并且其中延时地在所述第二输入端处提供的对应于所述比较器(102)的输出信号的信号是相对于所述比较器(102)的输出信号反相的信号。
10.根据权利要求1至9中任一项所述的计时器电路(200),
其中所述电压脉冲产生电路(220)具有第二电容器(330)。
11.根据权利要求10所述的计时器电路(200),
其中所述第二电容器(330)配置为设定所述电压脉冲的时长,使得所述电压脉冲的时长与所述第一电容器(106)的放电持续时间一样长。
12.根据权利要求10或11所述的计时器电路(200),
其中在用于所述第二电容器(330)的充电状态和放电状态之间的电压差大于在用于所述第一电容器(106)的充电状态和放电状态之间的电压差。
13.根据权利要求1至12中任一项所述的计时器电路(200),
其中所述切换阈值借助于参考电压、施密特触发器或反相器构成。
CN202310052104.6A 2022-01-27 2023-01-19 计时器电路 Pending CN116505916A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022101906.3 2022-01-27
DE102022101906.3A DE102022101906B3 (de) 2022-01-27 2022-01-27 Zeitgeber-Schaltkreis

Publications (1)

Publication Number Publication Date
CN116505916A true CN116505916A (zh) 2023-07-28

Family

ID=85983389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310052104.6A Pending CN116505916A (zh) 2022-01-27 2023-01-19 计时器电路

Country Status (3)

Country Link
US (1) US20230238880A1 (zh)
CN (1) CN116505916A (zh)
DE (1) DE102022101906B3 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7200727B2 (ja) 2019-02-14 2023-01-10 富士電機株式会社 スイッチング電源の制御装置

Also Published As

Publication number Publication date
DE102022101906B3 (de) 2023-05-04
US20230238880A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
US6348833B1 (en) Soft starting reference voltage circuit
JP2541585B2 (ja) リセット信号発生回路
CN107534383B (zh) 驱动电路、开关控制电路以及开关装置
US7446574B2 (en) Voltage detecting circuit and battery device using same
US7642817B2 (en) Driver circuit for a semiconductor power switching element
US7583113B2 (en) Sawtooth oscillator having controlled endpoints and methodology therefor
US20060261880A1 (en) Charge pump type booster circuit and antenna switch
US20070182499A1 (en) Oscillation circuit
JP2010028424A (ja) リセット信号生成回路
CN110011652B (zh) 一种开关电源至少二级启动时序控制电路
US10924092B2 (en) Combining voltage ramps to create linear voltage ramp
CN116505916A (zh) 计时器电路
KR100605452B1 (ko) 발진 검지 회로
US20070262801A1 (en) Pulse width modulation circuit and method therefor
CN109155626B (zh) 供电控制装置
US5691887A (en) Self-timing power-up circuit
JP4520998B2 (ja) 充電昇圧器を伴うパルス電流源回路
US20230179197A1 (en) Gate drive device and load power supply circuit
JP2003124789A (ja) チャタリング除去回路
US6198318B1 (en) Power-on-reset circuit
KR100550902B1 (ko) 온도 보상기능 갖는 삼각파 발진회로
KR102528629B1 (ko) 정전류 충전 장치
JP2002135086A (ja) 発振器
CN109522148B (zh) 一种低功耗看门狗电路
US10431539B2 (en) Semiconductor integrated circuit including discharge control circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication