CN116504891A - 一种多量子阱层及其制备方法、发光二极管 - Google Patents

一种多量子阱层及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116504891A
CN116504891A CN202310782679.3A CN202310782679A CN116504891A CN 116504891 A CN116504891 A CN 116504891A CN 202310782679 A CN202310782679 A CN 202310782679A CN 116504891 A CN116504891 A CN 116504891A
Authority
CN
China
Prior art keywords
layer
composite
well layer
multiple quantum
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310782679.3A
Other languages
English (en)
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310782679.3A priority Critical patent/CN116504891A/zh
Publication of CN116504891A publication Critical patent/CN116504891A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种多量子阱层及其制备方法、发光二极管,涉及半导体技术领域,该多量子阱层包括预设周期交替层叠的复合势阱层和势垒层;所述复合势阱层包括依次层叠的第一复合子层、InGaN势阱层、以及第二复合子层,所述势垒层为AlGaN层;所述第一复合子层包括依次层叠的ScN层、SiGaN层以及InSiN层,所述第二复合子层包括依次层叠的所述InSiN层、所述SiGaN层以及所述ScN层,所述第一复合子层和所述第二复合子层中各个层相对于所述InGaN势阱层对称设置,本发明能够解决现有技术中InGaN量子阱中较高的In组分与GaN量子垒之间存在晶格失配,会产生量子限制斯塔克效应,导致发光效率下降的技术问题。

Description

一种多量子阱层及其制备方法、发光二极管
技术领域
本发明涉及半导体技术领域,具体涉及一种多量子阱层及其制备方法、发光二极管。
背景技术
发光二极管(LightEmitting Diode,LED),是一种半导体组件。LED被称为第四代照明光源或绿色光源,具有节能、环保、寿命长、体积小等特点,广泛应用于各种指示、显示、装饰、背光源、普通照明和城市夜景等领域。根据使用功能的不同,可以将其划分为信息显示、信号灯、车用灯具、液晶屏背光源、通用照明五大类。
目前比较常见的发光二极管采用氮化镓(GaN)基发光二极管,通常采用InGaN/GaN多量子阱作为有源区。因此高质量的InGaN/GaN多量子阱是实现高效率、高亮度发光管的关键,但是,InGaN量子阱中较高的In组分会使得与GaN量子垒之间的晶格失配增大,导致InGaN量子阱中存在巨大的压电场,从而产生量子限制斯塔克效应(QCSE)。QCSE效应将会减少量子阱中电子和空穴波函数之间的耦合度,从而使得发光二极管内量子效率降低,发光效率下降。
发明内容
针对现有技术的不足,本发明的目的在于提供一种多量子阱层及其制备方法、发光二极管,旨在解决现有技术中InGaN量子阱中较高的In组分与GaN量子垒之间存在晶格失配,会产生量子限制斯塔克效应,导致发光效率下降的技术问题。
本发明的第一方面在于提供一种多量子阱层,所述多量子阱层包括:
预设周期交替层叠的复合势阱层和势垒层;
所述复合势阱层包括依次层叠的第一复合子层、InGaN势阱层、以及第二复合子层,所述势垒层为AlGaN层;
所述第一复合子层包括依次层叠的ScN层、SiGaN层以及InSiN层,所述第二复合子层包括依次层叠的所述InSiN层、所述SiGaN层以及所述ScN层,所述第一复合子层和所述第二复合子层中各个层相对于所述InGaN势阱层对称设置。
与现有技术相比,本发明的有益效果在于:通过本发明提供的一种多量子阱层,能有效地降低晶格失配,提高发光二极管的发光效率,多量子阱层包括:预设周期交替层叠的复合势阱层和势垒层;所述复合势阱层包括依次层叠的第一复合子层、InGaN势阱层、以及第二复合子层,所述势垒层为AlGaN层;所述第一复合子层包括依次层叠的ScN层、SiGaN层以及InSiN层,所述第二复合子层包括依次层叠的所述InSiN层、所述SiGaN层以及所述ScN层,所述第一复合子层和所述第二复合子层中各个层相对于所述InGaN势阱层对称设置,在InGaN势阱层前设置第一复合子层,以减少位错延伸至InGaN势阱层,提高InGaN势阱层的晶体质量,降低载流子在InGaN势阱层非辐射复合,在预设周期中,第一复合子层和第二复合子层的设置,均以ScN层贴合势垒层,ScN材料的晶格常数与GaN材料的晶格常数相近,将会有效地降低势垒层与InGaN势阱层之间的晶格失配,降低极化效应,提高电子和空穴波函数之间的耦合度,提高发光二极管内量子效率,提高发光效率,再通过SiGaN层以及InSiN层的过渡,进一步降低晶格失配,进一步提高发光效率,从而解决了InGaN量子阱中较高的In组分与GaN量子垒之间存在晶格失配,会产生量子限制斯塔克效应,导致发光效率下降的技术问题。
根据上述技术方案的一方面,所述第一复合子层和所述第二复合子层的厚度均为1nm-10nm,所述ScN层、所述SiGaN层以及所述InSiN层的厚度比为1:(1-20):(1-10)。
根据上述技术方案的一方面,所述SiGaN层中Si组分占比为0.01-0.5,所述InSiN层中In组分占比为0.01-0.5。
根据上述技术方案的一方面,所述InGaN势阱层的厚度为1nm-10nm,所述InGaN势阱层中In组分占比为0.01-0.5。
根据上述技术方案的一方面,所述预设周期为1-20。
根据上述技术方案的一方面,所述势垒层的厚度为5nm-50nm,所述势垒层中Al组分占比为0.01-0.5。
本发明的第二方面在于提供一种多量子阱层的制备方法,用于制备上述任一项所述的多量子阱层,所述制备方法包括:
提供一生长所需的N型半导体层;
在所述N型半导体层上依次以预设周期交替生长复合势阱层和势垒层,其中,所述复合势阱层包括依次生长的第一复合子层、InGaN势阱层、第二复合子层,所述势垒层为AlGaN层;
所述第一复合子层包括依次生长的ScN层、SiGaN层以及InSiN层,所述第二复合子层包括依次生长的所述InSiN层、所述SiGaN层以及所述ScN层,所述第一复合子层和所述第二复合子层中各个层相对于所述InGaN势阱层对称设置。
根据上述技术方案的一方面,所述复合势阱层的生长步骤,具体包括:
将温度调节至第一预设温度,压力调节至50Torr-500Torr,在N2/NH3气氛中依次生长ScN层、SiGaN层以及InSiN层,形成第一复合子层;
保持压力和气氛不变,将温度调节至第二预设温度,在所述第一复合子层上生长InGaN势阱层;
保持压力和气氛不变,将温度调节至所述第一预设温度,在所述InGaN势阱层上依次生长所述InSiN层、所述SiGaN层以及所述ScN层,形成第二复合子层;
其中,所述第二预设温度为700℃-900℃,所述第一预设温度比所述第二预设温度高10℃-200℃,所述N2/NH3气氛中N2和NH3的比例为1:(1-10)。
根据上述技术方案的一方面,所述势垒层的生长步骤,具体包括:
将温度调节至800℃-1000℃,压力调节至50Torr-500Torr,在所述复合势阱层上生长厚度为5nm-50nm的AlGaN层,其中,Al组分占比为0.01-0.5。
本发明的第三方面在于提供一种发光二极管,包括衬底、以及依次层叠于所述衬底之上的缓冲层、非掺杂GaN层、N型半导体层、多量子阱层、电子阻挡层、P型半导体层,所述多量子阱层为上述任一项所述的多量子阱层。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解,其中:
图1为本发明中的多量子阱层的结构示意图;
图2为本发明中的复合势阱层的结构示意图;
图3为本发明中的多量子阱层的制备方法的流程图;
图4为本发明中的发光二极管的结构示意图;
附图元器件符号说明:
衬底100,缓冲层200,非掺杂GaN层300,N型半导体层400,多量子阱层500,ScN层501,SiGaN层502,InSiN层503,复合势阱层510,第一复合子层511,InGaN势阱层512,第二复合子层513,势垒层520,电子阻挡层600,P型半导体层700。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造与操作,因此不能理解为对本发明的限制。
在本发明中,除非另有明确的规定与限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的与所有的组合。
请参阅图1-图2,所示为本发明提供的一种多量子阱层,多量子阱层500用于将空穴和电子限制于多量子阱层500中辐射复合,实现发光效应,其中,多量子阱层500包括预设周期交替层叠的复合势阱层510和势垒层520。其中,复合势阱层510包括依次层叠的第一复合子层511、InGaN势阱层512、以及第二复合子层513,势垒层520为AlGaN层。
进一步地,第一复合子层511和第二复合子层513相对于InGaN势阱层512对称,第一复合子层511包括依次层叠的ScN层501、SiGaN层502以及InSiN层503,第二复合子层513包括依次层叠的InSiN层503、SiGaN层502以及ScN层501。其中,在InGaN势阱层512前设置第一复合子层511,以减少位错延伸至InGaN势阱层512,提高InGaN势阱层512的晶体质量,降低载流子在InGaN势阱层512非辐射复合。另外,ScN材料的晶格常数与GaN材料的晶格常数相近,在InGaN势阱层512上下两面分别设有第一复合子层511和第二复合子层513,提高InGaN势阱层512与GaN材料的晶格匹配,将能有效地降低复合势阱层510的极化效应,提高了电子与空穴的在势阱层空间波函数的重叠,提高发光二极管的发光效率。此外,第一复合子层511和第二复合子层513的对称设置,有利于促进电子和空穴的能级转化为分立的量子化能级,具有显著的量子限制效应,提高辐射复合效率。
优选地,第一复合子层511和第二复合子层513的厚度为1nm-10nm,ScN层501、SiGaN层502以及InSiN层503的厚度比为1:(1-20):(1-10),通过第一复合子层511和第二复合子层513的厚度设置,能有效地促进电子和空穴的能级转化为分立的量子化能级,具有显著的量子限制效应,提高辐射复合效率。
另外,SiGaN层502中Si组分占比为0.01-0.5,InSiN层503中In组分占比为0.01-0.5,其中,SiGaN层502和InSiN层503用于缓解ScN层501与InGaN势阱层512的晶格失配,通过SiGaN层502和InSiN层503不同原子掺杂和掺杂浓度的设置,以实现晶格常数的过渡,从而提高InGaN势阱层512的晶体质量。
其中,InGaN势阱层512的厚度为1nm-10nm,InGaN势阱层512中In组分占比为0.01-0.5。当InGaN势阱层512的厚度太厚时,会导致电子空穴空间分离,电子与空穴的波函数重叠积分减少,复合辐射效率降低,从而影响发光二极管的发光效率;当InGaN势阱层512的厚度太薄时,会减少多量子阱层500中电子与空穴的浓度,降低电子与空穴的辐射复合效率,从而影响发光二极管的发光效率。
预设周期为1-20,当预设周期过多时,多量子阱层500过厚,影响载流子的迁移速率,导致载流子辐射复合效率降低;当预设周期过少时,多量子阱层500的载流子复合区域少,辐射复合效率提升有限。
此外,势垒层520为AlGaN层,势垒层520的厚度为5nm-50nm,势垒层520中Al组分占比为0.01-0.5,势垒层520与复合势阱层510以预设周期交替,形成多量子阱层500,实现电子与空穴的辐射复合。其中,在预设周期中,第一复合子层511和第二复合子层513的设置,均以ScN层501贴合势垒层520,将会有效地降低势垒层520与InGaN势阱层512之间的晶格失配,降低极化效应,提高电子和空穴波函数之间的耦合度,提高发光二极管内量子效率,提高发光效率。
另外,请参阅图3,所示为本发明还提供的一种发光二极管外延片的制备方法,所述制备方法包括步骤S10-S11:
步骤S10,提供一生长所需的N型半导体层;
其中,该多量子阱层生长于N型半导体层上。
步骤S11,在所述N型半导体层上依次以预设周期交替生长复合势阱层和势垒层,其中,所述复合势阱层包括依次生长的第一复合子层、InGaN势阱层、第二复合子层,所述势垒层为AlGaN层;
所述第一复合子层包括依次生长的ScN层、SiGaN层以及InSiN层,所述第二复合子层包括依次生长的所述InSiN层、所述SiGaN层以及所述ScN层,所述第一复合子层和所述第二复合子层中各个层相对于所述InGaN势阱层对称设置。
具体为,复合势阱层的生长步骤,具体包括:
将温度调节至第一预设温度,压力调节至50Torr-500Torr,在N2/NH3气氛中依次生长ScN层、SiGaN层以及InSiN层,形成第一复合子层;
保持压力和气氛不变,将温度调节至第二预设温度,在第一复合子层上生长InGaN势阱层;
保持压力和气氛不变,将温度调节至第一预设温度,在InGaN势阱层上依次生长InSiN层、SiGaN层以及ScN层,形成第二复合子层;
其中,第二预设温度为700℃-900℃,第一预设温度比第二预设温度高10℃-200℃,N2/NH3气氛中N2和NH3的比例为1:(1-10),第二预设温度比第一预设温度低,有利于InGaN势阱层中In原子的并入,提高空穴与电子的辐射复合。
势垒层的生长步骤,具体包括:
将温度调节至800℃-1000℃,压力调节至50Torr-500Torr,在复合势阱层上生长厚度为5nm-50nm的AlGaN层,其中,Al组分占比为0.01-0.5。
另外,请参阅图4,本发明还提供了一种发光二极管,该发光二极管包括衬底100、以及依次层叠于所述衬底100之上的缓冲层200、非掺杂GaN层300、N型半导体层400、多量子阱层500、电子阻挡层600、P型半导体层700,多量子阱层500为上述多量子阱层500。
其中,衬底100为外延层生长的基板,常用的衬底100为蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底及氧化锌衬底,本申请中的衬底材料为蓝宝石,蓝宝石具有透光性能好、耐高温、抗腐蚀、制备工艺成熟及价格较低等优点,被广泛应用于发光二极管中。
在衬底100之上层叠有缓冲层200,缓冲层200为AlN层,厚度为10nm-50nm,缓冲层200将会提供与衬底100取向相同的成核中心,能释放GaN材料和衬底100之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力,进一步的生长提供了平整的成核表面,减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面,转变为二维外延生长。
具体为,将已镀完AlN缓冲层200的衬底100转入反应腔中,在H2气氛进行预处理1min-10 min,处理温度为1000℃-1200℃,再对衬底100进行氮化处理,提升AlN缓冲层200的晶体质量,并且可以有效提高后续沉积GaN材料的晶体质量。
在缓冲层200之上层叠有非掺杂GaN层300,用于提高后续沉积GaN材料的晶体质量,非掺杂的GaN层生长温度为1050℃-1200℃,压力100Torr-600Torr,厚度为1μm-5μm。非掺杂GaN层300的生长温度较高,压力较低,晶体质量较优,同时厚度随着非掺杂GaN层300厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,反向漏电降低。
在非掺杂GaN层300上层叠有N型半导体层400,该N型半导体层400为N型GaN层,用于给多量子阱层500提供电子,N型GaN层的厚度为2μm-3μm,掺杂剂为硅烷,掺杂浓度为1×1019atoms/cm3-5×1019atoms/cm3。N型半导体层400的电阻率要高于P型半导体层700上的透明电极的电阻率,因此,需要掺杂足够浓度的硅烷,可有效地降低N型半导体层400的电阻率。此外,N型半导体层400需要足够的厚度可以有效释放应力,提高发光二极管的发光效率。
在N型半导体层400上层叠有多量子阱层500,具体为,N型半导体层400上依次设有第一复合子层511、InGaN势阱层512、第二复合子层513、势垒层520,第一复合子层511包括依次层叠的ScN层501、SiGaN层502以及InSiN层503。ScN层501直接生长于N型半导体层400,ScN材料与GaN材料的晶格常数相近,并通过SiGaN层502以及InSiN层503的过渡,以缓解InGaN势阱层512与N型半导体层400的晶格失配,减少位错的产生,提高InGaN势阱层512的晶体质量。同时,第一复合子层511的设置能有效地减少N型半导体层400的位错延伸至InGaN势阱层512中,进一步提高InGaN势阱层512的晶体质量。
此外,在预设周期中,第一复合子层511和第二复合子层513的设置,均以ScN层501贴合势垒层520,将会有效地降低势垒层520与InGaN势阱层512之间的晶格失配,降低极化效应,提高电子和空穴波函数之间的耦合度,提高发光二极管内量子效率,提高发光效率。
在多量子阱层500上层叠有电子阻挡层600,电子阻挡层600为AlInGaN层,厚度为10nm-40nm,其中,Al组分占比为0.01-0.1,In组分占比为0.01-0.2。电子阻挡层600能有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,减少载流子俄歇复合,提高发光二极管的发光效率。
具体地,将温度设置为900℃-1000℃,压力设置为100Torr-300Torr,在多量子阱层500上生长厚度为10nm-40nm的AlInGaN层,作为电子阻挡层600。
在电子阻挡层600上层叠有P型半导体层700,P型半导体层700为P型GaN层,厚度为10nm-50nm,用于给多量子阱层500提供空穴,其中,掺杂剂为二茂镁,掺杂浓度为1×1019atoms/cm3-1×1021atoms/cm3
具体为,将温度设置为900℃-1050℃,压力设置为100Torr-600Torr,在电子阻挡层600上生长厚度为10nm-50nm的P型GaN层。
其中,高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
下面以具体实施例进一步说明本发明:
实施例一
本发明的第一实施例提供了一种多量子阱层,所述多量子阱层包括预设周期交替层叠的复合势阱层和势垒层。其中,复合势阱层包括依次层叠的第一复合子层、InGaN势阱层、以及第二复合子层,势垒层为AlGaN层。
进一步地,第一复合子层和第二复合子层相对于InGaN势阱层对称,第一复合子层包括依次层叠的ScN层、SiGaN层以及InSiN层,第二复合子层包括依次层叠的InSiN层、SiGaN层以及ScN层。
优选地,第一复合子层和第二复合子层的厚度为3.5nm,ScN层、SiGaN层以及InSiN层的厚度比为1:3:2。
另外,SiGaN层中Si组分占比为0.1,InSiN层中In组分占比为0.1。
其中,InGaN势阱层的厚度为3.5nm,所述InGaN势阱层中In组分占比为0.15。
此外,预设周期为10,势垒层为AlGaN层,势垒层的厚度为10nm,势垒层中Al组分占比为0.15。
相应的,本实施例中多量子阱层的制备方法包括步骤S10-S11:
步骤S10,提供一生长所需的N型半导体层;
步骤S11,在所述N型半导体层上依次以预设周期交替生长复合势阱层和势垒层,其中,所述复合势阱层包括依次生长的第一复合子层、InGaN势阱层、第二复合子层,所述势垒层为AlGaN层;
所述第一复合子层包括依次生长的ScN层、SiGaN层以及InSiN层,所述第二复合子层包括依次生长的所述InSiN层、所述SiGaN层以及所述ScN层,所述第一复合子层和所述第二复合子层中各个层相对于所述InGaN势阱层对称设置。
其中,复合势阱层的生长步骤,具体包括:
将温度调节至第一预设温度,压力调节至150Torr,在N2/NH3气氛中依次生长ScN层、SiGaN层以及InSiN层,形成第一复合子层;
保持压力和气氛不变,将温度调节至第二预设温度,在第一复合子层上生长InGaN势阱层;
保持压力和气氛不变,将温度调节至第一预设温度,在InGaN势阱层上依次生长InSiN层、SiGaN层以及ScN层,形成第二复合子层;
其中,第二预设温度为795℃,第一预设温度比第二预设温度高50℃,N2/NH3气氛中N2和NH3的比例为1:1.5。
势垒层的生长步骤,具体包括:
将温度调节至850℃,压力调节至150Torr,在复合势阱层上生长厚度为10nm的AlGaN层,其中,Al组分占比为0.15。
实施例二
本发明第二实施例提供的一种多量子阱层,本实施例中的多量子阱层与第一实施例中的多量子阱层的不同之处在于:
InGaN势阱层的厚度为4.5nm。
实施例三
本发明第三实施例提供的一种多量子阱层,本实施例中的多量子阱层与第一实施例中的多量子阱层的不同之处在于:
InGaN势阱层的厚度为3nm。
实施例四
本发明第四实施例提供的一种多量子阱层,本实施例中的多量子阱层与第一实施例中的多量子阱层的不同之处在于:
第一复合子层和第二复合子层的厚度均为5nm,ScN层、SiGaN层以及InSiN层的厚度比为1:5:3。
实施例五
本发明第五实施例提供的一种多量子阱层,本实施例中的多量子阱层与第一实施例中的多量子阱层的不同之处在于:
第一复合子层和第二复合子层的厚度均为2nm,ScN层、SiGaN层以及InSiN层的厚度比为1:1:1。
实施例六
本发明第六实施例提供的一种多量子阱层,本实施例中的多量子阱层与第一实施例中的多量子阱层的不同之处在于:
SiGaN层中Si组分占比为0.2,所述InSiN层中In组分占比为0.15,InGaN势阱层中In组分占比为0.2。
实施例七
本发明第七实施例提供的一种多量子阱层,本实施例中的多量子阱层与第一实施例中的多量子阱层的不同之处在于:
SiGaN层中Si组分占比为0.05,所述InSiN层中In组分占比为0.05,InGaN势阱层中In组分占比为0.1。
实施例八
本发明第八实施例提供的一种多量子阱层,本实施例中的多量子阱层与第一实施例中的多量子阱层的不同之处在于:
预设周期为8。
实施例九
本发明第九实施例提供的一种多量子阱层,本实施例中的多量子阱层与第一实施例中的多量子阱层的不同之处在于:
预设周期为12。
对比例一
本发明第一对比例提供的一种多量子阱层,本对比例中的多量子阱层与第一实施例中的多量子阱层的不同之处在于:
传统的InGaN势阱层/AlGaN势垒层。
请参阅下表1,所示为本发明上述实施例一至实施例九及对比例一对应的参数。
表1
需要说明的是,实施例一至实施例九及对比例一的外延片是在使用相同工艺条件下制成10 mil×24 mil芯片,分别抽取300颗LED芯片,在120 mA/ 60 mA电流下测试性能。
结合实施例一至实施例九及对比例一的数据可知,通过设置复合势阱层,能有效地降低与势垒层之间的晶格失配,减少量子限制斯塔克效应的产生,提高量子阱中电子和空穴波函数之间的耦合度,从而提高发光二极管的发光效率。
结合实施例一至实施例三的数据可知,当InGaN势阱层的厚度太厚时,会导致电子空穴空间分离,电子与空穴的波函数重叠积分减少,复合辐射效率降低,从而影响发光二极管的发光效率;当InGaN势阱层的厚度太薄时,会减少多量子阱层中电子与空穴的浓度,降低电子与空穴的辐射复合效率,从而影响发光二极管的发光效率。
结合实施例一、实施例四、实施例五的数据可知,当第一复合子层和第二复合子层的厚度过厚时,影响载流子的迁移速率,导致载流子辐射复合效率降低;当第一复合子层和第二复合子层的厚度过薄时,缓解晶格失配能力有限,发光效率提升有限。
结合实施例一、实施例六、实施例七的数据可知,InGaN势阱层中In组分占比太低,将会影响多量子阱层的发光效应;当InGaN势阱层中In组分占比太高时,虽然能提高发光效应,但是与势垒层的晶格失配增大,将会产生量子限制斯塔克效应,会降低发光效率,通过调配SiGaN层以及InSiN层的掺杂浓度过渡,降低量子限制斯塔克效应有限,因此,发光效率提升有限。
结合实施例一、实施例八、实施例九的数据可知,当预设周期过多时,多量子阱层过厚,影响载流子的迁移速率,导致载流子辐射复合效率降低;当预设周期过少时,多量子阱层的载流子复合区域少,辐射复合效率提升有限。
综上,通过设置复合势阱层,能有效地降低与势垒层之间的晶格失配,减少量子限制斯塔克效应的产生,提高量子阱中电子和空穴波函数之间的耦合度,从而提高发光二极管的发光效率。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体与详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形与改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种多量子阱层,其特征在于,所述多量子阱层包括:
预设周期交替层叠的复合势阱层和势垒层;
所述复合势阱层包括依次层叠的第一复合子层、InGaN势阱层、以及第二复合子层,所述势垒层为AlGaN层;
所述第一复合子层包括依次层叠的ScN层、SiGaN层以及InSiN层,所述第二复合子层包括依次层叠的所述InSiN层、所述SiGaN层以及所述ScN层,所述第一复合子层和所述第二复合子层中各个层相对于所述InGaN势阱层对称设置。
2.根据权利要求1所述的多量子阱层,其特征在于,所述第一复合子层和所述第二复合子层的厚度均为1nm-10nm,所述ScN层、所述SiGaN层以及所述InSiN层的厚度比为1:(1-20):(1-10)。
3.根据权利要求2所述的多量子阱层,其特征在于,所述SiGaN层中Si组分占比为0.01-0.5,所述InSiN层中In组分占比为0.01-0.5。
4.根据权利要求1所述的多量子阱层,其特征在于,所述InGaN势阱层的厚度为1nm-10nm,所述InGaN势阱层中In组分占比为0.01-0.5。
5.根据权利要求1所述的多量子阱层,其特征在于,所述预设周期为1-20。
6.根据权利要求1所述的多量子阱层,其特征在于,所述势垒层的厚度为5nm-50nm,所述势垒层中Al组分占比为0.01-0.5。
7.一种多量子阱层的制备方法,其特征在于,用于制备权利要求1-6任一项所述的多量子阱层,所述制备方法包括:
提供一生长所需的N型半导体层;
在所述N型半导体层上依次以预设周期交替生长复合势阱层和势垒层,其中,所述复合势阱层包括依次生长的第一复合子层、InGaN势阱层、第二复合子层,所述势垒层为AlGaN层;
所述第一复合子层包括依次生长的ScN层、SiGaN层以及InSiN层,所述第二复合子层包括依次生长的所述InSiN层、所述SiGaN层以及所述ScN层,所述第一复合子层和所述第二复合子层中各个层相对于所述InGaN势阱层对称设置。
8.根据权利要求7所述的多量子阱层的制备方法,其特征在于,所述复合势阱层的生长步骤,具体包括:
将温度调节至第一预设温度,压力调节至50Torr-500Torr,在N2/NH3气氛中依次生长ScN层、SiGaN层以及InSiN层,形成第一复合子层;
保持压力和气氛不变,将温度调节至第二预设温度,在所述第一复合子层上生长InGaN势阱层;
保持压力和气氛不变,将温度调节至所述第一预设温度,在所述InGaN势阱层上依次生长所述InSiN层、所述SiGaN层以及所述ScN层,形成第二复合子层;
其中,所述第二预设温度为700℃-900℃,所述第一预设温度比所述第二预设温度高10℃-200℃,所述N2/NH3气氛中N2和NH3的比例为1:(1-10)。
9.根据权利要求7所述的多量子阱层的制备方法,其特征在于,所述势垒层的生长步骤,具体包括:
将温度调节至800℃-1000℃,压力调节至50Torr-500Torr,在所述复合势阱层上生长厚度为5nm-50nm的AlGaN层,其中,Al组分占比为0.01-0.5。
10.一种发光二极管,包括衬底、以及依次层叠于所述衬底之上的缓冲层、非掺杂GaN层、N型半导体层、多量子阱层、电子阻挡层、P型半导体层,其特征在于,所述多量子阱层为上述权利要求1-6任一项所述的多量子阱层。
CN202310782679.3A 2023-06-29 2023-06-29 一种多量子阱层及其制备方法、发光二极管 Pending CN116504891A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310782679.3A CN116504891A (zh) 2023-06-29 2023-06-29 一种多量子阱层及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310782679.3A CN116504891A (zh) 2023-06-29 2023-06-29 一种多量子阱层及其制备方法、发光二极管

Publications (1)

Publication Number Publication Date
CN116504891A true CN116504891A (zh) 2023-07-28

Family

ID=87321679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310782679.3A Pending CN116504891A (zh) 2023-06-29 2023-06-29 一种多量子阱层及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116504891A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129199A (zh) * 2016-09-21 2016-11-16 湘能华磊光电股份有限公司 降低接触电阻的led外延生长方法
CN109545924A (zh) * 2018-09-26 2019-03-29 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN109755361A (zh) * 2017-11-07 2019-05-14 山东浪潮华光光电子股份有限公司 一种提高势阱质量的led外延结构及其制备方法
CN116072780A (zh) * 2023-03-09 2023-05-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116093223A (zh) * 2023-03-07 2023-05-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116344695A (zh) * 2023-02-20 2023-06-27 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129199A (zh) * 2016-09-21 2016-11-16 湘能华磊光电股份有限公司 降低接触电阻的led外延生长方法
CN109755361A (zh) * 2017-11-07 2019-05-14 山东浪潮华光光电子股份有限公司 一种提高势阱质量的led外延结构及其制备方法
CN109545924A (zh) * 2018-09-26 2019-03-29 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法
CN116344695A (zh) * 2023-02-20 2023-06-27 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116093223A (zh) * 2023-03-07 2023-05-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116072780A (zh) * 2023-03-09 2023-05-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN114975704B (zh) 一种led外延片及制备方法
CN116504896A (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116130569B (zh) 一种高效发光二极管及制备方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116072780A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN113161453B (zh) 发光二极管外延片及其制造方法
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN117525232A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116565097A (zh) 一种发光二极管外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN114824005B (zh) 一种GaN基发光二极管的外延结构及其制备方法
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN113161462B (zh) 发光二极管外延片及其制造方法
CN116504891A (zh) 一种多量子阱层及其制备方法、发光二极管
CN117712253B (zh) 一种深紫外发光二极管及制备方法
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN114497306B (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN118117020A (zh) 一种多量子阱层及其制备方法、发光二极管
CN117239026A (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN117712254A (zh) 一种高光效的发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230728