CN116504889B - 一种发光二极管外延片及其制备方法、发光二极管 - Google Patents

一种发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116504889B
CN116504889B CN202310483719.4A CN202310483719A CN116504889B CN 116504889 B CN116504889 B CN 116504889B CN 202310483719 A CN202310483719 A CN 202310483719A CN 116504889 B CN116504889 B CN 116504889B
Authority
CN
China
Prior art keywords
layer
quantum well
well layer
source
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310483719.4A
Other languages
English (en)
Other versions
CN116504889A (zh
Inventor
刘春杨
吕蒙普
胡加辉
金从龙
顾伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310483719.4A priority Critical patent/CN116504889B/zh
Publication of CN116504889A publication Critical patent/CN116504889A/zh
Application granted granted Critical
Publication of CN116504889B publication Critical patent/CN116504889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,包括衬底,该发光二极管外延片还包括:依次层叠于衬底之上的缓冲层、N型半导体层、多量子阱层、电子阻挡层以及P型半导体层;多量子阱层包括设于N型半导体层上的第一多量子阱层和设于第一多量子阱层上的第二多量子阱层,第一多量子阱层包括第一预设周期交替层叠的第一量子阱层和第一量子垒层,第二多量子阱层包括设于第一多量子阱层上的第二量子阱层以及设于第二量子阱层上的第二量子垒层;第二量子垒层包括第二预设周期交替层叠的AlN层和Si‑Mgδ掺杂层,AlN层设于第二量子阱层之上,本发明能够解决现有技术中AlGaN材料作为P型半导体层,空穴不足,导致电子空穴复合效率降低的技术问题。

Description

一种发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体技术领域,具体涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
发光二极管(LightEmitting Diode,LED),是一种半导体组件。初时多用作为指示灯、显示发光二极管板等;随着白光LED的出现,也被用作照明。LED被称为第四代照明光源或绿色光源,具有节能、环保、寿命长、体积小等特点,广泛应用于各种指示、显示、装饰、背光源、普通照明和城市夜景等领域。根据使用功能的不同,可以将其划分为信息显示、信号灯、车用灯具、液晶屏背光源、通用照明五大类。
目前比较常见的发光二极管外延片一般采用高Al组分AlGaN材料作为外延层的基础材料。一般而言,Al组分越高,晶体质量越低,位错密度越高,在109-1010/cm2乃至更高;AlGaN材料的掺杂与GaN相比要困难得多,不论N型掺杂还是P型掺杂,随着Al组分的增加,外延层的电导率迅速降低,尤其是p-AlGaN的掺杂尤为棘手,掺杂剂Mg的激活效率低下,导致空穴不足,电子空穴复合效率降低,导电性和发光效率锐降。
因此,现有的发光二极管外延片普遍存在AlGaN材料作为P型半导体层,空穴不足,导致电子空穴复合效率降低的性能的技术问题。
发明内容
针对现有技术的不足,本发明的目的在于提供一种发光二极管外延片及其制备方法,旨在解决现有技术中AlGaN材料作为P型半导体层,空穴不足,导致电子空穴复合效率降低的技术问题。
本发明的第一方面在于提供一种发光二极管外延片,包括硅衬底,所述发光二极管外延片还包括:
依次层叠于所述衬底之上的缓冲层、N型半导体层、多量子阱层、电子阻挡层以及P型半导体层;
所述多量子阱层包括设于所述N型半导体层上的第一多量子阱层和设于所述第一多量子阱层上的第二多量子阱层,所述第一多量子阱层包括第一预设周期交替层叠的第一量子阱层和第一量子垒层,所述第二多量子阱层包括设于所述第一量子垒层上的第二量子阱层以及设于所述第二量子阱层上的第二量子垒层;
所述第二量子垒层包括第二预设周期交替层叠的AlN层和Si-Mgδ掺杂层,所述AlN层设于所述第二量子阱层之上。
与现有技术相比,本发明的有益效果在于:通过本发明提供的一种发光二极管外延片,能有效地提高电子空穴复合效率,具体为,多量子阱层包括设于所述N型半导体层上的第一多量子阱层和设于所述第一多量子阱层上的第二多量子阱层,第二多量子阱层包括设于所述第一多量子阱层上的第二量子阱层以及设于所述第二量子阱层上的第二量子垒层,第二量子垒层包括第二预设周期交替层叠的AlN层和Si-Mgδ掺杂层,AlN层的设置起到阻挡电子溢流的作用,避免电子溢流至P型半导体层中与空穴复合,导致P型半导体层中的空穴不足,从而提高电子空穴复合效率,同时,Si-Mgδ掺杂层能有效地提高空穴的注入效率和空穴掺杂浓度,从而提高内量子效率,提高电子空穴复合效率,从而解决了AlGaN材料作为P型半导体层,空穴不足,导致电子空穴复合效率降低的技术问题。
根据上述技术方案的一方面,所述AlN层的厚度为0.5nm-2nm,所述Si-Mgδ掺杂层的厚度为1nm-20nm。
根据上述技术方案的一方面,所述Si-Mgδ掺杂层包括Si-Mgδ掺杂AlGaN层和设于Si-Mgδ掺杂AlGaN层上的Si-Mgδ掺杂GaN层,所述Si-Mgδ掺杂AlGaN层设于所述AlN层之上,其中,Si的掺杂浓度为8×1018cm-3-8×1019cm-3,Mg的掺杂浓度为8×1018cm-3-8×1019cm-3
根据上述技术方案的一方面,所述第一量子阱层为AlxGa1-xN层,x的取值范围为0.1-0.4,所述第一量子垒层为AlyGa1-yN层,y的取值范围为0.3-0.7,其中,x<y。
根据上述技术方案的一方面,所述第一量子阱层的厚度为1nm-3nm,所述第一量子垒层的厚度为10nm-14nm。
根据上述技术方案的一方面,所述第一预设周期为3-7,所述第二预设周期为1-5。
根据上述技术方案的一方面,所述第二量子阱层为所述AlxGa1-xN层。
本发明的第二方面在于提供一种发光二极管外延片的制备方法,所述制备方法用于制备上述所述的发光二极管外延片,所述制备方法包括:
提供一衬底;
在所述衬底之上依次生长缓冲层、N型半导体层;
在所述N型半导体层上生长多量子阱层,所述多量子阱层包括生长于所述N型半导体层上的第一多量子阱层和生长于所述第一多量子阱层上的第二多量子阱层,所述第一多量子阱层包括第一预设周期交替层叠的第一量子阱层和第一量子垒层,所述第二多量子阱层包括生长于所述第一量子垒层上的第二量子阱层以及生长于所述第二量子阱层上的第二量子垒层,所述第二量子垒层包括第二预设周期交替层叠的AlN层和Si-Mgδ掺杂层,所述AlN层生长于所述第二量子阱层之上;
在所述多量子阱层上依次生长电子阻挡层以及P型半导体层。
进一步说明,所述Si-Mgδ掺杂层的生长步骤包括:
将温度调节至1000-1100℃,通入TMAl源、TMGa源、氨气和Mg源生长预设时间后,关闭Mg源,通入Si源生长预设时间,关闭Si源,Mg源和Si源交替通入循环3次,在所述AlN层生长Si-Mgδ掺杂AlGaN层;
保持温度和通入的TMGa源、氨气不变,关闭TMAl源,通入Mg源生长预设时间后,关闭Mg源,通入Si源生长预设时间,关闭Si源,Mg源和Si源交替通入循环3次,在所述Si-Mgδ掺杂AlGaN层生长Si-Mgδ掺杂GaN层。
本发明的第三方面在于提供一种发光二极管,所述发光二极管包括上述所述的发光二极管外延片。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解,其中:
图1为本发明第一实施例中的发光二极管外延片的结构示意图;
图2为本发明第八实施例中的发光二极管外延片的制备方法的流程图;
附图元器件符号说明:
衬底100,缓冲层200,N型半导体层300,多量子阱层400,第一量子阱层401,第一量子垒层402,第一多量子阱层410,第二多量子阱层420,第二量子阱层421,AlN层422,Si-Mgδ掺杂AlGaN层423,Si-Mgδ掺杂GaN层424,电子阻挡层500,P型半导体层600。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”以及类似的表述只是为了说明的目的,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造与操作,因此不能理解为对本发明的限制。
在本发明中,除非另有明确的规定与限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的与所有的组合。
请参阅图1,所示为本发明提供的一种发光二极管外延片,该发光二极管外延片包括衬底100;其中,衬底100为外延层生长的基板,常用的衬底100为蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底及氧化锌衬底,在本实施例中,衬底100材料为硅衬底,硅衬底具有导热性好,成本低,工艺成熟,容易剥离等优势。
其中,衬底100上依次层叠有缓冲层200、N型半导体层300、多量子阱层400、电子阻挡层500及P型半导体层600。
缓冲层200用于释放衬底100与N型半导体层300之间的晶格失配和热失配。缓冲层200为厚度为1μm-4μm的AlN薄膜层。
进一步地,缓冲层200上设有N型半导体层300,用于提供电子给多量子阱层400,以使电子与空穴在多量子阱层400辐射复合,达到发光二极管外延片的发光效应,该N型半导体层300为N型掺杂AlzGa1-zN层,厚度为1.5μm-2.5μm,Al组分z为0.4-0.6,N型半导体层300的掺杂剂为硅烷,掺杂浓度在5×1018cm-3-1×1020cm-3
该N型半导体层300上设有多量子阱层400,N型半导体层300提供的电子及P型半导体层600提供的空穴在多量子阱层400中辐射复合,实现发光二极管外延片发光。
进一步地,多量子阱层400包括设于N型半导体层300上的第一多量子阱层410和设于第一多量子阱层410上的第二多量子阱层420。其中,第一多量子阱层410包括第一预设周期交替层叠的第一量子阱层401和第一量子垒层402,第一量子阱层401为AlxGa1-xN层,x的取值范围为0.1-0.4,第一量子阱层401中Al的组分x会影响发光二极管外延片的发光波长,第一量子垒层402为AlyGa1-yN层,y的取值范围为0.3-0.7,其中,x<y。第一量子阱层401中Al的组分均值低于量子垒层中Al的组分,量子垒层的能带高于量子阱层。
具体地,第一量子阱层401的厚度为1nm-3nm,第一量子垒层402的厚度为10nm-14nm,第一预设周期为3-7。
另外,第一多量子阱层410上设有第二多量子阱层420,第二多量子阱层420包括设于第一量子垒层402上的第二量子阱层421以及设于第二量子阱层421上的第二量子垒层;其中,第二量子阱层421为AlxGa1-xN层,与第一量子阱层401相同,x的取值范围为0.1-0.4,厚度为1nm-3nm。
第二量子垒层包括第二预设周期交替层叠的AlN层422和Si-Mgδ掺杂层,AlN层422设于第二量子阱层421之上。其中,AlN层422的设置可以有效地阻挡电子溢流现象的产生,避免电子溢流至P型半导体层600中与空穴复合,导致P型半导体层600中的空穴不足,Si-Mgδ掺杂层包括Si-Mgδ掺杂AlGaN层423和设于Si-Mgδ掺杂AlGaN层423上的Si-Mgδ掺杂GaN层424,Si-Mgδ掺杂AlGaN层423设于AlN层422之上。
具体地,AlN层422的厚度为0.5nm-2nm,当AlN层422的厚度过低时,无法阻挡电子溢流现象,造成电子溢流至P型半导体层600中与空穴复合,P型半导体层600中的空穴不足,导致空穴电子在多量子阱层400中的复合效率下降,当AlN层422的厚度过厚时,影响P型半导体层600中空穴传输至多量子阱层400中的速率,造成空穴电子在多量子阱层400中的复合效率下降。
进一步地,第二量子垒层中的一个周期为AlN层422、Si-Mgδ掺杂AlGaN层423、Si-Mgδ掺杂GaN层424依次层叠设置,通过Si-Mg共掺杂技术,能有效地提高Mg原子的掺杂浓度,掺杂原子的电负性和离子半径与AlN材料和GaN材料的差异,引起极化场的变化,使体系中的空间电荷重新分布,从而有效地降低Mg受主的激活能,从而达到提高空穴注入效率和提高空穴浓度的目的,进一步的可以提高内量子效率。
其中,在Si-Mgδ掺杂AlGaN层423中,Al组分越高,禁带宽度越大,导致Mg的激活能和活化能也会更大,通过Si-Mg共掺杂,可以降低Si-Mgδ掺杂AlGaN层423的激活能和活化能,使得Mg更容易并入,从而达到提高空穴注入效率和提高空穴浓度。
具体地,Si的掺杂浓度为8×1018cm-3-8×1019cm-3,Mg的掺杂浓度为8×1018cm-3-8×1019cm-3,Si-Mgδ掺杂层的厚度为1nm-20nm。
当Si和Mg的掺杂浓度过低时,无法降低Si-Mgδ掺杂AlGaN层423的激活能和活化能,空穴注入效率和空穴浓度提高有限;当Si和Mg的掺杂浓度过高时,Si和Mg可能扩散进入第一多量子阱层410中,影响第一多量子阱层410中电子空穴复合,影响发光二极管的发光效率。
当Si-Mgδ掺杂层的厚度过厚时,影响P型半导体层600中空穴传输至多量子阱层400中的速率,造成空穴电子在多量子阱层400中的复合效率下降;当Si-Mgδ掺杂层的厚度过薄时,电子阻挡层500的高温生长条件,会破坏多量子阱层400的结构,导致多量子阱层400中电子空穴复合效率降低。
其中,Si-Mgδ掺杂AlGaN层423的厚度低于Si-Mgδ掺杂GaN层424的厚度,由于AlGaN材料掺杂Mg所需的激活能和活化能较大,因此,增大Si-Mgδ掺杂GaN层424的厚度,以使Mg的掺杂能最大的激活和活化掺杂Si-Mgδ掺杂层。而通过Si-Mgδ掺杂AlGaN层423的过渡,能有效地缓解AlN层422与Si-Mgδ掺杂GaN层424的晶格失配。
进一步地,第二预设周期为3-7,AlN层422、Si-Mgδ掺杂AlGaN层423、Si-Mgδ掺杂GaN层424依次层叠设置,以形成超晶格结构,释放应力,减少位错的产生。
多量子阱层400上设有电子阻挡层500,以用于限制电子溢流,电子阻挡层500为AlGaN,其Al组分高于多量子阱层400中第一量子阱层401和第一量子垒层402的Al组分,具体地,电子阻挡层500的厚度为20nm-30nm,Al的组分为0.6-0.7。
电子阻挡层500上设有P型半导体层600,P型半导体层600提供空穴给多量子阱层400,以使电子与空穴在多量子阱层400辐射复合,达到发光二极管外延片的发光效应。P型半导体层600为P型掺杂的AlGaN层,Al的组分为0.2-0.4,厚度为180-220nm,P型半导体层600的掺杂剂为二茂镁,二茂镁的掺杂浓度为4×1019cm-3-6×1019cm-3,此外,该P型半导体层600为P型掺杂的AlGaN层,其空穴不足,通过第二多量子阱层410的设置,能有效地提高高空穴注入效率和提高空穴浓度,并且阻挡电子溢流现象,从而提高空穴电子在多量子阱层400中的复合效率。
另外,本发明还提供的一种发光二极管外延片的制备方法,所述制备方法包括步骤S10-S13:
步骤S10,提供一衬底;
步骤S11,在所述衬底之上依次生长缓冲层、N型半导体层;
高温生长缓冲层为了释放衬底与N型半导体层之间的晶格失配和热失配。
具体地,衬底放在MOCVD反应腔中,向反应腔内通入TMAl和氨气,通过化学气相沉积法制备AlN薄膜,生长温度为1200-1300℃,生长厚度为1μm-4μm的AlN薄膜层。
由于普通的生长方式加工AlN薄膜层时,会出现裂纹。该层在低压高温的环境下采用氨气脉冲通入制备,即持续通入TMAl源,但是氨气采用脉冲的方式断续地通入反应室,这样可以得到晶体质量较优的AlN薄膜层。
在缓冲层上生长N型半导体层,具体为,将温度调节至1000-1200℃,通入MAl源、TMGa源、硅烷、氨气,在缓冲层上生长的厚度为1.5μm-2.5μm的N型半导体层,该N型半导体层为AlzGa1-zN层,Al组分z为0.5,硅烷的掺杂浓度1×1019cm-3
步骤S12,在所述N型半导体层上生长多量子阱层,所述多量子阱层包括生长于所述N型半导体层上的第一多量子阱层和生长于所述第一多量子阱层上的第二多量子阱层,所述第一多量子阱层包括第一预设周期交替层叠的第一量子阱层和第一量子垒层,所述第二多量子阱层包括生长于所述第一量子垒层上的第二量子阱层以及生长于所述第二量子阱层上的第二量子垒层,所述第二量子垒层包括第二预设周期交替层叠的AlN层和Si-Mgδ掺杂层,所述AlN层生长于所述第二量子阱层之上;
其中,第一多量子阱层的生长步骤,具体包括:
将温度调节至1000℃-1100℃,通入MAl源、TMGa源、氨气,在N型半导体层上生长第一量子阱层,第一量子阱层为AlxGa1-xN层,x的取值范围为0.1-0.4,
保持温度和通入氨气的流量不变,调节通入MAl源、TMGa源的流量,在第一量子阱层上生长第一量子垒层,第一量子垒层为AlyGa1-yN层,y的取值范围为0.3-0.7,其中,x<y;
通过调节TMAl源和TMGa源的流量,以形成第一预设周期交替层叠的第一量子阱层与第一量子垒层。
另外,第二多量子阱层的生长步骤,具体包括:
将温度调节至1000-1100℃,通入MAl源、TMGa源、氨气,在第一量子垒层上生长第二量子阱层,第二量子阱层为AlxGa1-xN层,x的取值范围为0.1-0.4。
保持温度和通入MAl源、氨气的流量不变,关闭TMGa源,在第二量子阱层生长厚度为0.5nm-2nm的AlN层。
保持温度不变,通入与第一量子垒层生长相同的气源,通入Mg源生长预设时间后,关闭Mg源,通入Si源生长预设时间,关闭Si源,Mg源和Si源交替通入循环3次,在所述AlN层生长Si-Mgδ掺杂AlGaN层;
保持温度和通入的TMGa源、氨气不变,关闭TMAl源,通入Mg源生长预设时间后,关闭Mg源,通入Si源生长预设时间,关闭Si源,Mg源和Si源交替通入循环3次,在所述Si-Mgδ掺杂AlGaN层生长Si-Mgδ掺杂GaN层;
通过调节TMAl源、TMGa源、Mg源、Si源的流量,以形成第二预设周期交替层叠的第二量子阱层与Si-Mgδ掺杂层。
其中,预设时间为3s,以使Si-Mgδ掺杂层的掺杂浓度达到8×1018cm-3-8×1019cm-3
步骤S13,在所述多量子阱层上依次生长电子阻挡层以及P型半导体层。
具体为,将温度调节至1000℃-1200℃,通入MAl源、TMGa源、氨气,在多量子阱层上生长厚度为20nm-30nm的电子阻挡层,电子阻挡层为AlGaN层,其中,Al的组分为0.6-0.7。
进一步地,将温度调节至1000℃-1200℃,通入MAl源、TMGa源、二茂镁、氨气,在电子阻挡层上生长厚度为180nm-220nm的P型半导体层,P型半导体层为P型掺杂的AlGaN层,Al的组分为0.2-0.4,二茂镁的掺杂浓度为4×1019cm-3-6×1019cm-3
本发明以三甲基镓或作为镓源,高纯氨气作为氮源,高纯H2为载气,三甲基铝作为铝源,N型掺杂剂选用硅烷,P型掺杂剂选用二茂镁。
此外,本发明还提供的一种发光二极管,包括上述所述的发光二极管外延片。
下面以具体实施例进一步说明本发明:
实施例一
请参阅图1,所示为本发明第一实施例提供的一种发光二极管外延片,该发光二极管外延片包括衬底,衬底上依次层叠有缓冲层、N型半导体层、多量子阱层、电子阻挡层及P型半导体层。
缓冲层为厚度为1.5μm的AlN薄膜层,N型半导体层为N型掺杂AlzGa1-zN层,厚度为2μm,Al组分z为0.5,N型半导体层的掺杂剂为硅烷,掺杂浓度在1×1019cm-3
多量子阱层包括设于N型半导体层上的第一多量子阱层和设于所述第一多量子阱层上的第二多量子阱层。其中,第一多量子阱层包括第一预设周期交替层叠的第一量子阱层和第一量子垒层,第一量子阱层为AlxGa1-xN层,x为0.25,第一量子垒层为AlyGa1-yN层,y为0.5。第一量子阱层的厚度为2nm,第一量子垒层的厚度为12nm,第一预设周期为5。
另外,第一多量子阱层上设有第二多量子阱层,第二多量子阱层包括设于所述第一多量子阱层上的第二量子阱层以及设于所述第二量子阱层上的第二量子垒层;其中,第二量子阱层为AlxGa1-xN层,与第一量子阱层相同,x为0.25,厚度为2nm。
第二量子垒层包括第二预设周期交替层叠的AlN层和Si-Mgδ掺杂层,所述AlN层设于所述第二量子阱层之上,Si-Mgδ掺杂层包括Si-Mgδ掺杂AlGaN层和Si-Mgδ掺杂GaN层,Si-Mgδ掺杂AlGaN层设于AlN层之上。
具体地,AlN层的厚度为1nm,Si-Mgδ掺杂层的Si的掺杂浓度为1×1019cm-3,Mg的掺杂浓度为1×1019cm-3,Si-Mgδ掺杂层的厚度为12nm。
Si-Mgδ掺杂AlGaN层的厚度为5nm,Si-Mgδ掺杂GaN层的厚度为7nm。
多量子阱层上设有电子阻挡层,电子阻挡层的厚度为25nm,Al的组分为0.65。
电子阻挡层上设有P型半导体层,P型半导体层为P型掺杂的AlGaN层,Al的组分为0.3,厚度为200nm,P型半导体层的掺杂剂为二茂镁,二茂镁的掺杂浓度为5×1019cm-3
上述发光二极管外延片的制备方法,包括以下步骤:
步骤S10,提供一衬底;
步骤S11,在所述衬底之上依次生长缓冲层、N型半导体层;
具体地,衬底放在MOCVD反应腔中,向反应腔内通入TMAl和氨气,通过化学气相沉积法制备AlN薄膜,生长温度为1250℃,生长厚度为1.5μm的AlN薄膜层。
在缓冲层上生长N型半导体层,具体为,将温度调节至1000-1200℃,通入MAl源、TMGa源、硅烷、氨气,在缓冲层上生长的厚度为2μm的N型半导体层,该N型半导体层为AlzGa1-zN层,Al组分z为0.5,硅烷的掺杂浓度1×1019cm-3
步骤S12,在所述N型半导体层上生长多量子阱层,所述多量子阱层包括生长于所述N型半导体层上的第一多量子阱层和生长于所述第一多量子阱层上的第二多量子阱层,所述第一多量子阱层包括第一预设周期交替层叠的第一量子阱层和第一量子垒层,所述第二多量子阱层包括生长于所述第一多量子阱层上的第二量子阱层以及生长于所述第二量子阱层上的第二量子垒层,所述第二量子垒层包括第二预设周期交替层叠的AlN层和Si-Mgδ掺杂层,所述AlN层生长于所述第二量子阱层之上;
其中,第一多量子阱层的生长步骤,具体包括:
将温度调节至1080℃,通入MAl源、TMGa源、氨气,在N型半导体层上生长第一量子阱层,第一量子阱层为AlxGa1-xN层,x为0.25;
保持温度和通入氨气的流量不变,调节通入MAl源、TMGa源的流量,在第一量子阱层上生长第一量子垒层,第一量子垒层为AlyGa1-yN层,y为0.6,其中,x<y;
通过调节TMAl源和TMGa源的流量,以形成第一预设周期交替层叠的第一量子阱层与第一量子垒层。
另外,第二多量子阱层的生长步骤,具体包括:
将温度调节至1080℃,通入MAl源、TMGa源、氨气,在第一多量子阱层上生长第二量子阱层,第二量子阱层为AlxGa1-xN层,x为0.25。
保持温度和通入MAl源、氨气的流量不变,关闭TMGa源,在第二量子阱层生长厚度为1nm的AlN层。
保持温度不变,通入与第一量子垒层生长相同的气源,通入Mg源生长3s后,关闭Mg源,通入Si源生3s,关闭Si源,Mg源和Si源交替通入循环3次,在所述AlN层生长Si-Mgδ掺杂AlGaN层;
保持温度和通入的TMGa源、氨气不变,关闭TMAl源,通入Mg源生长3s后,关闭Mg源,通入Si源生长3s,关闭Si源,Mg源和Si源交替通入循环3次,在所述Si-Mgδ掺杂AlGaN层生长Si-Mgδ掺杂GaN层;
通过调节TMAl源、TMGa源、Mg源、Si源的流量,以形成第二预设周期交替层叠的第二量子阱层与Si-Mgδ掺杂层。
步骤S13,在所述多量子阱层上依次生长电子阻挡层以及P型半导体层。
具体为,将温度调节至1100℃,通入MAl源、TMGa源、氨气,在多量子阱层上生长厚度为25nm的电子阻挡层,电子阻挡层为AlGaN层,其中,Al的组分为0.65。
进一步地,将温度调节至1100℃,通入MAl源、TMGa源、二茂镁、氨气,在电子阻挡层上生长厚度为200nm的P型半导体层,P型半导体层为P型掺杂的AlGaN层,Al的组分为0.3,二茂镁的掺杂浓度为5×1019cm-3
实施例二
本发明第二实施例提供的一种发光二极管外延片,本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于:
Si-Mgδ掺杂AlGaN层的Al组分随着厚度的增加逐渐减少,Al组分从1渐变0。
实施例三
本发明第三实施例提供的一种发光二极管外延片,本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于:
Si的掺杂浓度为8×1018cm-3,Mg的掺杂浓度为8×1018cm-3
实施例四
本发明第四实施例提供的一种发光二极管外延片,本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于:
Si的掺杂浓度为8×1019cm-3,Mg的掺杂浓度为8×1019cm-3
实施例五
本发明第五实施例提供的一种发光二极管外延片,本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于:
Si-Mgδ掺杂层的厚度为15nm,Si-Mgδ掺杂AlGaN层的厚度为6nm,Si-Mgδ掺杂GaN层的厚度为9nm。
实施例六
本发明第六实施例提供的一种发光二极管外延片,本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于:
Si-Mgδ掺杂层的厚度为20nm,Si-Mgδ掺杂AlGaN层的厚度为8nm,Si-Mgδ掺杂GaN层的厚度为12nm。
实施例七
本发明第七实施例提供的一种发光二极管外延片,本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于:
Si-Mgδ掺杂层的厚度为10nm,Si-Mgδ掺杂AlGaN层的厚度为4nm,Si-Mgδ掺杂GaN层的厚度为6nm。
实施例八
本发明第八实施例提供的一种发光二极管外延片,本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于:
Si-Mgδ掺杂AlGaN层的厚度为3nm,Si-Mgδ掺杂GaN层的厚度为9nm。
实施例九
本发明第九实施例提供的一种发光二极管外延片,本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于:
Si-Mgδ掺杂AlGaN层的厚度为7nm,Si-Mgδ掺杂GaN层的厚度为5nm。
实施例十
本发明第十实施例提供的一种发光二极管外延片,本实施例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于:
Si-Mgδ掺杂AlGaN层的厚度为6nm,Si-Mgδ掺杂GaN层的厚度为6nm。
对比例一
本发明第一对比例提供的一种发光二极管外延片,本对比例中的发光二极管外延片与第一实施例中的发光二极管外延片的不同之处在于:
多量子阱层为第一多量子阱层。
请参阅下表1,所示为本发明上述实施例一至实施例十及对比例一对应的参数。
表1
需要说明的是,实施例一至实施例十及对比例一的外延片是在使用相同工艺条件下制成的,在100mA电流下测试性能。其中,COW-VF1为芯片的工作电压,COW-IV为芯片的亮度,COW-Wd为波长,COW-良率为芯片出厂的合格率。
结合实施例一至实施例十及对比例一数据可知,通过加入第二多量子阱层,能有效地限制电子溢流的作用,避免电子溢流至P型半导体层中与空穴复合,导致P型半导体层中的空穴不足,同时,通过Si-Mg的共掺技术,能有效地提高空穴的注入效率和空穴掺杂浓度,从而提高内量子效率,提高发光二极管外延片的发光效率。
结合实施例一、实施例二的数据可知,Si-Mgδ掺杂AlGaN层的Al组分渐变的设置,能更加有效地缓解AlN材料和GaN材料之间的晶格失配,提高第二多量子阱层的晶体质量,从而提高发光二极管外延片的发光效率。
结合实施例一、实施例三及实施例四数据可知,当Si和Mg的掺杂浓度过低时,无法降低Si-Mgδ掺杂AlGaN层的激活能和活化能,空穴注入效率和空穴浓度提高有限,影响发光二极管的发光效率;当Si和Mg的掺杂浓度过高时,Si和Mg可能扩散进入第一多量子阱层中,影响第一多量子阱层中电子空穴复合,影响发光二极管的发光效率。
结合实施例一、实施例五至实施例七数据可知,当Si-Mgδ掺杂层的厚度过厚时,影响P型半导体层中空穴传输至多量子阱层中的速率,造成空穴电子在多量子阱层中的复合效率下降,影响发光二极管的发光效率;当Si-Mgδ掺杂层的厚度过薄时,电子阻挡层的高温生长条件,会破坏多量子阱层的结构,导致多量子阱层中电子空穴复合效率降低,影响发光二极管的发光效率。
结合实施例一、实施例八至实施例十数据可知,当Si-Mgδ掺杂AlGaN层的厚度高于Si-Mgδ掺杂GaN层的厚度时,Mg的掺杂对Si-Mgδ掺杂AlGaN层的激活和活化有限,无法最大程度的激活和活化掺杂Si-Mgδ掺杂层,导致空穴注入效率和空穴浓度提高有限,导致多量子阱层中电子空穴复合效率降低,影响发光二极管的发光效率;当Si-Mgδ掺杂GaN层的厚度过厚时,Si-Mgδ掺杂AlGaN层的厚度过薄时,Si-Mgδ掺杂AlGaN层缓解AlN层与Si-Mgδ掺杂GaN层的晶格失配有限,造成第二多量子阱层晶体质量下降,影响发光二极管的发光效率。
综上,通过加入第二多量子阱层,能有效地限制电子溢流的作用,并通过Si-Mg的共掺技术,能有效地提高空穴的注入效率和空穴掺杂浓度,从而提高内量子效率,提高发光二极管外延片的发光效率。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体与详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形与改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种发光二极管外延片,包括衬底,其特征在于,所述发光二极管外延片还包括:
依次层叠于所述衬底之上的缓冲层、N型半导体层、多量子阱层、电子阻挡层以及P型半导体层;
所述多量子阱层包括设于所述N型半导体层上的第一多量子阱层和设于所述第一多量子阱层上的第二多量子阱层,所述第一多量子阱层包括第一预设周期交替层叠的第一量子阱层和第一量子垒层,所述第二多量子阱层包括设于所述第一量子垒层上的第二量子阱层以及设于所述第二量子阱层上的第二量子垒层;
所述第二量子垒层包括第二预设周期交替层叠的AlN层和Si-Mgδ掺杂层,所述AlN层设于所述第二量子阱层之上,所述Si-Mgδ掺杂层包括Si-Mgδ掺杂AlGaN层和设于Si-Mgδ掺杂AlGaN层上的Si-Mgδ掺杂GaN层,所述Si-Mgδ掺杂AlGaN层设于所述AlN层之上,其中,Si的掺杂浓度为8×1018cm-3-8×1019cm-3,所述Mg的掺杂浓度为8×1018cm-3-8×1019cm-3
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述AlN层的厚度为0.5nm-2nm,所述Si-Mgδ掺杂层的厚度为1nm-20nm。
3.根据权利要求1所述的发光二极管外延片,其特征在于,所述第一量子阱层为AlxGa1- xN层,x的取值范围为0.1-0.4,所述第一量子垒层为AlyGa1-yN层,y的取值范围为0.3-0.7,其中,x<y。
4.根据权利要求1所述的发光二极管外延片,其特征在于,所述第一量子阱层的厚度为1nm-3nm,所述第一量子垒层的厚度为10nm-14nm。
5.根据权利要求1所述的发光二极管外延片,其特征在于,所述第一预设周期为3-7,所述第二预设周期为1-5。
6.根据权利要求3所述的发光二极管外延片,其特征在于,所述第二量子阱层为所述AlxGa1-xN层。
7.一种发光二极管外延片的制备方法,其特征在于,所述制备方法用于制备权利要求1-6任一项所述的发光二极管外延片,所述制备方法包括:
提供一衬底;
在所述衬底之上依次生长缓冲层、N型半导体层;
在所述N型半导体层上生长多量子阱层,所述多量子阱层包括生长于所述N型半导体层上的第一多量子阱层和生长于所述第一多量子阱层上的第二多量子阱层,所述第一多量子阱层包括第一预设周期交替层叠的第一量子阱层和第一量子垒层,所述第二多量子阱层包括生长于所述第一量子垒层上的第二量子阱层以及生长于所述第二量子阱层上的第二量子垒层,所述第二量子垒层包括第二预设周期交替层叠的AlN层和Si-Mgδ掺杂层,所述AlN层生长于所述第二量子阱层之上,所述Si-Mgδ掺杂层包括Si-Mgδ掺杂AlGaN层和设于Si-Mgδ掺杂AlGaN层上的Si-Mgδ掺杂GaN层,所述Si-Mgδ掺杂AlGaN层设于所述AlN层之上,其中,Si的掺杂浓度为8×1018cm-3-8×1019cm-3,所述Mg的掺杂浓度为8×1018cm-3-8×1019cm-3
在所述多量子阱层上依次生长电子阻挡层以及P型半导体层。
8.根据权利要求7所述的发光二极管外延片的制备方法,其特征在于,所述Si-Mgδ掺杂层的生长步骤包括:
将温度调节至1000-1100℃,通入TMAl源、TMGa源、氨气和Mg源生长预设时间后,关闭Mg源,通入Si源生长预设时间,关闭Si源,Mg源和Si源交替通入循环3次,在所述AlN层生长Si-Mgδ掺杂AlGaN层;
保持温度和通入的TMGa源、氨气不变,关闭TMAl源,通入Mg源生长预设时间后,关闭Mg源,通入Si源生长预设时间,关闭Si源,Mg源和Si源交替通入循环3次,在所述Si-Mgδ掺杂AlGaN层生长Si-Mgδ掺杂GaN层。
9.一种发光二极管,其特征在于,所述发光二极管包括权利要求1-6任一项所述的发光二极管外延片。
CN202310483719.4A 2023-04-28 2023-04-28 一种发光二极管外延片及其制备方法、发光二极管 Active CN116504889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310483719.4A CN116504889B (zh) 2023-04-28 2023-04-28 一种发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310483719.4A CN116504889B (zh) 2023-04-28 2023-04-28 一种发光二极管外延片及其制备方法、发光二极管

Publications (2)

Publication Number Publication Date
CN116504889A CN116504889A (zh) 2023-07-28
CN116504889B true CN116504889B (zh) 2024-02-23

Family

ID=87326197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310483719.4A Active CN116504889B (zh) 2023-04-28 2023-04-28 一种发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116504889B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405939A (zh) * 2015-12-02 2016-03-16 华灿光电(苏州)有限公司 一种发光二极管及其制造方法
CN107799636A (zh) * 2017-10-27 2018-03-13 厦门乾照光电股份有限公司 一种紫外led及其制作方法
CN108682719A (zh) * 2018-04-24 2018-10-19 河源市众拓光电科技有限公司 一种多量子阱层、led外延结构及其制备方法
CN112262480A (zh) * 2018-06-13 2021-01-22 阿卜杜拉国王科技大学 具有渐变的量子势垒层的发光二极管
CN113782652A (zh) * 2021-10-11 2021-12-10 中紫半导体科技(东莞)有限公司 一种量子垒掺杂的紫外led外延片及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI277226B (en) * 2005-10-24 2007-03-21 Formosa Epitaxy Inc Light emitting diode
US10177273B2 (en) * 2012-03-29 2019-01-08 Seoul Viosys Co., Ltd. UV light emitting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405939A (zh) * 2015-12-02 2016-03-16 华灿光电(苏州)有限公司 一种发光二极管及其制造方法
CN107799636A (zh) * 2017-10-27 2018-03-13 厦门乾照光电股份有限公司 一种紫外led及其制作方法
CN108682719A (zh) * 2018-04-24 2018-10-19 河源市众拓光电科技有限公司 一种多量子阱层、led外延结构及其制备方法
CN112262480A (zh) * 2018-06-13 2021-01-22 阿卜杜拉国王科技大学 具有渐变的量子势垒层的发光二极管
CN113782652A (zh) * 2021-10-11 2021-12-10 中紫半导体科技(东莞)有限公司 一种量子垒掺杂的紫外led外延片及其制造方法

Also Published As

Publication number Publication date
CN116504889A (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
US9577144B2 (en) Ultraviolet light-emitting device
KR20040016723A (ko) 질화물 반도체 발광소자 및 그 제조방법
CN114975704B (zh) 一种led外延片及制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116504896A (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN114927601B (zh) 一种发光二极管及其制备方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN110620168B (zh) 一种led外延生长方法
CN117613167B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117410402A (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
CN117423786A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN116504889B (zh) 一种发光二极管外延片及其制备方法、发光二极管
KR20070116068A (ko) Ⅲ족 질화물 반도체 소자의 제조방법
CN112599647B (zh) Led外延多量子阱层生长方法
CN111276579B (zh) 一种led外延生长方法
CN114122206B (zh) 发光二极管制作方法
CN113972304B (zh) 一种led外延片制作方法
CN114497306B (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
CN117080328B (zh) 一种紫外led外延片及其制备方法、led芯片
CN112420883B (zh) 一种提高发光效率的led外延生长方法
CN117293241B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116759503A (zh) 一种发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant