CN116504734A - 带有蓄热器的功率覆盖模块 - Google Patents

带有蓄热器的功率覆盖模块 Download PDF

Info

Publication number
CN116504734A
CN116504734A CN202310011789.XA CN202310011789A CN116504734A CN 116504734 A CN116504734 A CN 116504734A CN 202310011789 A CN202310011789 A CN 202310011789A CN 116504734 A CN116504734 A CN 116504734A
Authority
CN
China
Prior art keywords
metal interconnect
layer
interconnect layer
housing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310011789.XA
Other languages
English (en)
Inventor
R·L·米奥里尼
A·V·高达
N·蒂亚加拉让
B·M·拉什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GE Aviation Systems LLC
Original Assignee
GE Aviation Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GE Aviation Systems LLC filed Critical GE Aviation Systems LLC
Publication of CN116504734A publication Critical patent/CN116504734A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种功率覆盖(POL)模块包括具有主体的半导体器件，该主体包括第一侧和相对的第二侧。限定在半导体器件第一侧上的第一接触焊盘和介电层，该介电层具有第一侧和相对的第二侧，限定通过其的一组第一孔口，该相对的第二侧设置成面对半导体器件第一侧。POL模块包括具有第一侧和相对的第二侧的金属互连层，该金属互连层第二侧设置在介电层第一侧上并延伸通过该组第一孔口，以限定电联接到第一接触焊盘的一组过孔。限定内部部分的外壳联接到金属互连层第一侧，并且相变材料(PCM)设置在外壳内部部分中。

Description

带有蓄热器的功率覆盖模块
技术领域
本公开总体上涉及用于封装功率半导体器件的结构和方法，并且更特别地，涉及包括改进的热接口的功率覆盖模块结构。
背景技术
对管理高功率密度的功率电子器件的日益增长的需求导致了功率电子模块或功率模块的发展。功率模块是典型地包括内部互连以执行功率转换功能的若干功率部件(诸如功率半导体器件)的组件。功率模块在诸如工业马达驱动装置、不间断功率源和逆变器的功率转换设备中使用。功率模块为一组功率半导体部件提供封装或物理包容。功率半导体(或“裸片”)典型地被焊接或烧结到功率电子基底上，该基底支撑功率半导体，在需要时提供电和热接触以及电绝缘。
最近，功率模块越来越多地采用功率覆盖(POL)模块类型封装和互连系统。这样的POL模块使用多层导电和绝缘材料来支撑功率半导体器件，提供半导体器件和外部电路之间的电互连，并且管理在正常操作期间生成的热。
附图说明
在参考附图的说明书中阐述了针对本领域普通技术人员的本描述的完整且能够实现的公开内容，包括其最佳模式，其中：
图1图示了根据本文中所述的各个方面的POL模块的示意性截面图；
图2图示了根据本文中所述的各个方面的另一个POL模块的示意性截面图；
图3图示了根据本文中所述的各个方面的另一个POL模块的示意性截面图；
图4图示了根据本文中所述的各个方面的另一个POL模块的示意性截面图；
图5图示了根据本文中所述的各个方面的另一个POL模块的示意性截面图；以及
图6图示了根据本文中所述的各个方面的形成POL模块的方法的流程图。
具体实施方式
本公开的所描述的方面针对包括蓄热器的POL模块。本文中所述的方面不限于任何具体的电功率架构或应用，并且这些方面可在任何期望的电功率系统或配置中利用。
虽然将描述“一组”的各种元件，但将理解的是，“一组”可包括任意数量的相应元件，包括仅一个元件。所有方向参考(例如，径向、轴向、上部、下部、向上、向下、左、右、横向、前、后、顶部、底部、上方、下方、竖直、水平、顺时针、逆时针)仅用于识别目的，以帮助读者理解本公开，并且不产生限制，特别是关于其位置、定向或用途的限制。
连接参考(例如，附接、联接、连接和接合)应被广义地解释，并且可包括一系列元件之间的中间构件和元件之间的相对运动，除非另有说明。照此，连接参考不一定推断两个元件直接连接并且彼此之间是固定关系，除非另外指明。在非限制性示例中，连接或断开可选择性地构造成对相应的元件之间的电连接进行提供、启用、停用等。
如本文中所用，术语“绝缘涂层”在某些非限制性方面中可指电绝缘且导热的涂层。绝缘涂层通常表现出低导电性(例如，小于约10-8西门子每米(S/m))和高导热性(例如，大于约100瓦每米开尔文(W/(m·K))。然而，在其它非限制性方面中，术语“绝缘涂层”可指电绝缘且热绝缘的涂层。
如本文中所用，术语“半导体器件”是指执行具体功能的半导体部件、器件、裸片或芯片，诸如功率晶体管、功率二极管或模拟放大器，作为非限制性示例。典型的半导体器件包括输入/输出(I/O)互连，本文中称为触点或接触焊盘，其用来将半导体器件连接到外部电路，并且电联接到半导体器件内的内部元件。本文中所述的半导体器件可为功率半导体器件，其用作诸如例如开关模式功率源的功率电子电路中的电可控开关或整流器。半导体器件的非限制性示例包括绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)、集成门极换向晶闸管(IGCT)、门极关断(GTO)晶闸管、硅可控整流器(SCR)、包括诸如硅(Si)、碳化硅(SiC)、氮化镓(GaN)和砷化镓(GaAs)的材料的二极管或其它器件或器件的组合。半导体器件也可为数字逻辑器件，诸如微处理器、微控制器、存储器器件、视频处理器或专用集成电路(ASIC)，作为非限制性示例。
应当理解，为了便于描述和理解，附图不一定按比例绘制，并且可示意性地描绘。例如，相对于附图中描绘的其它元件，附图中的某些元件可比图示的更大或更小。虽然下面公开的POL模块的各个方面在附图中示出并描述为包括半导体器件、互连接线和电子封装端子的特定布置，但是应当理解，还可实现备选布置和配置，并且因此这些方面不仅限于具体图示的器件及其布置。也就是说，本文中所述的方面还应当理解为涵盖电子封装，其可包括附加的电子部件，并且可附加地或备选地包括半导体器件的一个或多个备选器件类型，包括声学器件、微波器件、毫米器件、RF通信器件和微机械(MEMS)器件。可设想，本文中公开的POL模块的方面可包括半导体模块或功率模块，其为限定拓扑的一个或多个半导体器件提供物理支撑或包容。本文中所述的方面还可包括一个或多个电阻器、电容器、电感器、滤波器、开关和类似器件以及它们的组合。如本文中所用，术语“电气部件”和“电子部件”可理解为涵盖上述各种类型的半导体器件中的任一种，以及电阻器、电容器、电感器、滤波器和类似的无源器件，以及能量存储部件。
常规的半导体器件模块、功率模块和嵌入式器件采用POL技术来提供尺寸、性能和成本方面的许多优点。
常规的POL封装制造过程典型地从通过粘合剂将一个或多个功率半导体器件放置到介电层上开始。然后将金属互连(例如，铜互连)电镀到介电层上，以经由通过介电层限定的过孔形成与(多个)功率半导体器件的直接金属连接，从而形成POL子模块。金属互连提供到或来自(多个)功率半导体器件的输入/输出(I/O)系统的形成。然后使用用于电和热连接的焊接互连将POL子模块焊接到绝缘金属基底(例如，直接键合铜(DBC)基底)。然后使用介电有机材料填充POL介电层和陶瓷基底之间的半导体周围的间隙，以形成POL封装。
常规的绝缘金属基底通常由三个层组成，即金属顶层和金属底层，中间有陶瓷绝缘层。绝缘金属基底的绝缘层将金属顶层与金属底层电绝缘。金属层或者直接键合或钎焊到陶瓷层。金属绝缘基底典型地可在相对侧(例如，底侧)上焊接到基板。在许多情况下，基板由铜形成，并且使用焊料附接到金属绝缘基底的底部金属层。基板典型地还安装到常规的热沉。常规的金属绝缘基底由于其导热性和刚性而在POL模块中普遍使用，以支撑半导体器件，同时提供电互连结构。基板的刚性为POL模块提供了附加的结构支撑。金属绝缘基底的绝缘层部分还可在器件和热沉或机架之间提供电隔离。
参考图1，在截面中示出了根据非限制性方面的半导体器件组件或POL模块200。POL模块200包括一组半导体器件220、介电层250、金属互连层248、导电板280、第一热沉271、外壳272和设置在外壳272中的相变材料(PCM)273。在非限制性方面中，外壳272可包括一组侧壁277，该组侧壁布置成限定它们之间的内部部分或空间279。外壳272还可包括第一侧274(例如，顶侧)和相对的第二侧275(例如，底侧)。在非限制性方面中，POL模块200可包括设置在导电板280和第一热沉271之间的第一热界面层291。金属互连层248可包括第一侧247(例如，顶侧)和相对的第二侧249(例如，底侧)。类似地，介电层250可包括第一侧251(例如，顶侧)和相对的第二侧252(例如，底侧)。
该组半导体器件220可包括各自呈裸片、二极管或其它功率电子器件的相应形式的半导体器件220。在非限制性方面中，该组半导体器件220可包括第一半导体器件220和第二半导体器件220。虽然在图1中示出了三个半导体器件220，但是将理解的是，在该组半导体器件220中可包括更多或更少数量的半导体器件220。除了该组半导体器件220之外，POL模块200的方面还可包括任何期望数量或类型的附加电路部件。
每个半导体器件220可包括主体223，该主体具有第一侧221(例如，顶侧)和相对的第二侧232(例如，底侧)。该组半导体器件220可包括所谓的“竖直传导”型半导体器件220，其允许经由布置在第一侧221上的第一接触焊盘241以及经由布置在相对的第二侧232上的一个或多个第二接触焊盘242进行电I/O互连。第一接触焊盘241和第二接触焊盘242分别经由金属互连层248和导电板280将半导体器件220操作性地联接到外部电路(未示出)，并且可电联接到半导体器件220内的内部元件(未示出)。
介电层250的第二侧252可设置在该组半导体器件220的第一侧221上。例如，在非限制性方面中，粘合剂(未示出)可用来将该组半导体器件220附接到介电层250的第二侧。
在非限制性方面中，介电层250可包括层压件或膜。在一些非限制性方面中，介电层250可由多种介电材料中的任一种形成，诸如聚四氟乙烯(PTFE)、聚砜材料、诸如液晶聚合物(LCP)或聚酰亚胺材料的其他聚合物膜等。介电层250还可限定在介电层第一侧251和第二侧252之间延伸的通过其的一组第一孔口256。
金属互连层248可布置在介电层第一侧上。金属互连层248可进一步延伸通过该组第一孔口256以限定一组过孔258。金属互连248可通过该组过孔258联接到半导体器件220。该组过孔258使金属互连层248能够通过介电层250与半导体器件220的第一接触焊盘241电连接。将理解的是，在采用可选粘合剂将该组半导体器件220附接到介电层第二侧252的方面中，该组第一孔口256同样也将延伸通过粘合剂(未示出)。该组第一孔口256可布置成具有任何期望的尺寸和间距，延伸通过介电层250或粘合剂或两者，以实现从金属互连层248到半导体器件220中的至少一个的第一接触焊盘241中的一个或多个的电连接。在非限制性方面中，金属互连层248可包括沉积(例如，电镀)到介电层250的第一侧251上和通过该组第一孔口256的铜，以实现通过其(即，从金属互连层248到半导体器件220的第一接触焊盘241)的电连接。金属互连层248可具有低轮廓(例如，小于1000微米厚)、平面互连结构，其提供到和来自半导体器件220的I/O连接(未示出)的形成。
在一些方面中，该组半导体器件220或柱式连接器之间或两者之间限定的空间或间隙可选地可用介电填充材料226填充。在各个方面中，介电填充材料226可包括聚合物材料，诸如例如底部填充物(例如，毛细管底部填充物或无流动底部填充物)、封装材料、硅酮、模制化合物等。
导电板280包括第一侧281(例如，顶侧)和相对的第二侧282(例如，底侧)，在它们之间限定第一厚度285。导电板280可在第一厚度285上既导电又导热。例如，在非限制性方面中，导电板280可包括具有高导热性和导电性的材料，诸如铜、铝或复合导电材料。在各种非限制性方面中，导电板280可包括单片或同质结构。
在其中导电板280在第一厚度285上导电和导热的这样的方面中，第一热界面层291可设置在导电板第二侧282上。
在各个方面中，第一热界面层291可为施加到导电板第二侧282的导热、电绝缘的聚合物或有机材料涂层。第一热界面层291操作用于将导电板280与第一热沉271电隔离，并且进一步操作用于将由该组半导体器件220生成的热从导电板280传导到第一热沉271。
在非限制性方面中，第一热界面层291可包括悬浮在聚合物基质(例如，树脂或环氧树脂)中的导热陶瓷填料、颗粒或纤维。例如，第一热界面层291可包括环氧树脂或硅树脂，其填充有导热的电绝缘填料，诸如氧化铝、氮化铝、氧化铍、氮化硼或它们的组合。第一热界面层291可为电绝缘和导热的，并且可包括浸渍有约6体积％至约60体积％的导热陶瓷材料的聚合物基质，该导热陶瓷材料在绝缘涂层内形成连续的热路径。
在各个方面中，第一热界面层291可为施加到导电板第二侧282的导热、电绝缘的聚合物或有机材料涂层。第一热界面层291操作用于将第一热沉271与导电板280电隔离，并且进一步操作用于将由该组半导体器件220生成的热从导电板280传导到第一热沉271。另外，在一些方面中，形成第一热界面层291的材料可具有操作用于将第一热沉271键合到导电板280的粘合性质。
在非限制性方面中，第一热界面层291可为沿着导电板第二侧282的至少一部分沉积的绝缘涂层。根据一个方面，第一热界面层291可具有大约100微米(μm)的厚度。然而，在其它方面中，在不脱离本文中的公开的范围的情况下，第一热界面层291可具有其它厚度。
然而，在其它非限制性方面中，导电板280可备选地包括导热的电绝缘结构，诸如金属绝缘基底层(例如，直接键合铜(DBC)基底)。这样的绝缘金属基底可由三个层组成，即，金属第一层或顶层和第二层或底层，两者间设置有陶瓷绝缘层。金属层可直接键合或钎焊到陶瓷层。陶瓷可为氧化铝、氮化铝、氮化硅或其它陶瓷类型。金属绝缘基底的第二层可被图案化以形成多个导电接触区域，从而实现附接到半导体器件第二接触焊盘242。在其它非限制性方面中，金属绝缘基底可焊接到金属基板以限定导电板280。将理解的是，在采用金属绝缘基底层以形成导电板280的这样的方面中，第一热界面层291可选地可为导电的第一热界面层291，因为金属绝缘基底层可提供必要的电隔离。同样将理解的是，在采用通过第一热界面层291与第一热沉271电绝缘的导电板280的其它非限制性方面中，在不脱离本公开的范围的情况下，可从导电板280中省略金属绝缘基底层。
不管所采用的导电板280的类型如何，在非限制性方面中，该组半导体器件220可使用诸如焊料的导电裸片附接材料257在其相应的第二侧232上联接或键合到导电板第一侧281。导电板第一侧281可通过其被图案化或蚀刻，以在附接或联接到该组半导体器件220之前限定一组导电接触区域(未示出)。
在非限制性方面中，第一热沉271可热联接到POL模块200，以在操作期间去除或耗散由该组半导体器件220生成的热。在一个方面中，第一热沉271可包括具有高导热性的材料，诸如铜、铝或复合材料。第一热沉271可通过第一热界面层291热联接到导电板280。例如，在一个方面中，第一热界面层291可设置或夹持在第一热沉271和导电板280之间。虽然为了便于理解和描述将第一热沉271描绘为常规的无源翅片式热沉，但各方面不受此限制，并且可附加地或备选地布置其它热沉布置，包括例如主动型热沉，诸如强制空气冷却热沉、液体冷却热沉或它们的各种组合。在非限制性方面中，第一热沉271可使用诸如铆钉或螺钉(未示出)的紧固件联接或附接到导电板280。
如将在本文中更详细地描述的那样，在非限制性方面中，外壳第二侧275可联接到金属互连层第一侧247。在非限制性方面中，外壳272可热联接到金属互连层248，但与金属互连层248电绝缘。在其它非限制性方面中，外壳272可热联接和电联接到金属互连层248。外壳272可构造成容纳、固持或以其它方式存储设置在其中的PCM273。照此，PCM273热联接到外壳272。
PCM273可包括但不限于石蜡，石蜡当足够的能量被吸收时从固体相变到液体，并且当足够的能量被释放时进一步从液体相变回固体。例如，石蜡的典型熔点在46和68摄氏度之间。诸如有机PCM273的其它PCM273可具有在0和100摄氏度的范围内的熔点。在非限制性方面中，在不脱离本公开的范围的情况下，PCM273可被选择为具有任何期望的熔点范围。在从固体到液体的相变之后，石蜡能够进一步吸收超出导致相变发生的热的补充热。石蜡构造成在多个循环中可靠地从固体到液体并且再回到固体重复地相变。在非限制性方面中，可使用任何期望的PCM273，包括但不限于脂肪酸，只要材料响应于热的传导传递从起始相相变到至少一种不同的相。例如，在非限制性方面中，PCM273可为固体-液体PCM273或固体-固体PCM273。在其它非限制性方面中，PCM273可为具有膨胀石墨的形状稳定的复合石蜡、具有膨胀石墨的微胶囊复合石蜡和高密度聚乙烯化合物、具有膨胀石墨的纳米胶囊复合石蜡和高密度聚乙烯化合物、微胶囊复合石蜡和高密度聚乙烯化合物或纳米胶囊复合石蜡和高密度聚乙烯化合物中的一种或多种。起始相和至少一种不同的相可为固体、液体和气体中的一种。
因此，相变材料能够可靠地存储或吸收来自金属互连层248的第一量的热，并且从固体熔化为液体。PCM273还能够以液体形式进一步可靠地存储或吸收来自金属互连层248的第二量的热。由PCM273存储或吸收的热能随后可在一段时间内耗散到外部环境。热可在高能量或高热产生操作的临时或瞬态时间期间源自半导体器件220，并且PCM273可存储热能。
现在参考图2，根据非限制性方面在截面中示出了包括POL子模块301的POL模块300，为了清楚起见省略了一些部分。POL模块300和POL子模块301包括类似于图1的POL模块200和POL子模块201中所示的部件的多个部件，并且因此用来指示图1中的部件的数字也将用来指示图3中的类似部件。POL子模块201被描绘为具有半导体器件220、介电层250、金属互连层248、导电板280、外壳272和设置在外壳272中的PCM273以及第一热沉271。如图2中所图示，POL模块200可包括设置在导电板280和第一热沉271之间的第一热界面层291。另外，在非限制性方面中，POL模块可包括第二热界面层292。第二热界面层292可包括第一侧292a和相对的第二侧292b。在其它非限制性方面中，外壳272可包括限定在其中的一组翅片276。
第二热界面层292可设置在金属互连层248和外壳272之间，并且与金属互连层248和外壳272热联接。例如，第二热界面层第二侧292b可设置在金属互连层第一侧247上，并且与外壳272热联接。在其它方面中，第二热界面层第一侧292a可设置在外壳第二侧275上，并且与金属互连层248热联接。
在各个方面中，第二热界面层292可为施加到金属互连层第一侧247的导热、电绝缘的聚合物或有机材料涂层。第二热界面层292操作用于将外壳272与金属互连层248电隔离，并且进一步操作用于将由该组半导体器件220生成的热从金属互连层248传导到外壳272。另外，在一些方面中，形成第二热界面层292的材料可具有操作用于将外壳272键合到金属互连层248的粘合性质。
在非限制性方面中，第二热界面层292可包括从其延伸的一组热界面层区段295。例如，在一些方面中，热界面层区段295可从热界面层第二侧292b延伸通过金属互连层248。热界面层区段还可联接到介电层第一侧251。如图2中所图示，热界面层区段295中的一个或多个可设置成将一个第一接触焊盘241与另一个第一接触焊盘241电绝缘。例如，在非限制性方面中，热界面层区段295可协同地布置或顺序地联接在一起，以至少部分地围绕特定的第一接触焊盘241，从而将一个第一接触焊盘241与另一个第一接触焊盘241电绝缘。
在非限制性方面中，第二热界面层292可包括悬浮在聚合物基质(例如，树脂或环氧树脂)中的导热陶瓷填料、颗粒或纤维。例如，第二热界面层292可包括环氧树脂或硅树脂，其填充有导热的电绝缘填料，诸如氧化铝或氮化硼或它们的组合。第二热界面层292可为电绝缘和导热的，并且可包括浸渍有约6体积％至约60体积％的导热陶瓷材料的聚合物基质，该导热陶瓷材料在绝缘涂层内形成连续的热路径。
在非限制性方面中，第二热界面层292可为沿着外壳第二侧275的至少一部分沉积的绝缘涂层。根据一个方面，第二热界面层292可具有大约100微米(μm)的厚度。然而，在其它方面中，在不脱离本文中的公开的范围的情况下，第二热界面层292可具有其它厚度。
翅片276可布置在外壳272的内部空间279内，并且彼此间隔开，以增加外壳272的总表面积。在非限制性方面中，翅片276可布置成正交于外壳第二侧275。例如，在非限制性方面中，外壳第二侧可包括基本上平行于金属互连层248布置的基板275a。在这样的方面中，翅片276可在第一端部276a处联接到基板275a，并且在内部空间279内从板基板275a大体上正交地朝向外壳第一侧274延伸。在其它非限制性方面中，外壳第一侧274可包括盖板274a。在这样的方面中，翅片276可在第二端部276b处联接到盖板274a，并且在内部空间279内从盖板274a大体上正交地朝向外壳第二侧275延伸。
不管翅片276的定向如何，内部空间279可限定在紧邻的翅片276之间或在翅片276和该组侧壁277之间或者两者皆是。在非限制性方面中，PCM273可设置在空间279中的一个或多个中。以这种方式，PCM273可与外壳侧壁277、翅片276或两者热联接。以这种方式，可限定从发热半导体器件220延伸通过金属互连层248、第二热界面层292、外壳基板275a、翅片276、PCM273和盖板274a的第一导热路径(由箭头“211”指示)。类似地，可限定从半导体器件220延伸通过导电板280、第一热界面层291并至热沉271的第一导热路径(由箭头“212”指示)。
现在参考图3，根据非限制性方面在截面中示出了包括POL子模块401的POL模块400。POL子模块401包括类似于图1和图2的POL子模块201,301中所示的多个部件的部件，并且因此用来指示图1和图2中的部件的数字也将用来指示图3中的类似部件。POL子模块401被描绘为具有半导体器件220、介电层250、金属互连层248、导电板280、外壳272、设置在外壳272中的PCM273和第一热沉271。如图3中所图示，POL模块400可包括设置在导电板280和第一热沉271之间的第一热界面层291。
然而，一个显著差异是图3的非限制性方面包括第二电绝缘层293。如所图示，电绝缘层293可设置在金属互连层248内并延伸通过金属互连层248的至少一部分。如图3中所图示，电绝缘层293可设置成将一个或多个半导体器件220的一个第一接触焊盘241与另一个第一接触焊盘241电绝缘。例如，在非限制性方面中，电绝缘层293可布置成至少部分地围绕特定的第一接触焊盘241，以将第一接触焊盘241与另一个第一接触焊盘241电绝缘。
电绝缘层293还可联接到介电层第一侧251。在非限制性方面中，电绝缘层293可包括悬浮在聚合物基质(例如，树脂或环氧树脂)中的导热陶瓷填料、颗粒或纤维。例如，电绝缘层293可包括环氧树脂或硅树脂，其填充有导热的电绝缘填料，诸如氧化铝或氮化硼或它们的组合。电绝缘层293可为电绝缘和导热的，并且可包括浸渍有约6体积％至约60体积％的导热陶瓷材料的聚合物基质，该导热陶瓷材料在绝缘涂层内形成连续的热路径。在其它非限制性方面中，电绝缘层293可包括“未填充”聚合物(例如，没有导热填料)。
在非限制性方面中，电绝缘层293可为沿着金属互连层248的至少一部分沉积的绝缘涂层。根据一个方面，电绝缘层293可具有大约100微米(μm)的厚度。然而，在其它方面中，在不脱离本文中的公开的范围的情况下，电绝缘层293可具有其它厚度。
现在参考图4，根据非限制性方面在截面中示出了POL模块500和POL子模块501。POL模块500和POL子模块501包括类似于图3的POL模块400和POL子模块401中所示的部件的多个部件，并且因此用来指示图3中的部件的数字也将用来指示图4中的类似部件。POL子模块501被描绘为具有半导体器件220、介电层250、金属互连层248、第二电绝缘层293、导电板280、外壳272、设置在外壳272中的PCM273和第一热沉271。半导体器件220示出为具有第一接触焊盘241(例如，源极接触焊盘)和另一个第一接触焊盘241(例如，栅极接触焊盘)。
如图4中所图示，与图3中描绘的方面的一个显著差异是，非限制性方面可选地可从金属互连层248和外壳2以及第一热沉271之间排除第二热界面层292。与图3中描绘的方面的另一个显著差异是，非限制性方面可选地可排除外壳基板275a。
如将理解的是，因为第二热界面层292是电绝缘的，所以省略电绝缘的第二热界面层292的这样的方面将因此经由金属互连层248使外壳272和翅片276具有与第一接触焊盘241(例如，源极接触焊盘)相同的电势。然而，另一个第一接触焊盘241(例如，栅极接触焊盘)将通过第二电绝缘层293与外壳272和翅片276电绝缘。另外，电绝缘层293还将使两个第一接触焊盘241(例如，源极接触焊盘和栅极接触焊盘)彼此电绝缘。
将理解的是，在排除外壳基板275a的非限制性方面中，翅片276或PCM273或两者可直接接触金属互连层248。翅片276和PCM与金属互连层248的直接接触提供了直接且更高效的热联接，以更直接地将热传递到外壳272。
另外，在非限制性方面中，翅片276或外壳272或两者可直接由金属互连层248制造或生长。例如，在非限制性方面中，翅片276或外壳272或两者可通过使用高导热性材料的增材制造技术来制造。在这样的非限制性方面中，可使用常规方法逐层构建翅片276，诸如通过在顺序层中微分配翅片材料，并对每层进行激光烧结。在其它非限制性方面中，翅片276或外壳272或两者可通过电镀和蚀刻步骤的组合来制造或构建。
现在参考图5，根据非限制性方面在截面中示出了POL结构600和POL子模块601。POL结构600和POL子模块601包括类似于图2的POL模块300和POL子模块301中所示的部件的多个部件，并且因此用来指示图2中的部件的数字也将用来指示图5中的类似部件。POL子模块601被描绘为具有半导体器件220、介电层250、金属互连层248、导电板280、外壳272和设置在外壳272中的PCM273以及第一热沉271。半导体器件220示出为具有第一接触焊盘241(例如，源极接触焊盘)和另一个第一接触焊盘241(例如，栅极接触焊盘)。
如图5中所图示，与图2中描绘的方面的一个显著差异是，可省略第二热界面层292。在这样的方面中，翅片276可布置成与金属互连层248直接物理接触。例如，如上所述，在非限制性方面中，翅片276可与金属互连层248一体地形成，诸如经由增材制造过程。翅片276可在第一端部276a处联接到金属互连层248，并且在内部空间279内从金属互连层248大体上正交地朝向外壳第一侧274延伸。在其它非限制性方面中，翅片276可在第二端部276a处联接到盖板274a，并且在内部空间279内从盖板274a大体上正交地延伸，并且在第一端部276b处联接到金属互连层248。
与图2中描绘的方面的另一个显著的非限制性差异是，金属互连层248可限定通过其限定的一组第二孔口246。例如，在非限制性方面中，该组第二孔口246可从金属互连层第一侧247延伸到金属互连层第二侧249。在这样的方面中，PCM273还可布置成经由该组第二孔口246与介电层250直接物理接触。在排除第二热界面层292的这样的方面中，与包括第二热界面层292的方面相比，PCM273与介电层250或金属互连层248或两者的直接物理接触可提供沿着第一热传导路径211到PCM273的改善的热连通。将理解的是，在这样的方面中，PCM273可包括电绝缘材料，以避免第一接触焊盘241的短路。
图6是图示了根据非限制性方面的用于制造POL模块200-600的方法700的非限制性方面的方法流程图。POL模块200-600可包括具有相对的第一侧221和第二侧232的半导体器件220、具有相对的第一侧251和第二侧252的介电层250、金属互连层248。半导体器件220第一侧可在其上限定第一接触焊盘241。在一些非限制性方面中，POL模块200-600可包括导电板280、第一热界面层291和第一热沉271。将理解的是，在一些方面中，介电层250可包括通过其限定的第一孔口256，以与金属互连层248协同地提供一组过孔258。在一些方面中，第一孔口256的形成可在方法700之前或结合方法700使用常规技术来完成。
方法700可通过在710将半导体器件220联接到介电层250来开始。例如，在非限制性方面中，联接可包括将粘合剂施加到介电层250上并且将一组半导体器件220在其相应的第一侧232上安装到介电层250的第二侧252并使粘合剂固化。
方法700包括在720将金属互连层248形成在介电层250的第一侧251上。在非限制性方面中，金属互连层248的形成可包括任何期望的常规金属化技术，诸如溅射和电镀。在其它非限制性方面中，可使用其它常规金属沉积技术来形成金属互连层248。金属互连层248也可被蚀刻或图案化，以限定金属互连或通过介电层250的竖直馈通部。将理解的是，在一些方面中，形成导电金属互连层248可包括金属化通过介电层250限定的第一孔口256，以限定通过其的过孔258。在其它方面中，第一孔口256的金属化可在方法700之前或结合方法700使用常规技术来完成。
方法700包括在730将第一金属互连层248联接到半导体器件220的第一接触焊盘241。将理解的是，在730将第一金属互连层248联接到第一接触焊盘241可与在720将金属互连层248形成在介电层250的第一侧251上同时进行、结合进行或作为其一部分进行。在其它非限制性方面中，金属互连层248可在过孔258处焊接到第一接触焊盘241。
方法700包括在740将限定内部空间279的外壳272联接到金属互连层第一侧247以及在750将PCM273设置在内部空间279中。
方法700还可包括在760将第二热界面层292设置在外壳272和金属互连层248之间。在非限制性方面中，方法700还可包括在770将电绝缘层293联接到介电层第一侧251并延伸通过金属互连层248的一部分，以将第一接触焊盘241与限定在半导体器件220上的另一个第一接触焊盘241绝缘。
在非限制性方面中，第二热界面层292的设置可包括将绝缘涂层施加到金属互连层第一侧247。在其它方面中，绝缘涂层可施加到外壳基板275a。在另一些方面中，绝缘涂层可施加到金属互连层第一侧247和外壳基板275a两者，以限定第二热界面层292。
在一个方面中，用来形成第二热界面层292或第二电绝缘层293或两者的材料可包括聚合物树脂中的陶瓷材料，其通过粉末涂覆或其它施加技术(诸如刷涂或滚涂技术)来施加。在其它方面中，该材料可包括在具有高导热性和良好介电强度的聚合物基质中的纯陶瓷涂层，并且可通过化学气相沉积(“CVD”)、热喷涂或通过电泳沉积(“EPD”)来施加。如将理解的是，CVD是一种常规的沉积过程，其中基底暴露于一种或多种挥发性前体，这些前体在基底表面上反应或分解以产生期望的沉积物，并且可在大气压、低压或真空中进行。还将理解的是，EPD是一种常规的电化学涂覆过程，其中悬浮在液体介质中的带电分散颗粒在施加的电场的影响的情况下迁移(即电泳)，并且沉积到电极(例如，金属互连层248、外壳基板275a或两者)上。
在一些非限制性方面中，第二热界面层292或第二电绝缘层293或两者可使用顺序地施加到金属互连层和外壳基板275a中的相应一个的第一材料和第二材料来形成。然后，两种顺序沉积的材料可在升高的温度下固化，以将第二材料注入到第二材料中，以形成既导热又电绝缘的单片绝缘涂层，从而限定第二热界面层292或第二电绝缘层293或两者。
例如，第二热界面层292或第二电绝缘层293或两者的期望导热性可通过在第一材料中掺入预定量的导热陶瓷材料(诸如氮化铝(AlN)、氮化硼(BN)、氧化铝(Al2O3)或它们的组合)来实现。导热陶瓷材料可均匀地分布或密集地填充，以形成高于渗流阈值的高度连接的导热路径。另外，第二材料可为热固性聚合物树脂或环氧树脂，其包括布置在基质中的液晶聚合物、热塑性塑料、有机单体和低聚物或它们的组合中的至少一种。在一个方面中，第二材料可随后沉积在第一材料上。在其它非限制性方面中，第二材料可包括硅酮。在另一些非限制性方面中，第二材料可包括热固性聚合物，诸如聚酰胺酰亚胺。在施加第一材料和第二材料之后，第一材料和第二材料可在升高的温度下热处理或固化，以将第二材料注入到第一材料中。
在尚未描述的程度上，各个方面的不同特征和结构可根据需要彼此结合使用。一个特征没有在所有方面中示出并不旨在被解释为它不被包括，而是为了描述的简洁才这样做。因此，不同方面的各种特征可根据需要进行混合和匹配，以形成本公开的新方面，无论这些新方面是否被明确描述。本公开覆盖了本文中描述的特征的所有组合或排列。
本书面描述使用示例来公开本公开的各方面，包括最佳模式，并且使本领域的任何技术人员能够实践本公开的各方面，包括制造和使用任何设备或系统以及执行任何纳入的方法。本公开的可专利性范围由权利要求书限定，并且可包括本领域技术人员想到的其它示例。如果其它示例具有与权利要求书的字面语言没有区别的结构元件，或者如果它们包括与权利要求书的字面语言具有微小差别的等效结构元件，则这样的其它示例旨在落入权利要求书的范围内。
本公开的各种特征、方面和优点也可体现在本公开的方面的任何排列中，包括但不限于在列举的方面中限定的以下技术解决方案：
1.一种功率覆盖(POL)模块，其包括：半导体器件(220)，其具有主体(223)，所述主体(223)包括第一侧(221)和相对的第二侧(232)，所述半导体器件(220)包括限定在所述第一侧(221)上的第一接触焊盘(241)；导电板(280)，其具有第一侧(281)和相对的第二侧(282)，所述导电板第一侧(281)联接到所述半导体器件第二侧(232)；介电层(250)，其具有第一侧(251)和相对的第二侧(252)，限定通过所述介电层的一组第一孔口(256)，所述介电层第二侧(252)设置成面对所述半导体器件第一侧(221)；金属互连层(248)，其具有第一侧(247)和相对的第二侧(249)，所述金属互连层第二侧(249)设置在所述介电层第一侧(251)上并延伸通过所述一组第一孔口(256)，以限定电联接到所述第一接触焊盘(241)的一组过孔(258)；外壳(272)，其限定内部部分(279)，所述外壳(272)联接到所述金属互连层第一侧(247)；和相变材料(PCM)(273)，其设置在所述外壳内部部分(279)中。
2.根据前述条款中任一项所述的POL模块，其中，所述外壳(272)直接联接到所述金属互连层第一侧(247)。
3.根据前述条款中任一项所述的POL模块，其中，所述PCM(273)与所述金属互连层第一侧(247)直接接触。
4.根据前述条款中任一项所述的POL模块，其中，所述金属互连层(248)还包括通过所述金属互连层限定的从所述第一侧(247)延伸到所述相对的第二侧(249)的一组第二孔口(246)，并且其中，所述PCM(273)还设置在所述一组第二孔口(246)中。
5.根据前述条款中任一项所述的POL模块，其中，所述PCM(273)与所述介电层第一侧(251)接触。
6.根据前述条款中任一项所述的POL模块，其还包括设置在所述外壳(272)和所述金属互连层第一侧(247)之间的热界面层(292)。
7.根据前述条款中任一项所述的POL模块，其中，所述外壳(272)还包括设置在所述内部部分(279)中的与所述PCM(273)直接接触的一组翅片(276)。
8.根据前述条款中任一项所述的POL模块，其中，所述外壳(272)和金属互连层(248)限定单一结构。
9.根据前述条款中任一项所述的POL模块，其还包括：第二接触焊盘(242)，其限定在所述半导体器件第二侧(232)上；以及
第二电绝缘层(293)，其联接到所述介电层第一侧(251)并延伸通过所述金属互连层(248)的一部分，布置成将所述第一接触焊盘(241)与另一个第一接触焊盘(241)电绝缘。
10.根据前述条款中任一项所述的POL模块，其还包括热联接到所述半导体器件第二侧(232)的热沉(271)。
11.一种组装POL模块的方法，其包括：将半导体器件(220)联接到介电层(250)，所述介电层具有第一侧(251)和相对的第二侧(252)，限定通过所述电介质层的一组第一孔口(256)，所述半导体器件(220)具有包括第一侧(221)和相对的第二侧(232)的主体(223)以及限定在所述半导体器件第一侧(221)上的第一接触焊盘(241)，其中，所述介电层第二侧(252)设置成面对所述半导体器件第一侧(221)；将具有第一侧(247)和相对的第二侧(249)的金属互连层(248)形成在所述介电层第一侧(251)上并延伸通过所述一组第一孔口(256)，以限定电联接到所述第一接触焊盘(241)的一组过孔(258)；将限定内部部分(279)的外壳(272)联接到所述金属互连层第一侧(247)；以及将PCM(273)设置在所述外壳内部部分(279)中。
12.根据前述条款中任一项所述的方法，其中，所述外壳(272)直接联接到所述金属互连层第一侧(247)。
13.根据前述条款中任一项所述的方法，其中，所述PCM(273)与所述金属互连层第一侧(247)直接接触。
14.根据前述条款中任一项所述的方法，其中，所述金属互连层(248)还包括通过所述金属互连层限定的从所述金属互连层第一侧(247)延伸到所述相对的第二侧(249)的一组第二孔口(246)，并且其中，所述PCM(273)还设置在所述一组第二孔口(246)中。
15.根据前述条款中任一项所述的方法，其中，所述PCM(273)与所述介电层第一侧(251)接触。
16.根据前述条款中任一项所述的方法，其还包括将热界面层(292)设置在所述外壳(272)和所述金属互连层第一侧(247)之间。
17.根据前述条款中任一项所述的方法，其中，所述外壳(272)还包括设置在所述内部部分(279)中的与所述PCM(273)直接接触的一组翅片(276)。
18.根据前述条款中任一项所述的方法，其中，所述外壳(272)和金属互连层(248)限定单一结构。
19.根据前述条款中任一项所述的方法，其还包括：将第二电绝缘层(293)联接到所述介电层第一侧(251)并延伸通过所述金属互连层(248)的一部分，以将所述第一接触焊盘(241)与另一个第一接触焊盘(241)电绝缘。
20.根据前述条款中任一项所述的方法，其还包括热联接到所述半导体器件第二侧(232)的所述第二侧的热沉(271)。

Claims (10)

1.一种功率覆盖(POL)模块，其包括：
半导体器件，其具有主体，所述主体包括第一侧和相对的第二侧，所述半导体器件包括限定在所述第一侧上的第一接触焊盘；
导电板，其具有第一侧和相对的第二侧，所述导电板第一侧联接到所述半导体器件第二侧；
介电层，其具有第一侧和相对的第二侧，限定通过所述介电层的一组第一孔口，所述介电层第二侧设置成面对所述半导体器件第一侧；
金属互连层，其具有第一侧和相对的第二侧，所述金属互连层第二侧设置在所述介电层第一侧上并延伸通过所述一组第一孔口以限定电联接到所述第一接触焊盘的一组过孔；
外壳，其限定内部部分，所述外壳联接到所述金属互连层第一侧；以及
相变材料(PCM)，其设置在所述外壳内部部分中。
2.根据权利要求1所述的POL模块，其中，所述外壳直接联接到所述金属互连层第一侧。
3.根据权利要求2所述的POL模块，其中，所述PCM与所述金属互连层第一侧直接接触。
4.根据权利要求3所述的POL模块，其中，所述金属互连层还包括通过所述金属互连层限定的从所述第一侧延伸到所述相对的第二侧的一组第二孔口，并且其中，所述PCM还设置在所述一组第二孔口中。
5.根据权利要求2所述的POL模块，其中，所述PCM与所述介电层第一侧接触。
6.一种组装POL模块的方法，其包括：
将半导体器件联接到介电层，所述介电层具有第一侧和相对的第二侧，限定通过所述电介质层的一组第一孔口，所述半导体器件具有包括第一侧和相对的第二侧的主体以及限定在所述半导体器件第一侧上的第一接触焊盘，其中，所述介电层第二侧设置成面对所述半导体器件第一侧；
将具有第一侧和相对的第二侧的金属互连层形成在所述介电层第一侧上并延伸通过所述一组第一孔口，以限定电联接到所述第一接触焊盘的一组过孔；
将限定内部部分的外壳联接到所述金属互连层第一侧；以及
将PCM设置在所述外壳内部部分中。
7.根据权利要求6所述的方法，其中，所述外壳直接联接到所述金属互连层第一侧。
8.根据权利要求7所述的方法，其中，所述PCM与所述金属互连层第一侧直接接触。
9.根据权利要求8所述的方法，其中，所述金属互连层还包括通过所述金属互连层限定的从所述金属互连层第一侧延伸到所述相对的第二侧的一组第二孔口，并且其中，所述PCM还设置在所述一组第二孔口中。
10.根据权利要求7所述的方法，其中，所述PCM与所述介电层第一侧接触。
CN202310011789.XA 2022-01-25 2023-01-05 带有蓄热器的功率覆盖模块 Pending CN116504734A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/583,495 US20230238301A1 (en) 2022-01-25 2022-01-25 Power overlay module with thermal storage
US17/583495 2022-01-25

Publications (1)

Publication Number Publication Date
CN116504734A true CN116504734A (zh) 2023-07-28

Family

ID=84519425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310011789.XA Pending CN116504734A (zh) 2022-01-25 2023-01-05 带有蓄热器的功率覆盖模块

Country Status (3)

Country Link
US (1) US20230238301A1 (zh)
EP (1) EP4216269A1 (zh)
CN (1) CN116504734A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665187B1 (en) * 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
US7491577B2 (en) * 2007-01-08 2009-02-17 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for providing thermal management on high-power integrated circuit devices
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US10269688B2 (en) * 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US9209141B2 (en) * 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
US9918407B2 (en) * 2016-08-02 2018-03-13 Qualcomm Incorporated Multi-layer heat dissipating device comprising heat storage capabilities, for an electronic device
JP7159620B2 (ja) * 2018-05-30 2022-10-25 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両
EP3716321A1 (en) * 2019-03-29 2020-09-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded semiconductor component and embedded highly conductive block which are mutually coupled

Also Published As

Publication number Publication date
US20230238301A1 (en) 2023-07-27
EP4216269A1 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
Lee et al. A review of SiC power module packaging technologies: Challenges, advances, and emerging issues
JP6925279B2 (ja) パワーエレクトロニクスモジュール
KR20140113473A (ko) 전력 오버레이 구조 및 그 제조 방법
KR20140113451A (ko) 전력 오버레이 구조 및 그 제조 방법
EP3965151A1 (en) Power overlay module and method of assembling
US20150054159A1 (en) Semiconductor Module and a Method for Fabrication Thereof By Extended Embedding Technologies
US9385107B2 (en) Multichip device including a substrate
WO2015086184A1 (en) Semiconductor stack arrangement and semiconductor module
US9865530B2 (en) Assembly comprising an element that is capable of transmitting heat, a film of a polymer that is a good thermal conductor and electrical insulator, a sintered joint and a radiator and manufacturing method
US11574859B2 (en) Power module having an elevated power plane with an integrated signal board and process of implementing the same
CN111261598A (zh) 封装结构及其适用的电源模块
US10945333B1 (en) Thermal management assemblies having cooling channels within electrically insulated posts for cooling electronic assemblies
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
US9953913B1 (en) Electronics package with embedded through-connect structure and method of manufacturing thereof
JP2007067084A (ja) 電力用半導体素子及び半導体電力変換装置
US10888036B1 (en) Thermal management assemblies for electronic assemblies circumferentially mounted on a motor
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
US20230238301A1 (en) Power overlay module with thermal storage
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
KR20220004252A (ko) 파워모듈 및 그 제조방법
KR20220015220A (ko) 파워모듈 및 그 제조방법
JP7233621B1 (ja) 熱性能が向上したパワーモジュールデバイス
CN114730752B (zh) 功率电子模块用导电金属框架及相关制造方法
US20220199492A1 (en) Semiconductor cooling arrangement with improved baffle

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination