CN116504729A - 一种芯片封装结构及封装方法 - Google Patents

一种芯片封装结构及封装方法 Download PDF

Info

Publication number
CN116504729A
CN116504729A CN202310532258.5A CN202310532258A CN116504729A CN 116504729 A CN116504729 A CN 116504729A CN 202310532258 A CN202310532258 A CN 202310532258A CN 116504729 A CN116504729 A CN 116504729A
Authority
CN
China
Prior art keywords
metal layer
chip
layer
packaging
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310532258.5A
Other languages
English (en)
Inventor
向丽琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yongxinke Electromechanical Co ltd
Original Assignee
Shenzhen Yongxinke Electromechanical Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yongxinke Electromechanical Co ltd filed Critical Shenzhen Yongxinke Electromechanical Co ltd
Priority to CN202310532258.5A priority Critical patent/CN116504729A/zh
Publication of CN116504729A publication Critical patent/CN116504729A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种芯片封装结构及封装方法，包括：芯片，包括相对设置的第一端面和第二端面，第一端面上设置有导电端子；第一金属层，敷设在芯片的第二端面侧，形成有若干电极；第一封装层，包封芯片；第二金属层，敷设在芯片的第一端面侧；第二金属层上形成有与导电端子相对应的导电导热通道，导电导热通道与导电端子导电导热连接，且导电导热通道与电极导电导热连接；其中，当芯片在工作时，第二端面侧的热量传导至第一金属层，第一端面侧的热量传导至第二金属层，进而传导至第一金属层。本发明技术方案实现了芯片第一端面与第二端面同时散热，提升了芯片封装结构的散热性能。

Description

一种芯片封装结构及封装方法
技术领域
本发明涉及芯片领域，尤其涉及一种芯片封装结构及封装方法。
背景技术
近年来，各行各业对芯片的使用性能要求越来越高，随之，对芯片封装结构要求也越来越高，而芯片封装结构的散热性能是从业人员一直致力研究的问题。
目前，常用的芯片封装结构的散热方式是芯片底部与基板相接，通过基板将芯片底部的热量与外界进行交换。这一芯片封装结构散热方式的重点是将芯片底部所产生的热量进行交换，并没有对芯片顶部的热量进行有效交换，使得芯片的使用性能受到影响。因此，如何对芯片顶部进行有效散热是目前有待解决的问题。
发明内容
本发明要解决的技术问题在于，提供一种芯片封装结构及封装方法。
本发明解决其技术问题所采用的技术方案是：提供一种芯片封装结构，包括：芯片，包括相对设置的第一端面和第二端面，所述第一端面设置有导电端子；第一金属层，敷设在所述芯片的第二端面一侧，形成有若干电极；第一封装层，包封所述芯片；第二金属层，敷设在所述芯片的第一端面一侧；所述第二金属层上形成有与所述导电端子相对应的导电导热通道，所述导电导热通道与所述导电端子导电导热连接，且所述导电导热通道与所述电极导电导热连接；其中，当所述芯片在工作时，所述芯片的第二端面的热量传导至所述第一金属层，所述芯片的第一端面的热量传导至所述第二金属层，进而传导至所述第一金属层。
优选地，所述第一封装层包封所述芯片的五个面，其中，所述第二端面与所述第一金属层抵接，所述第二金属层与所述第一封装层抵接。
优选地，所述第一金属层的厚度与所述第二金属层的厚度相当，或所述第一金属层的厚度与所述第二金属层的厚度不同。
优选地，所述第一封装层上设置有多个第一通孔，所述第一通孔内设置有用于所述导电端子与所述导电导热通道导电导热连接的第一连接件，所述第一连接件的一端与所述导电端子连接，所述第一连接件的另一端与所述导电导热通道连接。
优选地，所述第一封装层上设置有多个第二通孔，所述第二通孔内设置有用于所述导电导热通道与所述电极导电导热连接的第二连接件，所述第二连接件的一端与所述导电导热通道连接，所述第二连接件的另一端与所述电极连接。
本发明还提供一种芯片封装方法，包括芯片，所述芯片包括相对设置的第一端面和第二端面，所述第一端面设置有导电端子；
所述芯片封装方法具体包括以下步骤：
对固定在基板上的所述芯片进行封装，以形成第一封装层；
在所述第一封装层上开设第一通孔、第二通孔；
在所述芯片和所述第一封装层的上下两侧表面上制作第一金属层和第二金属层；
在所述第一金属层上制备若干电极，在所述第二金属层上制备导电导热通道，使得所述导电端子通过第一通孔与所述导电导热通道导电导热连接，所述导热导电通道通过所述第二通孔与所述第一金属层导电导热连接。
优选地，所述在所述芯片和所述第一封装层的上下两侧表面上制作第一金属层和第二金属层的步骤中，包括：
将包裹有所述第一封装层的所述芯片与所述基板分离；
在所述芯片和所述第一封装层的上下两侧表面电镀形成所述第一金属层和第二金属层；并且，在所述第一通孔和第二通孔中分别形成第一连接件和第二连接件。
优选地，所述在所述芯片和所述第一封装层的上下两侧表面上制作第一金属层和第二金属层的步骤中，包括：
在包裹有所述第一封装层的所述芯片远离所述基板的一侧电镀形成第二金属层；
去除所述基板；
在包裹有所述第一封装层的所述芯片远离所述第二金属层的一侧电镀形成第一金属层。
优选地，所述第一金属层和第二金属层的厚度相当。
优选地，所述芯片封装方法还包括：在所述第一金属层一侧及所述第二金属层一侧涂抹绿油；在第一金属层一侧的电极上印刷焊锡膏。
实施本发明具有以下有益效果：第二金属层上设置有导电导热通道，芯片的导电端子与导电导热通道导电导热连接，第二金属层上的导电导热通道与第一金属层上的电极导电导热连接，当芯片工作时，芯片的第二端面的热量传输至第一金属层进行散热，芯片的第一端面的热量传输至第二金属层的导电导热通道，进而传输至第一金属层，实现了芯片的第一端面与第二端面同时散热，提升了芯片封装结构的散热性能。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是本发明驱动芯片结构的主视剖视图；
图2是本发明驱动芯片结构的俯视图；
图3是本发明驱动芯片结构的仰视图；
图4是本发明驱动芯片结构A-A剖视图的俯视图；
图5是本发明驱动芯片结构A-A剖视图的主视图；
图6是本发明驱动芯片结构A-A剖视图的导电及导热示意图；
图7是本发明驱动芯片结构B-B剖视图的俯视图；
图8是本发明驱动芯片结构B-B剖视图的主视图；
图9是本发明驱动芯片结构B-B剖视图的导电及导热示意图；
图10是本发明基板的俯视图；
图11是本发明基板的主视图；
图12是本发明基板的仰视图；
图13是本发明芯片与基板安装示意图的俯视图；
图14是本发明芯片与基板安装示意图的主视图；
图15是本发明芯片与基板安装示意图的仰视图；
图16是本发明芯片与基板安装后的一次封装俯视图；
图17是本发明芯片与基板安装后的一次封装主视剖视图；
图18是本发明芯片与基板安装后的一次封装仰视图；
图19是本发明第一通孔及第二通孔设置后的俯视图；
图20是本发明第一通孔及第二通孔设置后的主视剖视图；
图21是本发明第一通孔及第二通孔设置后的仰视图；
图22是本发明芯片与基板分离后的俯视图；
图23是本发明芯片与基板分离后的主视剖视图；
图24是本发明芯片与基板分离后的仰视图；
图25是本发明第一金属层及第二金属层敷设后的俯视图；
图26是本发明第一金属层及第二金属层敷设后的主视剖视图；
图27是本发明第一金属层及第二金属层敷设后的仰视图；
图28是本发明第一金属层及第二金属层蚀刻后的俯视图；
图29是本发明第一金属层及第二金属层蚀刻后的主视剖视图；
图30是本发明第一金属层及第二金属层蚀刻后的仰视图；
图31是本发明第一金属层一侧及第二金属层一侧涂抹绿油后的俯视图；
图32是本发明第一金属层一侧及第二金属层一侧涂抹绿油后的主视剖视图；
图33是本发明第一金属层一侧及第二金属层一侧涂抹绿油后的仰视图；
图34是本发明涂抹绿油后电极印刷焊锡膏的俯视图；
图35是本发明涂抹绿油后电极印刷焊锡膏的主视图；
图36是本发明涂抹绿油后电极印刷焊锡膏的仰视图；
图37是本发明二次封装后的俯视图；
图38是本发明二次封装后的主视剖视图；
图39是本发明二次封装后的仰视图；
图40是本发明二次封装后第一金属层一侧涂抹绿油的俯视图；
图41是本发明二次封装后第一金属层一侧涂抹绿油的主视剖视图；
图42是本发明二次封装后第一金属层一侧涂抹绿油的俯视图；
图43是本发明二次封装并第一金属层一侧涂抹绿油后电极印刷焊锡膏的俯视图；
图44是本发明二次封装并第一金属层一侧涂抹绿油后电极印刷焊锡膏的主视剖视图；
图45是本发明二次封装并第一金属层一侧涂抹绿油后电极印刷焊锡膏的仰视图；
图46是本发明一种芯片封装方法流程图。
附图标记：
101、芯片；102、基板；103、第一封装层；105、第一金属层；104、第二金属层；106、绿油；107、焊锡膏；108、第二封装层；导电端子、1011；1031、第二通孔；1032、第一通孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1-图9所示，是本发明提供的一种芯片封装结构的结构图。该芯片封装机构可对芯片101的两个面同时进行散热，具有良好的散热效果，提升了芯片封装结构的散热性能。具体的，该芯片封装结构可包括芯片101、第一金属层105、第二金属层104、及第一封装层103。其中，芯片101包括相对设置的第一端面和第二端面，第一端面设置有导电端子1011。第一金属层105敷设在芯片101的第二端面一侧，该第一金属层105上形成有若干电极。第一封装层103包封芯片101。第二金属层104敷设在芯片101的第一端面一侧，其中，第二金属层104上形成有与芯片101的导电端子1011相对应的导电导热通道。
芯片101为氮化镓芯片但不限于氮化镓芯片。
如图10-图18所示，第一封装层103可包封芯片101的五个面，包封后的芯片101的第二端面未被包封，其可与外部相接。其包封过程为，提供一基板102.将芯片101粘贴在基板102上，对粘贴在基板102上的芯片101进行封装，形成第一封装层103，第一封装层103包封芯片101后，芯片101多个面被包封，仅芯片101的第二端面未被包封，可与外部相接。
如图19-图21所示，在第一封装层103包封芯片101后，在第一封装层103上可开设多个第一通孔1032和多个第二通孔1031，第一通孔1032可采用激光打孔，第二通孔1031可采用机械打孔。其中，第一封装层103的材质可为塑料、陶瓷或玻璃中的一种。在一实施例中，第一封装层103的材质为塑料，塑料的主要成分为环氧树脂绝缘物质。
进一步地，在另一实施例中，第一封装层103可将芯片101的六个面进行包裹，在第一封装层103包裹芯片101第二端面一侧，开设有沿第一封装层103厚度方向贯穿第一封装层103包裹芯片101第二端面一侧的通槽，在通槽内注入金属介质与第一金属层105抵接，以通过通槽内的金属介质将芯片101的第二端面一侧的热量传导至第一金属层105。需要说明的是，通槽可开设多个，以保证导热效果。
具体的，第一通孔1032设置在芯片101的上方，与芯片101的导电端子1011及第二金属层104上的导电导热通道对应设置。该第一通孔1032为锥形孔，其靠近第二金属层104的一端的直径大于第一通孔1032靠近芯片101一端的直径。该第一通孔1032中设置有第一连接件，其中，第一连接件的一端与芯片101的导电端子1011导电导热连接，第一连接件的另一端与第二金属层104上对应的导电导热通道导电导热连接，以将芯片101的导电端子1011与对应的导电导热通道导电导热连接。其中，第一连接件可为铜、铝等导电金属，优选，铜。需要说明的是，第一通孔1032的分布与芯片101的导电端子1011及第二金属层104上的导电导热通道相关，在第一通孔1032开设时，需保证在通过第一通孔1032中设置的第一连接件导电导热连接芯片101的导电端子1011与第二金属层104的导电导热通道时，芯片101的导电端子1011不会出现短路或错连的问题。
进一步地，在另一实施例中，第一通孔1032可为上下内径相同的通孔。
第二通孔1031开设在芯片101的四周，该第二通孔1031与第二金属层104上的导电导热通道及第一金属层105上的电极对应开设。该第二通孔1031为锥形孔，其靠近第二金属层104的一端的直径大于第二通孔1031靠近第一金属层105的一端的直径。该第二通孔1031中设置有第二连接件，其中，第二连接件一端与导电导热通道导电导热连接，第二连接件另一端与电极导电导热连接，以将导电导热通道与对应的电极导电导热连接，使得芯片101的导电端子1011与对应的电极导通。其中，第二连接件可为铜、铝等金属，优选，铜。需要说明的是，第二通孔1031的分布与第二金属层104上的导电导热通道及第一金属层105上的电极的分布相关，在第二通孔1031开设时，需保证在通过第二通孔1031中的第二连接件导电导热连接导电导热通道与电极后，导电导热通道与电极一一对应，且连通后第一金属层105上的电极的极性与芯片101的导电端子1011的极性相对应，即：第一金属层105上的电极的正电极对应芯片101的导电端子1011的正极，第一金属层105上的电极的负电极对应芯片101的导电端子1011的负极。
进一步地，在另一实施例中，第二通孔1031可为上下内径相同的通孔。
进一步地，在另一实施例中，第一通孔1032设置成锥形孔，第二通孔1031设置成上下内径相同的通孔；或者，第一通孔1032设置成上下内径相同的通孔，第二通孔1031设置成锥形孔。
如图22-图24所示，第一连接件与第二连接件的形成过程可在敷设第一金属层105和第二金属层104的过程中形成，具体过程为：将基板102与第一封装层103封装后的芯片101分离，如上所述，芯片101采用粘黏剂粘贴在基板102上，在对基板102与芯片101进行分离时，可采用热电工艺对其进行分离。在对芯片101与基板102分离完后，清理芯片101与基板102相接侧上的粘黏剂，以保证芯片101在应用过程中可直接传递热量传递至导热层。同样，基板102上的粘黏剂也需要进行清理，以方便重复使用。
如图25-图27所示，芯片101与基板102分离并清理完成后，在芯片101的第一端面和第二端面同时敷设第一金属层105及第二金属层104。其中，第一金属层105敷设在芯片101的第二端面一侧，与芯片101的第二端面相接；第二金属层104敷设在芯片101第一端面一侧，与第一封装层103相接；即：包封后的芯片101夹设在第一金属层105和第二金属层104之间。第一金属层105和第二金属层104的材质可为铜、镍、铝等导热导电性金属。在一实施例中，第一金属层105和第二金属层104的材质均为导热系数高、价格便宜的铜。第一金属层105与第二金属层104可通过电镀的方式进行敷设，也可采用其它方式进行敷设，例如，溅射。在一实施例中，第一金属层105与第二金属层104的敷设方式为电镀。其中，在对第一金属层105和第二金属层104电镀的过程中，在第一通孔1032内形成第一连接件，在第二通孔1031内形成第二连接件。需要说明的是，第一金属层105与第二金属层104同时进行敷设，同时敷设第一金属层105及第二金属层104保证了芯片101在电镀金属层的过程中所受应力相同，避免了先电镀一侧金属层，再电镀另一侧金属层的过程中因芯片101不同侧所受应力不同而导致芯片101产生形变，进而影响芯片101的使用性能。
进一步地，在另一实施例中，在第一金属层105和第二金属层104的敷设过程中，可先敷设第一金属层105，再敷设第二金属层104。
进一步地，在另一实施例中，在第一金属层105和第二金属层104的敷设过程中，可先敷设第二金属层104，再敷设第一金属层105。
进一步地，在另一实施例中，在第一通孔1032中的第一连接件设置时，可直接设置为第一通孔1032的锥形孔相对应的锥形铜柱，也可通过浇注的方式向第一通孔1032的锥形孔内注入铜液后形成铜柱，优选浇注的方式，浇注的方式可提高第二金属层104与芯片101之间的结构稳定性。在第二通孔1031中的第二连接件设置时，可直接设置为与第二通孔1031的锥形孔相对应的锥形铜柱，也可通过浇注的方式向第一通孔1032的锥形孔内注入铜液后形成铜柱，优选浇注的方式，浇注的方式可提高第二金属层104与第一金属层105之间的结构稳定性。
进一步地，在另一实施例中，在第一通孔1032中的第一连接件设置及第二通孔1031中的第二连接件设置过程中，也可选用第一连接件设置为铜柱，第二连接件采用浇注的方式进行设置，也可选用第二连接件设置为铜柱，第一连接件采用浇注的方式进行设置。
在本实施例中，第一金属层105与第二金属层104的厚度相当，但不限于厚度相当，例如：第一金属层105的厚度大于第二金属层104的厚度；再例如：第二金属层104的厚度大于第一金属层105的厚度。
如图28-图30所示，第二金属层104在电镀完成后，需要对第二金属层104进行蚀刻，以形成与芯片101的导电端子1011及第一金属层105上的电极相对应的导电导热通道。芯片101的导电端子1011与对应的导电导热通道导电导热连接。其中，蚀刻的方式可选用电化学蚀刻。
同样，第一金属层105在电镀完成后，需要对第一金属层105进行蚀刻，以形成多个电极。导电导热通道与电极导电导热连接，通过导电导热通道将芯片101的导电端子1011与电极导通。多个电极与导电导热通道一一对应；即：导电导热通道将芯片101的导电端子1011与电极层导通后，芯片101的导电端子1011与多个电极一一对应导通。其中，蚀刻的方式可选用电化学蚀刻。
如图31-图33所示，在对第一金属层105及第二金属层104电镀完成并蚀刻完成后，在第二金属层104及第一金属层105上涂抹绿油106。其中，第二金属层104涂抹绿油106时，绿油106包裹第二金属层104，且第二金属层104的导电导热通道之间涂油绿油106。第一金属层105在涂抹绿油106时，仅涂抹在第一金属层105上的电极之间的间隙。涂抹的绿油106避免了芯片封装结构在使用过程中出现焊接短路的情况，同时，提高了芯片封装结构的使用寿命。
如图34-图36所示，在对第一金属层105一侧及第二金属层104一侧涂抹完绿油后，在第一金属层105一侧的电极上印刷焊锡膏107，以使电极在焊接后连接更加牢固。
进一步地，在另一实施例中，如图37-图45所示，在对第一金属层105及第二金属层104电镀完成并蚀刻完成后，可在第二金属层104的一侧进行再次封装，以在第二金属层104的一侧形成塑封保护层。具体过程为：在第一金属层105及第二金属层104蚀刻完成后，在第二金属层104一侧进行二次封装，在第二金属层104一侧形成第二封装层108，以将第二金属层104包裹在其中；在二次封装完成后，仍需在第一金属层105一侧的电极间隙之间涂抹绿油106；涂抹完绿油106后，在第二金属层104一侧的电极上印刷焊锡膏107。需要说明的是，在采用二次封装包裹第二金属层104一侧时，第二金属层104一侧不需涂抹绿油106。
基于同样的发明构思，如图46所示，为本发明提供的一种芯片封装方法。该芯片封装方法所提供的解决问题的实现方案与上述芯片封装结构中所记载的实现方案相似，故下面芯片封装方法实施例中的具体限定可以参见上述芯片封装结构中的限定，在此不再赘述。
该芯片封装方法具体包括以下步骤：
步骤一：对固定在基板102上的芯片101进行封装，以形成第一封装层103。
该步骤中，需要先提供一基板102，将芯片101固定在基板102上，固定方式可采用粘贴的方式，其中，粘贴芯片101时可选用粘黏剂对芯片101进行粘贴。需要说明的是，在选用基板102时，需考虑芯片101的尺寸规格，以保证粘贴在基板102上的芯片101可进行封装。
步骤二：在第一封装层103上开设第一通孔1032、第二通孔1031。
步骤三：在芯片101和第一封装层103的上下两侧表面上制作第一金属层105和第二金属层104。
该步骤中，将包裹有第一封装层103的芯片101与基板102分离；在芯片101和第一封装层103的上下两侧表面电镀形成第一金属层105和第二金属层104；并且，在第一通孔1032和第二通孔1031中分别形成第一连接件和第二连接件，电镀时，第一金属层105和第二金属层104可同时电镀。其中，第一金属层105与第二金属层104的厚度相当。
进一步地，在另一实施例中，在包裹有第一封装层103的芯片101远离基板102的一侧电镀形成第二金属层104；去除基板102；在包裹有第一封装层103的芯片101远离第二金属层104的一侧电镀形成第一金属层105。
步骤四：在第一金属层105上制备若干电极，在第二金属层104上制备导电导热通道，使得导电端子1011通过第一通孔1032与导电导热通道导电导热连接，导电导热通道通过第二通孔1031与第一金属层105导电导热连接。
该步骤中，蚀刻第一金属层105，以形成有若干电极，蚀刻第二金属层104形成有与导电端子1011对应的导电导热通道，导电端子1011与导电导热通道通过第一连接件导电导热连接，导电导热通道与电极通过第二连接件导电导热连接，其中，第一金属层105上的电极通过第二通孔1031中的第二连接件与第二金属层104上的导电导热通道导电导热连接，芯片101上的导电端子1011通过第一通孔1032中的第一连接件与第二金属层104上的导电导热通道导电导热连接。
步骤五：在第一金属层105一侧及第二金属层104一侧涂抹绿油。
该步骤中，第二金属层104涂抹绿油106时，绿油106包裹第二金属层104，且第二金属层104的导电导热通道之间涂油绿油106。第一金属层105在涂抹绿油106时，仅涂抹在第一金属层105上的电极之间的间隙。涂抹的绿油106避免了芯片封装结构在使用过程中焊接短路的情况，同时，提高了芯片封装结构的使用寿命。
步骤六：在第一金属层105一侧的电极上印刷焊锡膏107。
进一步地，在另一实施例中，如图37-图45所示，在对第一金属层105及第二金属层104电镀完成并蚀刻完成后，可在第二金属层104的一侧进行再次封装，以在第二金属层104的一侧形成塑封保护层。具体过程为：在第一金属层105及第二金属层104蚀刻完成后，在第二金属层104一侧进行二次封装，在第二金属层104一侧形成第二封装层108，以将第二金属层104包裹在其中；在二次封装完成后，仍需在第一金属层105一侧的电极间隙之间涂抹绿油106；涂抹完绿油106后，在电极上印刷焊锡膏107。需要说明的是，在采用二次封装包裹第二金属层104一侧时，第二金属层104一侧不需涂抹绿油106。
可以理解的，以上实施例仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，可以对上述技术特点进行自由组合，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，凡跟本发明权利要求范围所做的等同变换与修饰，均应属于本发明权利要求的涵盖范围。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
芯片(101)，包括相对设置的第一端面和第二端面，所述第一端面设置有导电端子(1011)；
第一金属层(105)，敷设所述芯片(101)第二端面一侧，形成若干电极；
第一封装层(103)，包封所述芯片(101)；
第二金属层(104)，敷设在所述芯片(101)的第一端面一侧；
所述第二金属层(104)上形成有与所述导电端子(1011)相对应的导电导热通道，所述导电导热通道与所述导电端子(1011)导电导热连接，且所述导电导热通道与所述电极导电导热连接；
其中，当所述芯片(101)在工作时，所述芯片(101)的所述第二端面的热量传导至所述第一金属层(105)，所述芯片(101)的第一端面的热量传导至所述第二金属层(104)，进而传导至所述第一金属层(105)。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第一封装层(103)包封所述芯片(101)的五个面；
其中，所述第二端面与第一金属层(105)抵接，所述第二金属层(104)与所述第一封装层(103)抵接。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述第一金属层(105)的厚度与所述第二金属层(104)的厚度相当，或所述第一金属层(105)的厚度与所述第二金属层(104)的厚度不同。
4.根据权利要求1-3任一项所述的芯片封装结构，其特征在于，所述第一封装层(103)上设置有多个第一通孔(1032)，所述第一通孔(1032)内设置有用于所述导电端子(1011)与所述导电导热通道导电导热连接的第一连接件，所述第一连接件的一端与所述导电端子(1011)连接，所述第一连接件的另一端与所述导电导热通道连接。
5.根据权利要求1-3任一项所述的芯片封装结构，其特征在于，所述第一封装层(103)上还设置有多个第二通孔(1031)，所述第二通孔(1031)内设置有用于所述导电导热通道与所述电极导电导热连接的第二连接件，所述第二连接件的一端与所述导电导热通道导电导热连接，所述第二连接件的另一端与所述电极导电导热连接。
6.一种芯片封装方法，其特征在于，包括芯片(101)，所述芯片(101)包括相对设置的第一端面和第二端面，所述第一端面设置有导电端子(1011)；
所述芯片封装方法具体包括以下步骤：
对固定在基板(102)上的所述芯片(101)进行封装，以形成第一封装层(103)；
在所述第一封装层(103)上开设第一通孔(1032)、第二通孔(1031)；
在所述芯片(101)和所述第一封装层(103)的上下两侧表面上制作第一金属层(105)和第二金属层(104)；
在所述第一金属层(105)上制备若干电极，在所述第二金属层(104)上制备导电导热通道，使得所述导电端子(1011)通过第一通孔(1032)与所述导电导热通道导电导热连接，所述导热导电通道通过所述第二通孔(1031)与所述第一金属层(105)导电导热连接。
7.根据权利要求6所述的芯片封装方法，其特征在于，所述在所述芯片(101)和所述第一封装层(103)的上下两侧表面上制作第一金属层(105)和第二金属层(104)的步骤中，包括：
将包裹有所述第一封装层的所述芯片(101)与所述基板(102)分离；
在所述芯片(101)和所述第一封装层(103)的上下两侧表面电镀形成所述第一金属层(105)和第二金属层(104)；并且，在所述第一通孔(1032)和第二通孔(1031)中分别形成第一连接件和第二连接件。
8.根据权利要求6所述的芯片封装方法，其特征在于，所述在所述芯片(101)和所述第一封装层(103)的上下两侧表面上制作第一金属层(105)和第二金属层(104)的步骤中，包括：
在包裹有所述第一封装层(103)的所述芯片(101)远离所述基板(102)的一侧电镀形成第二金属层(104)；
去除所述基板(102)；
在包裹有所述第一封装层的所述芯片(101)远离所述第二金属层(104)的一侧电镀形成第一金属层(105)。
9.根据权利要求7或8所述的芯片封装方法，其特征在于，所述第一金属层(105)和第二金属层(104)的厚度相当。
10.根据权利要求9所述的芯片封装方法，其特征在于，所述芯片封装方法还包括：
在所述第一金属层(105)一侧及所述第二金属层(104)一侧涂抹绿油(106)；
在第一金属层(105)一侧的电极上印刷焊锡膏(107)。
CN202310532258.5A 2023-05-11 2023-05-11 一种芯片封装结构及封装方法 Pending CN116504729A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310532258.5A CN116504729A (zh) 2023-05-11 2023-05-11 一种芯片封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310532258.5A CN116504729A (zh) 2023-05-11 2023-05-11 一种芯片封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN116504729A true CN116504729A (zh) 2023-07-28

Family

ID=87330199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310532258.5A Pending CN116504729A (zh) 2023-05-11 2023-05-11 一种芯片封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN116504729A (zh)

Similar Documents

Publication Publication Date Title
KR100343386B1 (ko) 열전달 효율이 향상된 열전 모듈 및 그 제조 방법
US6165820A (en) Package for electronic devices
US10847691B2 (en) LED flip chip structures with extended contact pads formed by sintering silver
US8633060B2 (en) Semiconductor device production method and semiconductor device
US20110095419A1 (en) Conductive film, method of manufacturing the same, semiconductor device and method of manufacturing the same
US10600703B2 (en) Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
US20110095433A1 (en) Conductive film, method of manufacturing the same, semiconductor device and method of manufacturing the same
US11903120B2 (en) Radio frequency module
KR101124547B1 (ko) 반도체 패키지의 제조 방법
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
CN113204083B (zh) 非气密封装型光模块、发射光器件及连接件的制作方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
CN110602923B (zh) 封装模块及其封装方法、电子设备
CN116504729A (zh) 一种芯片封装结构及封装方法
CN108807352B (zh) 一种新型led灯丝制作方法
CN102811554A (zh) 大功率电子器件模组用基板及其制备方法
WO1996030942A1 (en) Components for housing an integrated circuit device
CN212659822U (zh) 热电分离的基板结构及封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
JP2000340715A (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
TWI845214B (zh) 具有供電及熱通過之雙重傳導通道的半導體組體
US9515047B2 (en) High performance package and process for making
CN117276091A (zh) 芯片封装结构及芯片封装方法
CN219370968U (zh) 倒装薄膜芯片结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination