CN117276091A - 芯片封装结构及芯片封装方法 - Google Patents

芯片封装结构及芯片封装方法 Download PDF

Info

Publication number
CN117276091A
CN117276091A CN202311074954.2A CN202311074954A CN117276091A CN 117276091 A CN117276091 A CN 117276091A CN 202311074954 A CN202311074954 A CN 202311074954A CN 117276091 A CN117276091 A CN 117276091A
Authority
CN
China
Prior art keywords
chip
metal layer
layer
packaging
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311074954.2A
Other languages
English (en)
Inventor
李朋
杜宇峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huayu Huayuan Electronic Technology Shenzhen Co ltd
Original Assignee
Shenzhen Anjie Xinyuan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Anjie Xinyuan Technology Co ltd filed Critical Shenzhen Anjie Xinyuan Technology Co ltd
Priority to CN202311074954.2A priority Critical patent/CN117276091A/zh
Publication of CN117276091A publication Critical patent/CN117276091A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种芯片封装结构及芯片封装方法，所述芯片封装方法包括S1.将所述至少一个芯片固定在基板上；并对所述至少一个芯片进行封装，以形成第一封装层；S2.在所述第一封装层上开设多数个通孔，所述通孔与所述至少一个芯片的导电端子位置对应；S3.去除所述基板；S4.在所述至少一个芯片以及所述第一封装层的组合体上同步制作第一金属层以及第二金属层。由于本发明中第一金属层以及第二金属层分别同步制作于第一芯片、第二芯片以及第一封装层的组合体的两相对侧，二者对芯片产生的应力大小相当，有效避免了芯片可能发生形变；同时该第一金属层以及该第二金属层均能为芯片散热，有效提高了芯片的工作性能。

Description

芯片封装结构及芯片封装方法
技术领域
本发明涉及芯片领域，尤其涉及一种芯片封装结构及封装方法。
背景技术
相关技术中的芯片封装结构通常设有非导电的基板，并将芯片安装于基板上，再进行封装加工。在对芯片进行诸如封装、电镀等工艺的过程中，由于基板的存在，可能导致芯片封装结构的上下表面的应力不均匀，从而可能造成芯片发生形变等情况，影响芯片封装结构的正常使用，甚至影响芯片内部的电路，造成芯片无法使用。同时，由于非导电的基板散热能力通常较差，相关技术中的芯片往往只能够单方向进行快速散热，容易造成芯片工作时的温度过高，使其工作性能变差，进而影响芯片的工作寿命。
发明内容
本发明要解决的技术问题在于，提供一种芯片封装结构及封装方法。
本发明解决其技术问题所采用的技术方案是：提供一种芯片封装方法用于封装至少一个芯片；所述芯片封装方法包括以下步骤：
S1.将所述至少一个芯片固定在基板上；并对所述至少一个芯片进行封装，以形成第一封装层；
S2.在所述第一封装层上开设多数个通孔，所述多数个通孔与所述至少一个芯片的导电端子位置对应；
S3.去除所述基板；
S4.在所述至少一个芯片以及所述第一封装层的组合体上同步制作第一金属层以及第二金属层。
在一些实施例中，所述S1.将所述至少一个芯片固定在基板上；并对所述至少一个芯片进行封装，以形成第一封装层中，所述至少一个芯片与所述基板之间通过绝缘胶连接。
在一些实施例中，所述至少一个芯片包括第一芯片以及第二芯片；
在所述步骤S2中，所述通孔包括在所述第一封装层上开设多数个第一通孔以及多数个第二通孔；所述多数个第一通孔和所述多数个第二通孔分别与所述第一芯片和第二芯片的导电端子位置对应。
在一些实施例中，在所述步骤S1中，将所述第一芯片以及第二芯片固定在基板上；并对所述第一芯片以及第二芯片进行封装，以形成第一封装层，所述第一芯片与所述基板之间通过绝缘胶连接。
在一些实施例中，所述芯片封装方法还包括以下步骤：
S5.对所述第一金属层进行蚀刻，形成所述至少一个芯片的导电端子与所述第一金属层上的电极相对应的导电通道。
在一些实施例中，所述芯片封装方法还包括以下步骤：
S6.分别在所述第一金属层和所述第二金属层上涂抹绿油；并在所述第一金属层的表面形成第一绿油层，在所述第二金属层的表面形成第二绿油层；
S7.通过双层掩模蚀刻的方式在所述第一绿油层以及所述第二绿油层上进行蚀刻，使所述第一金属层顶面的部分露出，形成焊盘。
在一些实施例中，所述芯片封装方法还包括以下步骤：
S8.分别在所述第一金属层和所述第二金属层上进行电镀，并分别对应所述第一金属层和所述第二金属层形成第一导电层和第二导电层；
S9.对所述第一导电层进行蚀刻，得到电极。
在一些实施例中，所述步骤S4中，通过电镀、蒸镀或溅射在所述至少一个芯片以及所述第一封装层的组合体上同步制作所述第一金属层以及所述第二金属层。
还提供一种芯片封装结构，包括：
第一芯片，包括相对的第一表面以及第二表面，所述第一表面上设有导电端子；
第二芯片，包括相对的第三表面以及第四表面，所述第三表面上设有导电端子，且所述第三表面与所述第一表面位于同一侧，所述第四表面与所述第二表面位于同一侧；
第一封装层，由所述第一表面以及所述第三表面的一侧将所述第一芯片(101)以及所述第二芯片封装；
第一金属层以及
第二金属层；所述第一金属层以及所述第二金属层分别同步制作于所述第一芯片、第二芯片以及第一封装层的组合体的两相对侧；所述第一金属层对应所述第一表面以及所述第三表面，所述第二金属层对应所述第二表面以及所述第四表面。
在一些实施例中，所述第一封装层上分别开设有多数个第一通孔以及多数个第二通孔，所述第一通孔与所述第一表面相连通，所述第二通孔与所述第三表面相连通，所述第一通孔内设有第一连接件，所述第二通孔内设有第二连接件，所述第一连接件以及所述第二连接件分别与所述第一金属层以及所述第二金属层导电导热连接。
实施本发明具有以下有益效果：由于第一金属层以及第二金属层分别同步制作于第一芯片、第二芯片以及第一封装层的组合体的两相对侧，二者对芯片产生的应力大小相当，有效避免了芯片可能发生形变；同时该第一金属层以及该第二金属层均能为芯片散热，有效提高了芯片的工作性能。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是本发明一些实施例中驱动芯片结构的主视剖面结构示意图；
图2是本发明另一些实施例的驱动芯片结构的主视剖面结构示意图；
图3是图1所示第一芯片、第二芯片与基板的主视剖面结构示意图；
图4是图3所示第一芯片、第二芯片与基板的俯视状态下的结构示意图；
图5是图1所示第一芯片、第二芯片与基板被第一封装层包封的主视剖面结构示意图；
图6是图1所示第一通孔以及第二通孔设置后的主视剖面结构示意图；
图7是图1所示第一芯片、第二芯片与基板分离状态下的主视剖面结构示意图；
图8是图1所示第一金属层及第二金属层制作后的主视剖面结构示意图；
图9是图8所示第一金属层及第二金属层蚀刻后的主视剖面结构示意图；
图10是图9所示第一金属层及第二金属层蚀刻后的俯视状态下的结构示意图；
图11是图9所示第一金属层及第二金属层涂抹绿油后的主视剖面结构示意图；
图12是图11所示第一金属层及第二金属层涂抹绿油后的仰视状态下的结构示意图；
图13是图11所示第一绿油层及第二绿油层蚀刻后的主视剖面结构示意图；
图14是图13所示第一绿油层及第二绿油层蚀刻后的俯视状态下的结构示意图；
图15是图13所示第一绿油层及第二绿油层蚀刻后的仰视状态下的结构示意图；
图16是图1所示第一导电层和第二导电层电镀后的主视剖面结构示意图；
图17是图16所示第一导电层被蚀刻后的主视剖面结构示意图；
图18是图17所示第一导电层被蚀刻后的俯视状态下的结构示意图；
图19是本发明一些实施例中芯片封装方法流程图。
附图标记：
芯片封装结构1、第一芯片101、第二芯片102、第一封装层103、第一金属层104、第二金属层105、第一表面1011、第二表面1012、第三表面1021、第四表面1022、基板106、第一通孔1031、第二通孔1032、第一连接件1033、第二连接件1034、绿油107、第一绿油层1071、第二绿油层1072、第一导电层108、第二导电层109、电极110、锡层111
具体实施方式
为了对本申请的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本申请的具体实施方式。以下描述中，需要理解的是，“前”、“后”、“上”、“下”、“左”、“右”、“纵”、“横”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“头”、“尾”等指示的方位或位置关系为基于附图所示的方位或位置关系、以特定的方位构造和操作，仅是为了便于描述本技术方案，而不是指示所指的装置或元件必须具有特定的方位，因此不能理解为对本申请的限制。
还需要说明的是，除非另有明确的规定和限定，“安装”、“相连”、“连接”、“固定”、“设置”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。当一个元件被称为在另一元件“上”或“下”时，该元件能够“直接地”或“间接地”位于另一元件之上，或者也可能存在一个或更多个居间元件。术语“第一”、“第二”、“第三”等仅是为了便于描述本技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此，限定有“第一”、“第二”、“第三”等的特征可以明示或者隐含地包括一个或者更多个该特征。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
如图1示出了本发明一些实施例中的芯片封装结构1。该芯片封装机构可对芯片的两个面同时进行散热，具有良好的散热效果，提升了芯片封装结构1的散热性能。该芯片封装结构1在一些实施例中可包括第一芯片101、第二芯片102、第一封装层103、第一金属层104以及第二金属层105。
在一些实施例中，该第一芯片101以及该第二芯片102分别间隔地设置于该第一封装层103中，并被该第一封装层103包封。该第一芯片101在一些实施例中为驱动芯片，该第二芯片102在一些实施例中可为氮化镓芯片，且其数量可以为一个、两个或多个。
一同参阅图2，该第一芯片101以及该第二芯片102在一些实施例中可分别呈平板状，该第一芯片101在一些实施例中可包括相对的第一表面1011以及第二表面1012，该第二芯片102在一些实施例中可包括相对的第三表面1021以及第四表面1022。该第一表面1011以及该第三表面1021分别位于同一侧，该第二表面1012以及该第四表面1022分别位于同一侧。该第一表面1011以及该第三表面1021上设置有用于该芯片导电的导电端子。
该第一芯片101以及该第二芯片102被该第一封装层103的封装时，该第一芯片101以及该第二芯片102首先固定在一基板106上，该基板106分别连接于该第一芯片101的第二表面1012以及该第二芯片102的第四表面1022。该第一封装层103由相对于该基板106的另一侧将该第一芯片101以及该第二芯片102封装起来，具体地，从该第一表面1011以及该第三表面1021的一侧封装该第一芯片101以及该第二芯片102。该第一封装层103的材料可为塑料、陶瓷或玻璃中的一种。在一实施例中，第一封装层103为塑料，塑料的主要成分为环氧树脂绝缘物质。
如图2所示，在一些实施例中，该第一芯片101与该基板106之间还可设置有绝缘胶1013，该绝缘胶1013能够有效避免该第一芯片101发生不必要的短路等情况，使得该芯片封装结构1具有良好的稳定性。在该基板106取下时，该绝缘胶1013设置于该第二金属层105与该第一芯片101之间。
一同参阅图5及图6，该封装层103上可分别开设多数个第一通孔1031以及多数个第二通孔1032，其可采用激光打孔的方式成型。可以理解，机械打孔也可适用。在一些实施例中，该第一通孔1031对应该第一芯片101的第一表面1011设置，该第一通孔1031与该第一表面1011相连通；该第二通孔1032对应该第二芯片102的第三表面1021，且该第二通孔1032与该第三表面1021相导通。
需要说明的是，第一通孔1031以及第二通孔1032的分布与该第一芯片101和该第二芯片102上的导电端子及第一金属层104上的导电导热通道相关，在第一通孔1031以及第二通孔1032开设时，需保证第一芯片101和第二芯片102的导电端子不会出现短路或错连的问题。
该第一通孔1031以及该第二通孔1032可分别呈锥形孔，且该第一通孔1031以及该第二通孔1032连通该第一表面1011或该第三表面1021一端的直径小于该第一通孔1031以及该第二通孔1032远离该第一表面1011或该第三表面1021一端的直径。可以理解地，该第一通孔1031以及该第二通孔1032也可以设置为直孔。
一同参阅图7，在封装完成后，用于固定该第一芯片101以及该第二芯片102的基板106被去除。具体地，可采用热电工艺对二者进行分离。在与基板106分离完后，清理该第一芯片101以及该第二芯片102与基板106之间的粘黏剂，以保证在应用过程中芯片可直接传递热量传递出去。该基板106上的粘黏剂也需要进行清理，以方便重复使用。
一同参阅图8，在此情况下，对该第一芯片101、第二芯片102以及第一封装层103的组合体同步制作第一金属层104以及第二金属层105。其中，该第一金属层104制作于该第一表面1011以及该第三表面1021，其可用于传递该第一表面1011以及该第三表面1021产生的热量，以便于该第一芯片101以及该第二芯片102进行散热；同样地，该第二金属层105制作于该第二表面1012以及该第四表面1022，该第二金属层105可用于传递该第二表面1012以及该第四表面1022产生的热量，进而便于该第一芯片101以及该第二芯片102进行散热。由于该第一芯片101以及该第二芯片102的两个相对面均被金属层覆盖，从而能够使得该第一芯片101以及该第二芯片102具有良好的散热性。
该第一金属层104与该第二金属层105的厚度相当，可以理解地，该第一金属层104的厚度也可以大于或小于该第二金属层105的厚度。该第一金属层104与该第二金属层105的材料可分别为铜、镍、铝等导热导电性金属。在一些实施例中，该第一金属层104与该第二金属层105的材料均为导热系数高、价格便宜的铜。该第一金属层104与该第二金属层105可通过电镀或蒸镀的方式进行制作，也可采用其它方式进行制作，例如，溅射。
请再次参阅图8，在制作该第一金属层104与该第二金属层105的过程中，在第一通孔1031内形成第一连接件1033，在第二通孔1032内形成第二连接件1034。该第一连接件1033以及该第二连接件1034分别与该第一金属层104导电导热地连接。
在一些实施例中，该第一连接件1033以及该第二连接件1034也可通过浇注的方式形成，具体地，通过向该第一通孔1031以及第二通孔1032内注入铜液后形成铜柱。采用浇注的方式形成，能够提高该第一连接件1033与该第一芯片101，该第二连接件1034与该第二芯片102之间的结构稳定性。可以理解地，除了浇注设置以外，该第一连接件1033以及该第二连接件1034还可直接将已成型的锥形铜柱安装于其中。
在一些实施例中，该第一金属层104以及该第二金属层105的制作方式可以为电镀等方式。由于该第一金属层104以及该第二金属层105是同步制作的，该第一芯片101、第二芯片102以及第一封装层103的组合体的两相对表面，也就是制作第一金属层104和第二金属层105的两相对面上的应力相对平衡，该第一芯片101、第二芯片102以及第一封装层103的组合体能够保持平整。
然而，相关技术中通常是在基板106为被去除的情况下进行第一金属层104的制作，在第一金属层104制作完成后，去除基板106，再进行第二金属层105的制作。在此状态下，由于第一金属层104以及该第二金属层105不是同时制作的，有可能导致该第一芯片101、第二芯片102以及第一封装层103的组合体的两相对面存在应力差，进而造成组合体弯折等形变情况的发生。
一同参阅图9及图10，在该第一金属层104电镀完成后，需要对该第一金属层104进行蚀刻，以形成与第一芯片101及第二芯片102的导电端子与该第一金属层104上的电极相对应的导电导热通道。第一芯片101及第二芯片102的导电端子与对应的导电导热通道导电导热连接。其中，蚀刻的方式可选用电化学蚀刻。
如图11及图12所示，在对该第一金属层104电镀并完成蚀刻后，分别在该第一金属层104和第二金属层105上涂抹绿油107；并在该第一金属层104的表面形成第一绿油层1071，在该第二金属层105的表面形成第二绿油层1072。该第一绿油层1071覆盖该第一金属层104的顶面及周缘四个面，该第二绿油层1072覆盖该第二金属层105的底面及周缘四个面，从而使得该绿油107能够对该第一金属层104以及该第二金属层105的各个侧面均形成良好的保护。
该绿油107在一些实施例中可包括但不限于采用诸如环氧变性树脂、热硬化环氧树脂、光起始剂、体质颜料、著色颜料等材料。在该第一金属层104以及该第二金属层105上涂抹绿油107避免了芯片封装结构1在使用过程中出现焊接短路的情况，同时，提高了芯片封装结构1的使用寿命。
一同参阅图13、图14及图15，在涂抹绿油107完成后，通过双层掩模蚀刻的方式在第一绿油层1071上进行蚀刻，使该第一金属层104顶面的部分露出，形成焊盘；该第二绿油层1072使第二金属层105的底面露出。对该第一绿油层1071以及该第二绿油层1072的掩膜蚀刻是同时进行的，从而提高生产的效率。可以理解地，对该第一绿油层1071以及该第二绿油层1072的掩膜蚀刻也可以分别进行，如，先对第一绿油层1071进行蚀刻，再对该第二绿油层1072进行蚀刻。再可以理解地，除双层掩模蚀刻之外，其它能够满足在该第一绿油层1071以及该第二绿油层1072的顶面和底面上形成焊盘的加工工艺也可适用。
一同参阅图16，对该第一绿油层1071以及该第二绿油层1072蚀刻完成后，再分别在该第一金属层104和第二金属层105上进行电镀，并分别对应该第一金属层104和第二金属层105形成第一导电层108和第二导电层109。该第一导电层108和第二导电层109可采用铜等材料，且分别填充该第一绿油层1071以及该第二绿油层1072蚀刻出的导电导热通道及导热通道，并通过该导电导热通道及导热通道分别连接该第一金属层104和第二金属层105。
一同参阅图17及图18，完成第一导电层108和第二导电层109的电镀后，对该第一导电层108进行蚀刻，并得到电极110。该电极110可用于该芯片封装结构1与诸如电路板等结构的电性连接。请再次参阅图1，最后，可在该电极110上进行植锡，形成锡层111，以便于该芯片封装结构1的装配。其中，蚀刻的方式可选用电化学蚀刻。
基于同样的发明构思，如图19所示，为本发明提供的芯片封装方法。该芯片封装方法所提供的解决问题的实现方案与上述芯片封装结构1中所记载的实现方案相似，故下面芯片封装方法实施例中的具体限定可以参见上述芯片封装结构1中的限定，在此不再赘述。
该芯片封装方法具体包括以下步骤：
步骤S1：将第一芯片101以及第二芯片102固定在基板106上；并对第一芯片101以及第二芯片102进行封装，以形成第一封装层103。
如图3及图4所示，该步骤中，需要先提供一基板106，将第一芯片101以及第二芯片102间隔地固定在基板106上，固定方式可采用粘贴的方式，其中，粘贴第一芯片101以及第二芯片102时可选用粘黏剂对第一芯片101以及第二芯片102进行粘贴。需要说明的是，在选用基板106时，需考虑第一芯片101以及第二芯片102的尺寸规格，以保证粘贴在基板106上的第一芯片101以及第二芯片102可被封装。在一些实施例中，该封装过程可以采用塑封的形式进行封装，可以理解地，其他芯片封装工艺也可适用。可以理解地，对于该第一芯片101以及第二芯片102的固定，也可以只固定一个芯片，也可以固定多个芯片，具体以芯片的设计为准，不限于两个芯片。
步骤S2：在第一封装层103上开设多数个第一通孔1031以及多数个第二通孔1032，第一通孔1031和所述第二通孔1032分别与第一芯片101和第二芯片102的导电端子位置对应。
在该步骤中，通孔的开设方法可以采用钻孔的方法得到，也可采用激光的方式进行开设，可以理解地，其它能够满足开设通孔的需要的方式也可适用。
步骤S3：去除基板106。
在该步骤中，需要去除芯片与基板之间的黏结剂，以使得芯片被更好的封装。
步骤S4：在第一芯片101、第二芯片102以及第一封装层103的组合体上同步制作第一金属层104以及第二金属层105。
该步骤中，在第一芯片101、第二芯片102以及第一封装层103的组合体同步制作第一金属层104以及第二金属层105；第一金属层104以及第二金属层105的厚度相当，且该第一通孔1031内形成第一连接件1033，该第二通孔1032内形成第二连接件1034。
由于该第一金属层104以及该第二金属层105是同步制作的，该第一芯片101、第二芯片102以及第一封装层103的组合体的两相对表面，也就是制作第一金属层104和第二金属层105的两相对面上的应力相对平衡，该第一芯片101、第二芯片102以及第一封装层103的组合体能够保持平整。该第一金属层104以及该第二金属层105的制作方式可以为蒸镀、电镀或者溅设。可以理解地，其它能够满足同时设置该第一金属层104以及该第二金属层105的方式也可适用。
步骤S5：对该第一金属层104进行蚀刻，形成第一芯片101及第二芯片102的导电端子与该第一金属层104上的电极相对应的导电通道。
步骤S6：分别在该第一金属层104和第二金属层105上涂抹绿油107；并在该第一金属层104的表面形成第一绿油层1071，在该第二金属层105的表面形成第二绿油层1072。
涂抹的绿油107避免了芯片封装结构1在使用过程中焊接短路的情况，同时，提高了芯片封装结构1的使用寿命。
步骤S7：通过双层掩模蚀刻的方式在第一绿油层1071以及第二绿油层1072上进行蚀刻，使该第一金属层104顶面的部分露出，形成导电导热通道；使该第二金属层105的底面露出，形成焊盘。
步骤S8：分别在该第一金属层104和第二金属层105上进行电镀，并分别对应该第一金属层104和第二金属层105形成第一导电层108和第二导电层109。
步骤S9：对该第一导电层108进行蚀刻，并得到电极110。
可以理解的，以上实施例仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，可以对上述技术特点进行自由组合，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，凡跟本发明权利要求范围所做的等同变换与修饰，均应属于本发明权利要求的涵盖范围。

Claims (10)

1.一种芯片封装方法，用于封装至少一个芯片；其特征在于，所述芯片封装方法包括以下步骤：
S1.将所述至少一个芯片固定在基板(106)上；并对所述至少一个芯片进行封装，以形成第一封装层(103)；
S2.在所述第一封装层(103)上开设多数个通孔，所述多数个通孔与所述至少一个芯片的导电端子位置对应；
S3.去除所述基板(106)；
S4.在所述至少一个芯片以及所述第一封装层(103)的组合体上同步制作第一金属层(104)以及第二金属层(105)。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述S1.将所述至少一个芯片固定在基板(106)上；并对所述至少一个芯片进行封装，以形成第一封装层(103)中，所述至少一个芯片与所述基板(106)之间通过绝缘胶(1013)连接。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述至少一个芯片包括第一芯片(101)以及第二芯片(102)；
在所述步骤S2中，所述通孔包括在所述第一封装层(103)上开设多数个第一通孔(1031)以及多数个第二通孔(1032)；所述多数个第一通孔(1031)和所述多数个第二通孔(1032)分别与所述第一芯片(101)和第二芯片(102)的导电端子位置对应。
4.根据权利要求3所述的芯片封装方法，其特征在于，在所述步骤S1中，将所述第一芯片(101)以及第二芯片(102)固定在基板(106)上；并对所述第一芯片(101)以及第二芯片(102)进行封装，以形成第一封装层(103)，所述第一芯片(101)与所述基板(106)之间通过绝缘胶(1013)连接。
5.根据权利要求1所述的芯片封装方法，其特征在于，所述芯片封装方法还包括以下步骤：
S5.对所述第一金属层(104)进行蚀刻，形成所述至少一个芯片的导电端子与所述第一金属层(104)上的电极相对应的导电通道。
6.根据权利要求5所述的芯片封装方法，其特征在于，所述芯片封装方法还包括以下步骤：
S6.分别在所述第一金属层(104)和所述第二金属层(105)上涂抹绿油(107)；并在所述第一金属层(104)的表面形成第一绿油层(1071)，在所述第二金属层(105)的表面形成第二绿油层(1072)；
S7.通过双层掩模蚀刻的方式在所述第一绿油层(1071)以及所述第二绿油层(1072)上进行蚀刻，使所述第一金属层(104)顶面的部分露出，形成焊盘。
7.根据权利要求6所述的芯片封装方法，其特征在于，所述芯片封装方法还包括以下步骤：
S8.分别在所述第一金属层(104)和所述第二金属层(105)上进行电镀，并分别对应所述第一金属层(104)和所述第二金属层(105)形成第一导电层(108)和第二导电层(109)；
S9.对所述第一导电层(108)进行蚀刻，得到电极(110)。
8.根据权利要求1所述的芯片封装方法，其特征在于，所述步骤S4中，通过电镀、蒸镀或溅射在所述至少一个芯片以及所述第一封装层(103)的组合体上同步制作所述第一金属层(104)以及所述第二金属层(105)。
9.一种芯片封装结构，其特征在于，包括：
第一芯片(101)，包括相对的第一表面(1011)以及第二表面(1012)，所述第一表面(1011)上设有导电端子；
第二芯片(102)，包括相对的第三表面(1021)以及第四表面(1022)，所述第三表面(1021)上设有导电端子，且所述第三表面(1021)与所述第一表面(1011)位于同一侧，所述第四表面(1022)与所述第二表面(1012)位于同一侧；
第一封装层(103)，由所述第一表面(1011)以及所述第三表面(1021)的一侧将所述第一芯片(101)以及所述第二芯片(102)封装；
第一金属层(104)以及
第二金属层(105)；所述第一金属层(104)以及所述第二金属层(105)分别同步制作于所述第一芯片(101)、第二芯片(102)以及第一封装层(103)的组合体的两相对侧；所述第一金属层(104)对应所述第一表面(1011)以及所述第三表面(1021)，所述第二金属层(105)对应所述第二表面(1012)以及所述第四表面(1022)。
10.根据权利要求9所述的芯片封装结构，其特征在于，所述第一封装层(103)上分别开设有多数个第一通孔(1031)以及多数个第二通孔(1032)，所述多数个第一通孔(1031)与所述第一表面(1011)相连通，所述多数个第二通孔(1032)与所述第三表面(1021)相连通，所述第一通孔(1031)内设有第一连接件(1033)，所述第二通孔(1032)内设有第二连接件(1034)，所述第一连接件(1033)以及所述第二连接件(1034)分别与所述第一金属层(104)以及所述第二金属层(105)导电导热连接。
CN202311074954.2A 2023-08-23 2023-08-23 芯片封装结构及芯片封装方法 Pending CN117276091A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311074954.2A CN117276091A (zh) 2023-08-23 2023-08-23 芯片封装结构及芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311074954.2A CN117276091A (zh) 2023-08-23 2023-08-23 芯片封装结构及芯片封装方法

Publications (1)

Publication Number Publication Date
CN117276091A true CN117276091A (zh) 2023-12-22

Family

ID=89220457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311074954.2A Pending CN117276091A (zh) 2023-08-23 2023-08-23 芯片封装结构及芯片封装方法

Country Status (1)

Country Link
CN (1) CN117276091A (zh)

Similar Documents

Publication Publication Date Title
US8592231B2 (en) LED package structure and manufacturing method, and LED array module
KR100343386B1 (ko) 열전달 효율이 향상된 열전 모듈 및 그 제조 방법
EP1732144A2 (en) LED package, manufacturing method thereof, and LED array module using the same
CN104051408A (zh) 模块及其制造方法
KR20060064518A (ko) 반도체적층모듈과 그 제조방법
US20110095419A1 (en) Conductive film, method of manufacturing the same, semiconductor device and method of manufacturing the same
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
US20080029872A1 (en) Plate structure having chip embedded therein and the manufacturing method of the same
US20110095433A1 (en) Conductive film, method of manufacturing the same, semiconductor device and method of manufacturing the same
WO2007052476A1 (ja) 電子回路装置およびその製造方法
US20040012928A1 (en) High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
US10229891B2 (en) Chip embedding package with solderable electric contact
US20100276797A1 (en) Semiconductor device
CN208767298U (zh) 传感器封装
EP1696484B1 (en) Process for assembling a double-sided circuit component
US20230245944A1 (en) Fan-out type package preparation method of fan-out type package
US20180220536A1 (en) Printed circuit board and printed circuit board arrangement
CN101866889B (zh) 无基板芯片封装及其制造方法
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
JPH07106509A (ja) 多層構造半導体装置
CN117276091A (zh) 芯片封装结构及芯片封装方法
CN212659822U (zh) 热电分离的基板结构及封装结构
CN112490234A (zh) 智能功率模块和智能功率模块的制造方法
CN220873555U (zh) 芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240123

Address after: 518000, Building 101, No. 3 Shuizukeng Yueling Road, Tianxin Community, Shijing Street, Pingshan District, Shenzhen City, Guangdong Province, China

Applicant after: HUAYU HUAYUAN ELECTRONIC TECHNOLOGY (SHENZHEN) Co.,Ltd.

Country or region after: China

Address before: 518000 6th floor, building a, Shenzhen International Innovation Center (Futian science and Technology Plaza), 1006 Shennan Avenue, Xintian community, Huafu street, Futian District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen Anjie Xinyuan Technology Co.,Ltd.

Country or region before: China