CN116502571A - 一种待机零功耗系统的设计方法 - Google Patents
一种待机零功耗系统的设计方法 Download PDFInfo
- Publication number
- CN116502571A CN116502571A CN202310757263.6A CN202310757263A CN116502571A CN 116502571 A CN116502571 A CN 116502571A CN 202310757263 A CN202310757263 A CN 202310757263A CN 116502571 A CN116502571 A CN 116502571A
- Authority
- CN
- China
- Prior art keywords
- voltage
- standby
- circuit
- integrated circuit
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000013461 design Methods 0.000 title claims abstract description 22
- 230000009467 reduction Effects 0.000 claims abstract description 36
- 238000012545 processing Methods 0.000 claims abstract description 30
- 238000004364 calculation method Methods 0.000 claims description 49
- 238000013500 data storage Methods 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 6
- 238000011946 reduction process Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract description 4
- 230000004044 response Effects 0.000 abstract description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本发明公开了一种待机零功耗系统的设计方法，涉及功耗管理技术领域，包括以下具体步骤：S1、计算集成电路各个电路模块到电源的距离；S2、测量在待机状态下集成电路各个电路模块的电流和初始电压；S3、根据步骤S1、步骤S2计算在待机状态下集成电路各个电路模块的电压可降幅度；S4、计算待机功耗节约量；S5、根据待机功耗节约量最大时的电路模块电压可降幅度对集成电路各个电路模块进行降电压处理。本发明能够通过软件设计实现待机零功耗，避免了因为硬件升级造成的成本的增加，通过软件设计优化待机时的功耗，进一步降低了电子设备待机时的散热，能够在实现待机零功耗的同时，实现电子设备功能的立即响应，延长电子设备的使用寿命，易于推广。
Description
技术领域
本发明涉及功耗管理技术领域，特别是涉及一种待机零功耗系统的设计方法。
背景技术
随着电子设备的不断更新迭代，社会上对电子设备能够实现待机零功耗的需求也越来越迫切，但目前在功耗管理技术领域，待机零功耗技术仍实现复杂、成本较高且难以普及，在一定程度上也存在为了尽可能降低待机功耗而限制电子设备功能，使得某些功能在电子设备唤醒后无法及时响应。
如申请公开号为CN115129140A的中国专利公开了一种待机功耗优化方法及系统，其方法包括步骤：接收息屏指令；采集当前电量作为第一电量，并开始计时；在第一预设时段内未接收到亮屏指令时，采集当前电量作为第二电量；计算所述第一电量和所述第二电量的差值，将所述差值与预设的电量阈值对比；当所述差值大于所述电量阈值时，冻结后台应用中非系统应用。
如申请公开号为CN109976427A的中国专利公开了一种低待机功耗的电源系统，包含至少一个供电电源，至少一个监控单元和至少一个电源模块，其中电源模块内含有至少一个辅助电源，监控单元与电源模块间由控制线相连，所述控制线的一端连接监控单元其信号由监控单元发出，模块待机时通过该控制线控制电源模块内的辅助电源工作状态，本发明能够降低系统待机功耗，并能减小系统待机时内部的温升。以上专利都存在无法在保证电子设备最快响应速度的同时，实现待机零功耗的问题。
发明内容
针对现有技术的不足，本发明的主要目的是提供一种待机零功耗系统的设计方法，能够有效解决背景技术中的问题。本发明的具体技术方案如下：
一种待机零功耗系统的设计方法，包括以下具体步骤：
S1、计算集成电路各个电路模块到电源的距离；
S2、测量在待机状态下集成电路各个电路模块的电流和初始电压；
S3、根据步骤S1、步骤S2计算在待机状态下集成电路各个电路模块的电压可降幅度；
S4、计算待机功耗节约量；
S5、根据待机功耗节约量最大时的电路模块电压可降幅度对集成电路各个电路模块进行降电压处理。
本发明进一步的改进在于，所述计算集成电路各个电路模块到电源的距离包括：
101、设在集成电路中电流的速度为，测量电流从集成电路中的电源到某一电路模块时间为/>，则该电路模块到电源的距离/>；
102、设在一个集成电路中有个电路模块，分别计算/>个电路模块到电源的距离，并对该/>个电路模块到电源的距离按照从小到大的顺序进行排序，得到/>个排序之后的距离/>，其中/>，/>为第/>个电路模块到电源的距离，/>。
本发明进一步的改进在于，所述计算在待机状态下集成电路中的各个电路模块的电压可降幅度包括：
201、设在待机状态下集成电路中的第个电路模块的初始电压为/>、额定最小电压为/>，第/>个电路模块的初始电压为/>、额定最小电压为/>，其中/>；
202、将在待机状态下集成电路中的第个电路模块的电压降低至额定最小电压；
203、当在待机状态下集成电路中的第个电路模块的电压为额定最小电压/>时，计算在待机状态下集成电路中的第/>个电路模块的电压可降幅度；其中/>为第/>个电路模块到电源的距离，/>为第/>个电路模块到电源的距离，/>。
本发明进一步的改进在于，所述计算待机功耗节约量包括以下具体步骤：
301、计算待机状态下集成电路中的各个电路模块的起始功耗；
302、计算经过降电压处理后待机状态下集成电路中的各个电路模块的功耗；
303、计算在待机状态下该集成电路的总起始功耗；
304、计算经过降电压处理后待机状态下集成电路的总功耗；
305、根据步骤303、步骤304计算待机功耗节约量。
本发明进一步的改进在于，所述计算在待机状态下该集成电路的总起始功耗，其中/>，/>为待机状态下集成电路中的第/>个电路模块的起始功耗，/>为待机状态下集成电路中的第/>个电路模块的电流。
本发明进一步的改进在于，所述计算经过降电压处理后待机状态下集成电路的总功耗包括以下具体步骤：
401、设待机状态下集成电路中的第个电路模块的电压降至额定最小电压/>，计算出该集成电路中的第/>个电路模块在待机状态下的电压可降幅度/>，其中；
402、则当待机状态下集成电路上第个电路模块的电压降至额定最小电压/>时，经过降电压处理后待机状态下集成电路的总功耗/>，其中/>，/>为第/>个电路模块的电流。
本发明进一步的改进在于，所述经过降电压处理后待机状态下集成电路的总功耗是根据电压降至额定最小电压的电路模块的变化而改变：当电压降至额定最小电压的电路模块为待机状态下集成电路中的第个电路模块时，经过降电压处理后待机状态下集成电路的总功耗为/>。
本发明进一步的改进在于，所述计算待机功耗节约量包括：计算电压降至额定最小电压的电路模块为待机状态下集成电路中的第个电路模块时的待机功耗节约量。
本发明进一步的改进在于，所述根据待机功耗节约量最大时的电路模块电压可降幅度对集成电路各个电路模块进行降电压处理包括以下具体步骤：
501、当电压降至额定最小电压的电路模块分别为集成电路中第个电路模块时，计算该/>个电路模块的待机功耗节约量/>；
502、根据步骤501中计算出的待机功耗节约量的最大值，求出此时电压降至额定最小电压的电路模块是待机状态下集成电路中的第个电路模块，其中/>；
503、根据步骤502计算此时待机状态下集成电路中的其他个电路模块的电压可降幅度；
504、基于上述步骤对待机状态下集成电路中的电路模块进行降电压处理。
本发明进一步的改进在于，提供一种待机零功耗系统，所述系统基于一种待机零功耗系统的设计方法实现，包括设备层、控制层、数据存储层；
所述设备层包括：CPU、数据输入模块、数据输出模块，所述CPU用于解释所述系统发出的指令以及对通过所述数据输入模块传输的数据信息进行处理分析，所述数据输入模块用于获取待机状态下集成电路各个电路模块的电流和初始电压，所述数据输出模块用于输出所述系统进行降电压处理所需的数据；
所述数据存储层用于存储设备层所产生的数据；
所述控制层包括距离计算模块、电压可降幅度计算模块、待机节约量计算模块、降电压处理模块；所述距离计算模块用于计算集成电路各个电路模块到电源的距离，所述电压可降幅度计算模块用于计算在待机状态下集成电路各个电路模块的电压可降幅度，所述待机节约量计算模块用于计算所述系统的待机功耗节约量，所述降电压处理模块用于根据所述距离计算模块、所述电压可降幅度计算模块、所述待机节约量计算模块的计算结果控制集成电路在待机状态下各个电路模块的电压值。
一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时，实现一种待机零功耗系统的设计方法。
一种设备，包括：存储器，用于存储指令；处理器，用于执行所述指令，使得所述设备执行实现一种待机零功耗系统的设计方法的操作。
与现有技术相比，本发明具有如下有益效果：
c1、本发明能够在实现待机零功耗的同时，保证电子设备的最快唤醒速度，实现电子设备功能的立即响应；
c2、本发明能够通过软件设计实现待机零功耗，避免了因为硬件升级造成的成本的增加，节省大量成本，通过软件设计优化待机时的功耗，进一步降低了电子设备待机时的散热，能够进一步的延长电子设备的使用寿命，易于推广。
附图说明
图1为本发明一种待机零功耗系统的设计方法的工作流程图；
图2为本发明一种待机零功耗系统的设计方法的系统结构图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合说明书附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
实施例1
本实施例通过一种待机零功耗系统的设计方法在保证电子设备最快唤醒速度的同时实现待机零功耗，具体方案为，如图1、图2所示，一种待机零功耗系统的设计方法，包括以下具体步骤：
S1、计算集成电路各个电路模块到电源的距离；
S2、测量在待机状态下集成电路各个电路模块的电流和初始电压；
S3、根据步骤S1、步骤S2计算在待机状态下集成电路各个电路模块的电压可降幅度；
S4、计算待机功耗节约量；
S5、根据待机功耗节约量最大时的电路模块电压可降幅度对集成电路各个电路模块进行降电压处理。
在本实施例中，计算该实施例中电子设备集成电路各个电路模块到电源的距离包括：
101、在该实施例中电子设备集成电路中电流的速度为，测量电流从集成电路中的电源到某一电路模块时间为/>，则该电路模块到电源的距离/>；
102、设在一个集成电路中有个电路模块，分别计算/>个电路模块到电源的距离，并对该/>个电路模块到电源的距离按照从小到大的顺序进行排序，得到/>个排序之后的距离/>，其中/>，/>为第/>个电路模块到电源的距离，。
在本实施例中，计算该实施例中电子设备在待机状态下集成电路中的各个电路模块的电压可降幅度包括：
201、通过对电压的测量，得到该实施例中电子设备在待机状态下集成电路中的第个电路模块的初始电压为/>、额定最小电压为/>，第/>个电路模块的初始电压为/>、额定最小电压为/>，其中/>；
202、将在待机状态下集成电路中的第个电路模块的电压降低至额定最小电压；
203、当在待机状态下集成电路中的第个电路模块的电压为额定最小电压/>时，计算在待机状态下集成电路中的第/>个电路模块的电压可降幅度；其中/>为第/>个电路模块到电源的距离，/>为第/>个电路模块到电源的距离，/>。
在本实施例中，计算待机功耗节约量包括以下具体步骤：
301、计算待机状态下集成电路中的各个电路模块的起始功耗；
302、计算经过降电压处理后待机状态下集成电路中的各个电路模块的功耗；
303、计算在待机状态下该集成电路的总起始功耗；
304、计算经过降电压处理后待机状态下集成电路的总功耗；
305、根据步骤303、步骤304计算待机功耗节约量。
在本实施例中，所述计算在待机状态下该集成电路的总起始功耗，其中/>，/>为待机状态下集成电路中的第/>个电路模块的起始功耗，/>为待机状态下集成电路中的第/>个电路模块的电流。
在本实施例中，所述计算经过降电压处理后待机状态下集成电路的总功耗包括以下具体步骤：
401、测量电子设备在待机状态下集成电路中的第个电路模块的电压降至额定最小电压/>，计算出该集成电路中的第/>个电路模块在待机状态下的电压可降幅度/>，其中/>；
402、则当待机状态下集成电路上第个电路模块的电压降至额定最小电压/>时，经过降电压处理后待机状态下集成电路的总功耗/>，其中/>，/>为第/>个电路模块的电流。
在本实施例中，所述经过降电压处理后待机状态下集成电路的总功耗是根据电压降至额定最小电压的电路模块的变化而改变：当电压降至额定最小电压的电路模块为待机状态下集成电路中的第个电路模块时，经过降电压处理后待机状态下集成电路的总功耗为/>。
在本实施例中，所述计算待机功耗节约量包括：计算电压降至额定最小电压的电路模块为待机状态下集成电路中的第个电路模块时的待机功耗节约量。
在本实施例中，所述根据待机功耗节约量最大时的电路模块电压可降幅度对集成电路各个电路模块进行降电压处理包括以下具体步骤：
501、当电压降至额定最小电压的电路模块分别为集成电路中第个电路模块时，计算该/>个电路模块的待机功耗节约量/>；
502、根据步骤501中计算出的待机功耗节约量的最大值，求出此时电压降至额定最小电压的电路模块是待机状态下集成电路中的第个电路模块，其中/>；
503、根据步骤502计算此时待机状态下集成电路中的其他个电路模块的电压可降幅度；
504、基于上述步骤对本实施例中电子设备在待机状态下集成电路中的电路模块进行降电压处理。
在本实施例中，所实施的一种待机零功耗系统的设计方法能够根据不同电子设备、集成电路上电路模块的不同，进行相应不同的降电压处理。比现有技术有更强的操作性，同时所述设计方法中对电子设备待机功耗的处理速度比现有技术的处理速度更快，所需电子设备运行内存更少，所以能更进一步得减少电子设备的待机功耗，延长电子设备的使用寿命。
实施例2
本实施例提供一种待机零功耗系统，如图2所示，是基于实施例1中一种待机零功耗系统的设计方法实现，所述系统包括设备层、控制层、数据存储层；
所述设备层包括：CPU、数据输入模块、数据输出模块，所述CPU用于解释所述系统发出的指令以及对通过所述数据输入模块传输的数据信息进行处理分析，所述数据输入模块用于获取待机状态下集成电路各个电路模块的电流和初始电压，所述数据输出模块用于输出所述系统进行降电压处理所需的数据；
所述数据存储层用于存储设备层所产生的数据；
所述控制层包括距离计算模块、电压可降幅度计算模块、待机节约量计算模块、降电压处理模块；所述距离计算模块用于计算集成电路各个电路模块到电源的距离，所述电压可降幅度计算模块用于计算在待机状态下集成电路各个电路模块的电压可降幅度，所述待机节约量计算模块用于计算所述系统的待机功耗节约量，所述降电压处理模块用于根据所述距离计算模块、所述电压可降幅度计算模块、所述待机节约量计算模块的计算结果控制集成电路在待机状态下各个电路模块的电压值。
在本实施例中，距离计算模块的计算策略包括：
在本实施例中，电子设备集成电路中电流的速度为，测量电流从集成电路中的电源到某一电路模块时间为/>，则该电路模块到电源的距离/>；
在本实施例中，电子设备集成电路中有个电路模块，分别计算/>个电路模块到电源的距离，并对该/>个电路模块到电源的距离按照从小到大的顺序进行排序，得到/>个排序之后的距离/>，其中/>，/>为第/>个电路模块到电源的距离，/>。
在本实施例中，电压可降幅度计算模块的计算策略包括：
通过对电压测量，得到电子设备在待机状态下集成电路中的第个电路模块的初始电压为/>、额定最小电压为/>，第/>个电路模块的初始电压为/>、额定最小电压为，其中/>；
将在待机状态下集成电路中的第个电路模块的电压降低至额定最小电压/>；
当在待机状态下集成电路中的第个电路模块的电压为额定最小电压/>时，计算在待机状态下集成电路中的第/>个电路模块的电压可降幅度；其中/>为第/>个电路模块到电源的距离，/>为第/>个电路模块到电源的距离，/>。
在本实施例中，待机节约量计算模块的计算策略包括以下具体步骤：
S100、计算待机状态下集成电路中的各个电路模块的起始功耗；
S200、计算经过降电压处理后待机状态下集成电路中的各个电路模块的功耗；
S300、计算在待机状态下该集成电路的总起始功耗，其中/>，为待机状态下集成电路中的第/>个电路模块的起始功耗，/>为待机状态下集成电路中的第/>个电路模块的电流；
S400、计算经过降电压处理后待机状态下集成电路的总功耗；
S500、根据步骤S300、步骤S400计算待机功耗节约量。
在本实施例中，所述步骤S400包括以下具体步骤：
测量待机状态下集成电路中的第个电路模块的电压降至额定最小电压/>，计算出该集成电路中的第/>个电路模块在待机状态下的电压可降幅度/>，其中/>；则当待机状态下集成电路上第/>个电路模块的电压降至额定最小电压/>时，经过降电压处理后待机状态下集成电路的总功耗/>，其中，/>为第/>个电路模块的电流。
在本实施例中，所述步骤S5包括：计算电压降至额定最小电压的电路模块为待机状态下集成电路中的第个电路模块时的待机功耗节约量/>。
在本实施例中，所实施的一种待机零功耗系统能够针对不同的电子设备进行相应的系统设计，所述系统运行对电子设备配置的要求较低，能够适配不同类型不同大小的电子设备，所述系统能够适配不同电子设备运行环境，电子设备的中央执行系统时刻保持最佳运行状态的同时也能兼顾所述系统的运行，所述系统更能在电子设备待机时，保证该设备的最快唤醒速度。
实施例3
本实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时，能够实现实施例1中的一种待机零功耗系统的设计方法。如图2所示，本实施例中所述的计算机程序是基于一种待机零功耗系统运行的。
所述计算机程序包括距离计算程序、电压可降幅度程序、待机节约量计算程序、降电压处理程序；所述距离计算程序用于计算集成电路各个电路模块到电源的距离，所述电压可降幅度计算程序用于计算在待机状态下集成电路各个电路模块的电压可降幅度，所述待机节约量计算程序用于计算所述系统的待机功耗节约量，在本实施例提供的一种计算机可读存储介质中所述降电压处理程序用于根据所述距离计算程序、所述电压可降幅度计算程序、所述待机节约量计算程序的运行结果控制集成电路在待机状态下各个电路模块的电压值。
实施例4
本实施例提供一种设备，包括：存储器，用于存储指令；处理器，用于执行所述指令。如图1所示本实施例所提供的该设备的制造原理是基于一种待机零功耗系统的设计方法，包括以下具体步骤：
D1、计算集成电路各个电路模块到电源的距离；
D2、测量在待机状态下集成电路各个电路模块的电流和初始电压；
D3、计算在待机状态下集成电路各个电路模块的电压可降幅度；
D4、计算待机功耗节约量；
D5、根据待机功耗节约量最大时的电路模块电压可降幅度对集成电路各个电路模块进行降电压处理。
本实施例所提供的的一种设备，如图2所示其通过一种待机零功耗系统进行操作，包括：设备层、控制层、数据存储层；
所述设备层包括：CPU、数据输入模块、数据输出模块，所述CPU用于解释所述系统发出的指令以及对通过所述数据输入模块传输的数据信息进行处理分析，所述数据输入模块用于获取待机状态下集成电路各个电路模块的电流和初始电压，所述数据输出模块用于输出所述系统进行降电压处理所需的数据；
所述数据存储层用于存储设备层所产生的数据；
所述控制层包括距离计算模块、电压可降幅度计算模块、待机节约量计算模块、降电压处理模块；所述距离计算模块用于计算集成电路各个电路模块到电源的距离，所述电压可降幅度计算模块用于计算在待机状态下集成电路各个电路模块的电压可降幅度，所述待机节约量计算模块用于计算所述系统的待机功耗节约量，所述降电压处理模块用于根据所述距离计算模块、所述电压可降幅度计算模块、所述待机节约量计算模块的计算结果控制集成电路在待机状态下各个电路模块的电压值。
通过上述四个实施例能够实现：基于一种待机零功耗系统的设计方法在保证电子设备最快唤醒速度的同时实现待机零功耗。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (12)
1.一种待机零功耗系统的设计方法，其特征在于：所述设计方法包括以下具体步骤：
S1、计算集成电路各个电路模块到电源的距离；
S2、测量在待机状态下集成电路各个电路模块的电流和初始电压；
S3、根据步骤S1、步骤S2计算在待机状态下集成电路各个电路模块的电压可降幅度；
S4、计算待机功耗节约量；
S5、根据待机功耗节约量最大时的电路模块电压可降幅度对集成电路各个电路模块进行降电压处理。
2.根据权利要求1所述的一种待机零功耗系统的设计方法，其特征在于：所述计算集成电路各个电路模块到电源的距离包括：
101、设在集成电路中电流的速度为，测量电流从集成电路中的电源到某一电路模块时间为/>，则该电路模块到电源的距离/>；
102、设在一个集成电路中有个电路模块，分别计算/>个电路模块到电源的距离，并对该/>个电路模块到电源的距离按照从小到大的顺序进行排序，得到/>个排序之后的距离，其中/>，/>为第/>个电路模块到电源的距离，/>。
3.根据权利要求2所述的一种待机零功耗系统的设计方法，其特征在于：所述计算在待机状态下集成电路中的各个电路模块的电压可降幅度包括：
201、设在待机状态下集成电路中的第个电路模块的初始电压为/>、额定最小电压为/>，第/>个电路模块的初始电压为/>、额定最小电压为/>，其中/>；
202、将在待机状态下集成电路中的第个电路模块的电压降低至额定最小电压/>；
203、当在待机状态下集成电路中的第个电路模块的电压为额定最小电压/>时，计算在待机状态下集成电路中的第/>个电路模块的电压可降幅度；其中/>为第/>个电路模块到电源的距离，/>为第/>个电路模块到电源的距离，/>。
4.根据权利要求3所述的一种待机零功耗系统的设计方法，其特征在于：所述计算待机功耗节约量包括以下具体步骤：
301、计算待机状态下集成电路中的各个电路模块的起始功耗；
302、计算经过降电压处理后待机状态下集成电路中的各个电路模块的功耗；
303、计算在待机状态下该集成电路的总起始功耗；
304、计算经过降电压处理后待机状态下集成电路的总功耗；
305、根据步骤303、步骤304计算待机功耗节约量。
5.根据权利要求4所述的一种待机零功耗系统的设计方法，其特征在于：所述计算在待机状态下该集成电路的总起始功耗，其中/>，/>为待机状态下集成电路中的第/>个电路模块的起始功耗，/>为待机状态下集成电路中的第/>个电路模块的电流。
6.根据权利要求5所述的一种待机零功耗系统的设计方法，其特征在于：所述计算经过降电压处理后待机状态下集成电路的总功耗包括以下具体步骤：
401、设待机状态下集成电路中的第个电路模块的电压降至额定最小电压/>，计算出该集成电路中的第/>个电路模块在待机状态下的电压可降幅度/>，其中；
402、则当待机状态下集成电路上第个电路模块的电压降至额定最小电压/>时，经过降电压处理后待机状态下集成电路的总功耗/>，其中/>，/>为第/>个电路模块的电流。
7.根据权利要求6所述的一种待机零功耗系统的设计方法，其特征在于：所述经过降电压处理后待机状态下集成电路的总功耗是根据电压降至额定最小电压的电路模块的变化而改变：当电压降至额定最小电压的电路模块为待机状态下集成电路中的第个电路模块时，经过降电压处理后待机状态下集成电路的总功耗为/>。
8.根据权利要求7所述的一种待机零功耗系统的设计方法，其特征在于：所述计算待机功耗节约量包括：计算电压降至额定最小电压的电路模块为待机状态下集成电路中的第个电路模块时的待机功耗节约量/>。
9.根据权利要求8所述的一种待机零功耗系统的设计方法，其特征在于：所述根据待机功耗节约量最大时的电路模块电压可降幅度对集成电路各个电路模块进行降电压处理包括以下具体步骤：
501、当电压降至额定最小电压的电路模块分别为集成电路中第个电路模块时，计算该/>个电路模块的待机功耗节约量/>；
502、根据步骤501中计算出的待机功耗节约量的最大值，求出此时电压降至额定最小电压的电路模块是待机状态下集成电路中的第个电路模块，其中/>；
503、根据步骤502计算此时待机状态下集成电路中的其他个电路模块的电压可降幅度；
504、基于上述步骤对待机状态下集成电路中的电路模块进行降电压处理。
10.一种待机零功耗系统，其基于如权利要求1-9任一项所述的一种待机零功耗系统的设计方法实现，其特征在于：所述系统包括设备层、控制层、数据存储层；
所述设备层包括：CPU、数据输入模块、数据输出模块，所述CPU用于解释所述系统发出的指令以及对通过所述数据输入模块传输的数据信息进行处理分析，所述数据输入模块用于获取待机状态下集成电路各个电路模块的电流和初始电压，所述数据输出模块用于输出所述系统进行降电压处理所需的数据；
所述数据存储层用于存储设备层所产生的数据；
所述控制层包括距离计算模块、电压可降幅度计算模块、待机节约量计算模块、降电压处理模块；所述距离计算模块用于计算集成电路各个电路模块到电源的距离，所述电压可降幅度计算模块用于计算在待机状态下集成电路各个电路模块的电压可降幅度，所述待机节约量计算模块用于计算所述系统的待机功耗节约量，所述降电压处理模块用于根据所述距离计算模块、所述电压可降幅度计算模块、所述待机节约量计算模块的计算结果控制集成电路在待机状态下各个电路模块的电压值。
11.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时，实现如权利要求1-9中任一所述的一种待机零功耗系统的设计方法。
12.一种设备，其特征在于，包括：存储器，用于存储指令；处理器，用于执行所述指令，使得所述设备执行实现如权利要求1-9中任一项所述的一种待机零功耗系统的设计方法的操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310757263.6A CN116502571A (zh) | 2023-06-26 | 2023-06-26 | 一种待机零功耗系统的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310757263.6A CN116502571A (zh) | 2023-06-26 | 2023-06-26 | 一种待机零功耗系统的设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116502571A true CN116502571A (zh) | 2023-07-28 |
Family
ID=87316925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310757263.6A Pending CN116502571A (zh) | 2023-06-26 | 2023-06-26 | 一种待机零功耗系统的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116502571A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111490689A (zh) * | 2019-01-25 | 2020-08-04 | 广东美的白色家电技术创新中心有限公司 | 降低待机功耗的控制方法、开关电源、设备及存储介质 |
| CN111984108A (zh) * | 2020-09-02 | 2020-11-24 | 深圳市智仁科技有限公司 | 一种降低计算机主板待机功耗的控制方法、电路及其系统 |
| CN115792364A (zh) * | 2023-02-07 | 2023-03-14 | 南京美斯玛微电子技术有限公司 | 一种基于待机状态分析的功耗计算方法 |
-
2023
- 2023-06-26 CN CN202310757263.6A patent/CN116502571A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111490689A (zh) * | 2019-01-25 | 2020-08-04 | 广东美的白色家电技术创新中心有限公司 | 降低待机功耗的控制方法、开关电源、设备及存储介质 |
| CN111984108A (zh) * | 2020-09-02 | 2020-11-24 | 深圳市智仁科技有限公司 | 一种降低计算机主板待机功耗的控制方法、电路及其系统 |
| CN115792364A (zh) * | 2023-02-07 | 2023-03-14 | 南京美斯玛微电子技术有限公司 | 一种基于待机状态分析的功耗计算方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101840739B1 (ko) | 멀티-코어 동적 작업부하 관리 | |
| CN102789304B (zh) | 电源管理方法及相关装置 | |
| JP6169547B2 (ja) | チップ上のマルチコアシステムの全域チップ電力を管理する方法およびその装置 | |
| TWI342498B (en) | Multi-processor system and performance enhancement method thereof | |
| Xie et al. | Minimizing energy consumption of real-time parallel applications using downward and upward approaches on heterogeneous systems | |
| CN101495958B (zh) | 用于控制处理器低功率状态的系统和方法 | |
| KR101519082B1 (ko) | 슬리프 프로세서 | |
| US8612781B2 (en) | Method and apparatus for application of power density multipliers optimally in a multicore system | |
| EP3748471A1 (en) | Processor core energy management | |
| CN107368178A (zh) | 基于dpdk数据包处理平台的功耗优化方法 | |
| EP2972660B1 (en) | Controlling power supply unit power consumption during idle state | |
| KR101770736B1 (ko) | 응용프로그램의 질의 스케쥴링을 이용한 시스템의 소모전력 절감 방법 및 그 방법을 이용하여 소모전력을 절감하는 휴대단말기 | |
| US10025372B2 (en) | Techniques for managing system power using deferred graphics rendering | |
| KR102060431B1 (ko) | 멀티 코어 시스템의 전력 관리 장치 및 방법 | |
| US9612652B2 (en) | Controlling power consumption by power management link | |
| KR101655030B1 (ko) | 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체 | |
| Zhang et al. | GreenDRL: managing green datacenters using deep reinforcement learning | |
| US20220179706A1 (en) | Adaptive resource allocation system and method for a target application executed in an information handling system (ihs) | |
| CN110008515B (zh) | 一种可再生能源数据中心管理方法及装置 | |
| CN116502571A (zh) | 一种待机零功耗系统的设计方法 | |
| US8281159B1 (en) | Systems and methods for managing power usage based on power-management information from a power grid | |
| CN111078401B (zh) | 一种周期任务温度感知能耗优化方法 | |
| CN103309423B (zh) | 电脑系统及其功率分享方法 | |
| CN107924331B (zh) | 用于灵活和动态频率相关遥测的技术 | |
| CN117312100B (zh) | 一种功耗调整方法、系统、装置、设备及计算机存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230728 |
|
| RJ01 | Rejection of invention patent application after publication |