CN116502287A - 集成电路以及用于实现物理不可复制功能的相应方法 - Google Patents

集成电路以及用于实现物理不可复制功能的相应方法 Download PDF

Info

Publication number
CN116502287A
CN116502287A CN202310042747.2A CN202310042747A CN116502287A CN 116502287 A CN116502287 A CN 116502287A CN 202310042747 A CN202310042747 A CN 202310042747A CN 116502287 A CN116502287 A CN 116502287A
Authority
CN
China
Prior art keywords
phase change
change memory
memory cell
cell pairs
original state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310042747.2A
Other languages
English (en)
Inventor
A·康特
F·拉罗萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
STMicroelectronics SRL
Original Assignee
STMicroelectronics Rousset SAS
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS, STMicroelectronics SRL filed Critical STMicroelectronics Rousset SAS
Publication of CN116502287A publication Critical patent/CN116502287A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本公开的实施例涉及集成电路以及用于实现物理不可复制功能的相应方法。不可复制功能电路装置包括处于原始状态的多个相变存储器单元对，以及耦合到处于原始状态的多个相变存储器单元对的感测电路装置。所述感测电路装置基于可靠性掩码标识处于原始状态的所述多个相变存储器单元对的子集。由感测电路装置感测处于原始状态的多个相变存储器单元对的所标识子集的有效电阻值的差异的符号。感测电路装置基于在原始状态下所标识的多个相变存储器单元对的子集的有效电阻值中的差异的感测符号来生成位串。耦合到不可复制功能电路装置的处理电路装置在操作中使用所生成的位串来执行一个或多个操作。

Description

集成电路以及用于实现物理不可复制功能的相应方法
技术领域
实施例和实现方式涉及物理不可复制的功能，尤其是从相变存储设备获得的功能。
背景技术
物理不可复制功能“PUF”是指能够对定义的质询生成不可预测但稳定的答案的无序系统。答案的不可预测性意味着同一PUF电路的两个创建能够以统计上可接受的分布为同一质询提供不同的答案。回答的稳定性意味着PUF电路的一次创建将总是对相同的询问提供相同的回答。
一些典型的PUF电路能够生成多对质询－回答，并且一些PUF电路不旨在接收多个质询，称为无质询情况。在无质询的情况下，PUF电路输出是不可预测的位串，例如用于标识从其生成PUF电路输出的设备。这样的唯一标识位串可用于生成例如用于公钥密码技术的密钥。
因此，除了不可预测和稳定之外，用光学或电子显微镜技术不能观察到答案，即位串是有益的。
实际上，PUF用于诸如微控制器和嵌入式微处理器的许多电子设备中，例如用于认证应用，加密应用等中。
发明内容
在一个实施例中，不可复制功能电路装置包括处于原始状态的多个相变存储器单元对，以及耦合到处于原始状态的多个相变存储器单元对的感测电路装置。所述感测电路装置基于可靠性掩码标识处于原始状态的所述多个相变存储器单元对的子集。由感测电路装置感测处于原始状态的多个相变存储器单元对的所标识子集的有效电阻值的差异的符号。感测电路装置基于在原始状态下所标识的多个相变存储器单元对的子集的有效电阻值中的差异的所感测的符号，来生成位串。耦合到不可复制功能电路装置的处理电路装置在操作中使用所生成的位串来执行一个或多个操作。
在一个实施例中，提供了一种用于实现物理不可复制功能的方法。基于可靠性掩码来标识处于原始状态的多个相变存储器单元对的子集。感测处于原始状态的多个相变存储器单元对的所标识子集的有效电阻值的差异的符号。基于在原始状态下所标识的多个相变存储器单元对的子集的有效电阻值中的差异的感测符号来生成位串。使用所生成的位串来执行一个或多个处理操作。
在一个实施例中，系统包括处理电路装置和耦合到该处理电路装置的不可复制功能电路装置。处理电路装置在操作中执行应用。在操作中，不可复制功能电路装置基于可靠性掩码标识处于原始状态的多个相变存储器单元对的子集。由不可复制功能电路装置感测处于原始状态的多个相变存储器单元对的所标识子集的有效电阻值的差异的符号。不可复制功能电路装置基于所标识的在原始状态下的多个相变存储器单元对的子集的有效电阻值中的差异的感测符号来生成位串。在操作中，所生成的位串由应用使用。
在一个实施例中，非暂态计算机可读介质的内容配置处理电路装置以执行一种方法。该方法包括基于可靠性掩码标识原始状态下的多个相变存储器单元对的子集；感测处于原始状态的所述多个相变存储器单元对的所标识的子集的有效电阻值的差异的符号；基于所标识的在原始状态下的所述多个相变存储器单元对的子集的有效电阻值的差异的所述感测的符号，来生成位串；以及使用所生成的位串来执行一个或多个处理操作。
附图说明
结合附图仔细阅读本公开的实施例的详细描述将显现出其他优点和特征，这些优点和特征决不是限制性的，在附图中：
图1A和图1B是物理不可复制功能设备的实施例的功能框图；
图2是包括实现物理不可复制功能设备的实施例的差分单元对的相变存储器阵列的实施例的功能框图；
图3示出了根据实施例的相变存储器单元对的群体中的读取电流的差异的对数尺度分布；以及
图4是包括物理不可复制功能设备的系统的实施例的功能框图。
具体实施方式
图1A和图1B示出了基于处于原始状态的相变存储器单元PCMLFT，PCMRGT的物理不可复制功能设备PUFdev的示例，其被并入例如集成电路中。
常规相变存储器单元PCMLFT，PCMRGT通常能够在具有第一电阻值的第一状态与具有第二电阻值的第二状态之间切换。例如，第一状态可以通过具有相对低电阻值的相变材料的多晶相来获得，而第二状态可以通过具有相对高电阻值的材料的非晶相来获得。多晶相和非晶相之间的转换可以通过加热器元件来实现，该加热器元件能够快速加热和冷却材料，称为使材料非晶化的复位操作，或者能够将材料在其结晶温度范围内保持足够长的时间，称为使材料多晶化的置位操作。单元的原始状态(virgin state)(例如，当制造时且在任何置位或复位操作之前的单元的状态)通常为多晶相。例如，当极化到给定的预载电压时，可以通过测量流过单元PCMLFT，PCMRGT的相变材料的读取电流ILFT，IRGT的强度来感测电阻值。在与前面相同的示例中，如果强度ILFT，IRGT高于阈值，则可以感测第一状态，而如果强度ILFT，IRGT低于阈值，则可以感测第二状态。可以任意选择每个状态来转换相应的“0”或“1”二进制数据。
实际上，一个二进制数据可以存储在以给定取向PCMLFT，PCMRGT排列的差分单元对PoPCM中，其中在该取向中的单元对的读取电流“ILFT－IRGT”之间的负差值提供二进制数据，例如按照惯例“0”，并且其中在该取向中的读取电流“ILFT－IRGT”之间的正差值提供另一个二进制数据，例如按照惯例“1”。
物理不可复制功能设备PUFdev包括相变存储器单元PoPCM的多个差分对。
每对相变存储器单元PoPCM包括如图所示定向在任意左位置的第一相变存储器单元PCCLFT和如图所示定向在任意右位置的第二相变存储器单元PCCRGT。
每对PoPCM的两个单元PCCLFT，PCCRGT都保持在原始状态，并且相应地具有与其成比例的读取电流ILFT，IRGT相对应的有效电阻值。不同的对应有效电阻值ILFT，IRGT例如如下文所述的图3所示地分布。
差分单元对PoPCM可布置在相变存储器阵列PCMARR(图2)中，在单元对PoPCM的范围和列中。单元PoPCM的差分对的范围可由相应字线WL来选择，例如控制串联耦合在接地与相应相变存储器单元PCCLFT，PCCRGT之间的相应选择晶体管TALFT，TARGT。单元PoPCM的差分对的列可由例如串联耦合到单元PCCLFT，PCCRGT的另一端子的位线BLLFT，BLRGT的相应差分对来选择。
差分位线BLLFT，BLRGT耦合到包括在选择设备SEL内的差分感测设备(例如常规差分感测放大器SAdiff)的输入。
差分感测设备SAdiff被配置为感测所感测的单元对PoPCM的有效电阻值ILFT，IRGT之间的差的符号。为此，差分感测设备SAdiff可以被配置为在预载电压下使差分位线BLLFT，BLRGT极化，并且测量流过各个单元PCCLFT，PCCRGT的电流ILFT，IRGT的强度。根据施加有预加载电压的欧姆定律，感测的电流与单元的电阻值成比例。
差分感测设备SAdiff可以被配置为提供物理不可复制的随机位串，其中每个位基于分别感测的单元对PoPCM的感测符号。例如，可以根据前面表示的示例的方向来配置差分感测设备SAdiff，如果“ILFT<IRGT”则提供二进制数据“0”，如果“ILFT>IRGT”则提供二进制数据“1”。
也就是说，单元的原始状态的电阻值在统计上可以相等或非常接近，并且读取电流ILFT，IRGT的相应强度可能太相似而不能与确定性和可靠性进行比较。
因此，选择设备SEL包括标识掩码MSK，其适于标识有效电阻值之间的绝对差小于裕量值(表示为IMRG)的不可靠单元对PoPCM，并适于标识有效电阻值之间的绝对差大于裕量值IMRG的可靠单元对PoPCM。
差分感测设备SAdiff被配置为感测仅由标识掩码MSK标识的可靠单元对PCMLFT，PCMRGT的有效电阻值ILFT，IRGT之间的差的符号。
在集成电路的电晶片分拣阶段，可以标识不可靠和可靠的单元对。
为了标识可靠和不可靠的单元对，选择设备SEL有利地被配置为首先在差分感测设备SAdiff的第一差分读取路径BLLFT中生成裕量电流IMRG，并且感测差分单元对PoPCM的“第一状态”。例如，如图1A所示，由于用于此目的的开关电路，裕量电流IMRG被加到输入到感测设备SAdiff的左侧位线BLLFT上的读取电流ILFT。
其次，选择设备SEL被有利地配置成在差分读出设备SAdiff的第二差分读出路径BLRGT中生成相同的裕量电流IMRG，并读出差分单元对PoPCM的“第二状态”。例如，如图1B所示，由于用于此目的的开关电路，裕量电流IMRG被加到输入到感测设备SAdiff的右侧位线BLRGT上的读取电流IRGT。
如果第一状态和第二状态相同，则意味着两个读取电流ILFT，IRGT之间的绝对差大于裕量电流IMRG，并且感测的单元对PoPCM将被标识为可靠对。
换言之，如果第一感测操作和第二感测操作都读取“0”，则意味着“ILFT+IMRG<IRGT”，例如“ILFT－IRGT<－IMRG”；相反，如果第一感测操作和第二感测操作都读取“1”，则这意味着“ILFT>IRGT+IMRG”，例如“ILFT－IRGT>+IMRG”。
如果第一状态和第二状态不相同，则意味着两个读取电流ILFT，IRGT之间的绝对差小于裕量电流IMRG，并且感测的单元对PoPCM将被标识为不可靠对。
换言之，如果第一感测操作读取“1”并且第二感测操作读取“0”，则这意味着“ILFT+IMRG>IRGT”和“ILFT<IRGT+IMRG”，例如“－IMRG<ILFT－IRGT<+IMRG”。
因此，考虑到例如差分读取路径中的不对称性和/或差分读取设备SAdiff中的剩余电路偏移，可以有利地根据差分读取设备SAdiff的精度来选择裕量电流IMRG的强度。
图2示出了在相变存储器阵列PCMARR中结合图1A和1B描述的物理不可复制功能设备PUFdev的标识掩码MSK的有利示例实现。
相变存储器阵列PCMARR包括处于原始状态的多对单元，在第一区域REG1中提供物理不可复制功能器件PUFdev。相变存储器阵列PCMARR还包括第二区域REG2，其包括处于写入状态的多个第二单元对，以便存储标识掩码MSK1，MSK2的数据。相变存储器阵列PCMARR还可以包括用于通用数据的非易失性存储的另一区域。
标识掩码MSK1，MSK2包含不可靠性标志和可靠性标志，它们是适于指示原始单元对是否被标识为可靠对或不可靠对的数据。例如，以字MSK1，MSK2排列的标识掩码用于原始单元对的每个相应字VRG1，VRG2。
如上文结合图1A和图1B所述，由于具有正偏置裕量电流+IMRG的第一感测操作与具有负偏置裕量电流－IMRG的第二感测操作之间的比较而获得不可靠性标志和可靠性标志。
对于原始单元对的每个字VRG1，VRG2，通过第一感测操作获得第一数据串A1，并且通过第二感测操作获得第二数据串B1。第一串A1和第二串B1之间的逐位异或运算XOR提供输出数据串，形成各个字VRG1，VRG2的标识掩码MSK1，MSK2。
标识掩码中的数据“0”是指示不可靠单元对的不可靠标志，而标识掩码中的数据“1”是指示可靠单元对的可靠性标志。
然后将标识掩码MSK1，MSK2的输出数据串存储在非易失性存储器中。
重复生成掩码的不可靠性和可靠性标志的操作，直到整个第一区域被探查并被标识为不可靠或可靠。
在用于提供在掩码和原始单元对的地址之间的链接的优化实施例中，第一区域REG1和第二区域REG2可以具有相同的尺寸并且在字线和位线BL方面具有共同的布置。每个第二对写入单元的第二区域REG2中的位置可以类似于每个相应对原始单元的第一区域REG1中的位置。因此，通过设计，类似位置提供具有相应存储器地址的所述链接。例如，可以这样设计模拟位置，使得由相同的差分位线BL选择第一区域REG1中的给定的原始单元对和第二区域REG2中的对应的写入单元对。因此，切换或解码电路能够以体系结构上优化的方式提供来自掩码MSK1的读取条件和物理不可复制的位串的数据。
在另一实施例中，标识掩码MSK1，MSK2可与相应对原始单元的地址或相应对原始单元VRG1，VRG2的相应字的地址一起存储在诸如闪速非易失性存储器电路的EEPROM(“电可擦除可编程只读存储器”)的不同非易失性存储器中。
在这个备选实施例中，感测设备可以命令读取与原始单元的物理不可复制功能对的地址相对应的掩码数据，并且应用可靠对的选择来生成位R1，R2的物理不可复制随机串。
这种备选实施例在某些配置中可能是有利的，例如在最初配备有不同的非易失性存储器但未配备有相变存储器阵列的电路中提供基于物理不可复制功能设备PUFdev的相变存储器，写入设备和操作不必另外包括在初始电路中。
因此，例如在集成电路的使用阶段期间执行的感测操作包括从标识掩码MSK1，MSK2中选择用于生成随机位序列R1，R2的可靠原始单元对的“有效”，同时从随机位序列R1，R2中消除不可靠原始单元对。
完整的随机序列可以通过从原始单元对VRG1，VRG2的一系列字中获得的有效模式R1+R2+…的级联来生成。
应注意，相变存储器阵列PCMARR的物理不可复制部分REG1保持原始，例如，包含在物理不可复制部分REG1中的信息通过光学或电子显微镜是不可检测的，因为所有单元处于其原始多晶状态且尚未经受置位/复位操作。而且，第二区域REG2的写入状态可以通过光学或电子显微镜提供关于哪些对原始单元是可靠的和被使用的信息，但是，事实上，将不提供关于这些可靠的原始单元对的内容的进一步信息。
图3以对数尺度示出了读取电流的差ILFT－IRGT的分布，以微安培[uA]为单位，在如前面结合图1A，1B和2所述的原始状态下的相变存储器单元对的群体中实验测量。
在相同的预载电压下测量读取电流的差值ILFT－IRGT，并因此直接表示原始单元对的有效电阻值之间的差值之间的差值。
由于原始单元的各个电阻值具有高斯分布和给定的稳定性，它们的差也是高斯分布和稳定的。因此，读取电流ILFT－IRGT的差分感测保持了原始电阻值分布的不可预测性和稳定性。
在图3的分布中绘制的差异ILFT－IRGT的实验结果首先示出了负结果和正结果被平衡和均衡化，意味着位R1，R2的最终随机串中的“0s”和“1s”也被平衡。
此外，这些结果表明，如果将裕量电流选择为5μA(微安培)，那么可靠单元的比例在每个符号(负和正)中将为约20％，并且因此为总单元数的40％。
因此，如果例如在关于图2描述的第一区域REG1中，存储器范围(也称为存储器页)具有1kB(千位)的大小，则40％的可靠对将足以提供物理不可复制的随机位串，例如用于标识设备，诸如生成密码技术的秘密密钥。
用于实现物理不可复制功能的本技术提出提供处于原始状态并具有相应有效电阻值的多个相变存储器单元对；在标识掩码内标识有效电阻值之间的绝对差小于裕量值的不可靠单元对和有效电阻值之间的绝对差大于裕量值的可靠单元对；以及感测可靠单元对的有效电阻值之间的差的符号，例如提供物理不可复制的随机位串。
处于原始状态的相变存储器单元的电阻值的分布为不可预测性提供了熵的自然来源，而相变存储器单元的构造提供了强稳定性，这另外不可能通过光学或电子显微镜检查来区分。标识掩码和差分读取的相应配置确保消除未确定或可疑读取的统计可能性。
显然，本技术有助于以可靠和有效的方式实现来自相变存储器的物理不可复制功能。相变存储器然后可以用于生成密钥，并且可以安全地结合到诸如微控制器的电子设备中，例如在需要高安全性的工业或汽车应用中。
图4是所述实施例可以应用的类型的电子设备或系统100的实施例的功能框图。系统100包括一个或多个处理核心或电路102。处理核心102可包括例如一个或多个处理器、状态机、微处理器、可编程逻辑电路、离散电路、逻辑门、寄存器等及其各种组合。处理核心可以控制系统100的整体操作，系统100对应用程序的执行(例如，认证程序，使用密钥的程序等)等。
系统100包括一个或多个存储器104，诸如一个或多个易失性和/或非易失性存储器，其可存储例如与系统100的控制，由系统100执行的应用和操作等相关的全部或部分指令和数据。存储器104中的一个或多个可包括存储器阵列，通用寄存器等，其在操作中可由系统100执行的一个或多个进程共享。
系统100包括一个或多个接口106(例如，无线通信接口，有线通信接口等)，以及其它功能电路装置108，其可以包括天线、电源一个或多个内置自测试(BIST)电路等，、以及主总线系统190。主总线系统190可以包括耦合到系统100的各个组件的一个或多个数据、地址、电源、中断和/或控制总线。
系统100还包括一个或多个不可复制功能电路装置120，其在操作中可以根据这里描述的一个或多个方法生成位串。如图所示，不可复制功能电路装置120包括相变存储器阵列122，相变存储器阵列122包括第一区域124和第二区域126，第一区域124具有处于原始状态的多个相变存储器单元对，第二区域126具有处于写入状态的多个相变存储器单元对，第二区域126存储用于标识处于第一区域124的原始状态的多个相变存储器单元的单元子集的可靠性掩码。
图4的系统100的实施例可以包括比所示出的更多的组件，可以包括比所示出的更少的组件，可以组合组件，可以将组件分离成子组件，以及它们的各种组合。例如，存储器104可以包括相变存储器阵列122，相变存储器阵列122包括第一区域124和第二区域126，而不是在不可复制功能电路装置120中包括相变存储器阵列122。在另一实例中，相变存储器阵列120可集成到存储器104中。
根据一个方面，提出了一种集成电路，该集成电路包括：物理不可复制功能设备，该物理不可复制功能设备包括处于原始状态并具有相应有效电阻值的多个相变存储器单元对；选择设备，该选择设备包括标识掩码，该标识掩码适于标识有效电阻值之间的绝对差小于裕量值的不可靠单元对和有效电阻值之间的绝对差大于裕量值的可靠单元对；以及差分感测设备，该差分感测设备被配置成根据标识掩码来感测可靠单元对的有效电阻值之间的差的符号。
例如，差分感测设备因此被配置为提供物理不可复制的随机位串，每个位基于可靠单元对中的相应单元的所感测的符号。
因此，本方面提出将处于原始状态的相变存储器单元的电阻值的分布用作物理不可复制功能的熵(无序)源。处于原始状态的相变存储器单元的电阻值的分布实际上有助于根据原始状态的电阻值的高斯分布提供真正的不可预测性，由于最终产品中材料的典型低漂移而提供强稳定性，以及由于相变存储器单元的普通原始状态而提供无可观测性。
此外，由这一方面提供的标识掩码和差分读取有助于确保该技术的可行性，特别是确保从读取过程中排除具有两个相等或非常接近的随机电阻值的可能的单元对，从而不导致不确定的读取。
根据一个实施例，标识掩码被存储在非易失性存储器中，并且包括用于每对单元的相应的不可靠性标志或可靠性标志，并且与相应的单元对的地址链接。
举例来说，非易失性存储器可以包含标识掩码的标志数据和相应单元对的地址，或如下文实施例中所界定，可通过阵列的架构来提供标识掩码数据与相应单元对之间的链接。
根据一实施例，所述集成电路包括相变存储器阵列，所述相变存储器阵列包括处于第一区域中的原始状态的多个单元对，并且包括处于经配置以将所标识掩码的不可靠性标志和可靠性标志存储在第二区域中的写入状态的多个第二单元对。
因此，由于相变存储器阵列的制造将原始单元提供为PUF的熵源，并且将写入单元提供为用于存储标识掩码的非易失性存储器，所以可减少制造设备的成本和困难。另外，相变存储器阵列可有利地以PUF设备仅使用阵列的较小部分且因此实际上无生产成本的方式在用于非易失性存储器的通用目的的集成电路中生成。
根据一个实施例，每个第二单元对的第二区域中的位置类似于每个相应单元对的第一区域中的位置，类似位置与相应存储器地址形成所述链接。
此实施例对应于相对于阵列的架构实施标识掩码的有利方式，例如通过存取一对单元及其在标识掩码中的相应标志，同时仅选择一个相同位线。
根据实施例，为了标识可靠和不可靠的单元对，选择设备被配置为：
在所述差分感测设备的第一差分读取路径中生成裕量电流，并存储由所述差分感测设备感测的每对单元的第一符号；
在所述差分感测设备的第二差分读取路径中生成所述裕量电流，并存储由每对单元的所述差分感测设备感测到的第二符号；以及
比较每对单元的第一符号和第二符号，并将标识掩码中的不可靠性标志分配给具有不同的第一符号和第二符号的单元对，并将标识掩码中的可靠性标志分配给具有相同的第一符号和第二符号的单元对。
换句话说，可靠性标志被分配给其原始状态电阻值之差导致在差分读取路径中流动的电流之差大于裕量电流的单元对，而不可靠性标志被分配给其原始状态电阻值之差导致在差分读取路径中流动的电流之差小于裕量电流的单元对。
根据另一方面，提出了一种用于实现物理不可复制功能的方法，包括：
提供处于原始状态并且具有相应有效电阻值的多个相变存储器单元对；
在标识掩码内标识有效电阻值之间的绝对差小于裕量值的不可靠单元对和有效电阻值之间的绝对差大于裕量值的可靠单元对；以及
感测可靠单元对的有效电阻值之间的差的符号。
根据实施例，所述感测提供物理不可复制的随机位串，每个位基于可靠单元对中的相应单元的符号。
根据一实施例，在标识掩码内进行标识包含在非易失性存储器中存储每一对单元的相应不可靠性标志或可靠性标志，并将所述标志与所述相应单元对的地址链接。
根据一个实施例，该方法包括提供相变存储器阵列，该相变存储器阵列在第一区域中提供多个处于原始状态的相变存储器单元对，并且在第二区域中另外提供多个第二相变存储器单元对，该方法包括第二单元对的写入操作，以便存储标识掩码的不可靠性标志和可靠性标志。
根据实施例，提供相变存储器阵列包括将第二区域中的类似位置中的每个第二单元对提供到每一相应单元对的第一区域中的位置，所述类似位置与存储器地址形成所述链接。
根据一个实施例，标识可靠和不可靠单元对包括：
在适于执行所述感测的差分感测设备的第一差分读取路径中生成裕量电流，并存储由每对单元的差分感测设备感测的第一符号；
在所述差分感测设备的第二差分读取路径中生成所述裕量电流，并存储由每对单元的所述差分感测设备感测到的第二符号；以及
比较每对单元的第一符号和第二符号，并将标识掩码中的不可靠性标志分配给具有不同的第一符号和第二符号的单元对，并将标识掩码中的可靠性标志分配给具有相同的第一符号和第二符号的单元对。
根据一个实施例：
在集成电路的制造阶段期间执行以原始状态提供所述多个相变存储器单元对；
在集成电路的电晶片分选阶段期间，在标识掩码中标识不可靠对和可靠对；以及
在集成电路的使用阶段期间执行感测可靠相变存储器单元对的有效电阻值之间的差的符号。
在一个实施例中，不可复制功能电路装置包括处于原始状态的多个相变存储器单元对，以及耦合到处于原始状态的多个相变存储器单元对的感测电路装置。所述感测电路装置基于可靠性掩码标识处于原始状态的所述多个相变存储器单元对的子集。由感测电路装置感测处于原始状态的多个相变存储器单元对的所标识子集的有效电阻值的差异的符号。感测电路装置基于所标识的在原始状态下的多个相变存储器单元对的子集的有效电阻值中的差异的感测符号来生成位串。耦合到不可复制功能电路装置的处理电路装置在操作中使用所生成的位串来执行一个或多个操作。
在一个实施例中，感测电路装置包括差分感测放大器，该差分感测放大器在操作中生成不可复制功能电路装置的输出，该输出是物理不可复制的随机位串，每个位基于多个相变存储器单元对的标识子集中的相应一个的感测符号。
在一个实施例中，可靠性掩码被存储在非易失性存储器中，并且包括指示多个相变存储器单元对的每对单元的可靠性的相应标志。在一个实施例中，该器件包括相变存储器阵列，该相变存储器阵列包括：包括多个处于原始状态的相变存储器单元对的第一区域；以及第二区域，包括被配置为存储所述可靠性掩码的处于写入状态的多个第二相变存储器单元对。在一个实施例中，每个第二相变存储器单元对的第二区域中的位置类似于原始状态下的相应相变存储器单元对的第一区域中的位置，该类似位置形成原始状态下的多个相变存储器单元对和写入状态下的多个第二相变存储器单元对的相应存储器地址之间的链接。
在一个实施例中，感测电路装置在操作中生成可靠性掩码，对于处于原始状态的多个相变存储器单元对中的每对相变存储器单元，生成可靠性掩码包括：在处于原始状态的所述多个相变存储器单元对的所述相变存储器单元对的第一差分读取路径中生成第一裕量电流，并存储由所述差分感测放大器感测的第一符号；在处于原始状态的所述多个相变存储器单元对的所述相变存储器单元对的第二差分读取路径中生成第二裕量电流，并存储由所述差分感测放大器感测的第二符号；将第一符号与第二符号进行比较；以及基于所述第一符号与所述第二符号的比较，在所述可靠性掩码中分配可靠性标志。
在一个实施例中，一种用于实现物理不可复制功能的方法包括：基于可靠性掩码标识原始状态中的多个相变存储器单元对的子集；感测处于原始状态的所述多个相变存储器单元对的所标识的子集的有效电阻值的差异的符号；基于在所述原始状态下的所述多个相变存储器单元对的所述标识的子集有效电阻值的差异的所感测的符号来生成位串；以及使用所生成的位串来执行一个或多个处理操作。在一个实施例中，位串是物理不可复制的随机位串，每个位基于多个相变存储器单元对的标识子集中的相应一个的感测符号。在实施例中，该方法包括：将所述可靠性掩码存储在非易失性存储器中，所述可靠性掩码包括用于多个相变存储器单元对的每对单元的相应标志；以及将所述标志与所述多个相变存储器单元对的相应单元对的地址链接。在一个实施例中，处于原始状态的多个相变存储器单元对在相变存储器阵列的第一区域中，并且存储可靠性掩码包括使用一个或多个写入操作将可靠性掩码存储在相变存储器阵列的第二区域中的多对第二相变存储器单元中。在一个实施例中，存储可靠性掩码和链接标志包括将标志存储在第二区域中与处于原始状态的多个相变存储器单元对的相应单元对的第一区域中的位置类似的位置中。在一个实施例中，该方法包括生成可靠性掩码，该生成可靠性掩码包括，对于处于原始状态的多个相变存储器单元对中的每对相变存储器单元：在处于原始状态的所述多个相变存储器单元对的所述相变存储器单元对的第一差分读取路径中生成第一裕量电流，并存储基于所述第一裕量电流生成的第一符号；在处于原始状态的所述多个相变存储器单元对的所述相变存储器单元对的第二差分读取路径中生成第二裕量电流，并基于所述第二裕量电流存储第二符号；将第一符号与第二符号进行比较；以及在所述可靠性掩码中指派可靠性标志。在实施例中，该方法包括：制造包括处于原始状态的多个相变存储器单元对的集成电路；以及在电晶片分拣阶段期间生成所述可靠性掩码。
在一个实施例中，一种系统包括：处理电路装置，其在操作中执行应用；以及耦合到所述处理电路装置的不可复制功能电路装置，其中所述不可复制功能电路装置在操作中：基于可靠性掩码标识处于原始状态的多个相变存储器单元对的子集；感测处于原始状态的所述多个相变存储器单元对的所标识的子集的有效电阻值的差异的符号；以及基于所述多个相变存储器单元对的所标识的子集的有效电阻值的差异的所感测符号来生成位串，其中，在操作中，所生成的位串由所述应用使用。在一个实施例中，不可复制功能电路装置包括差分感测放大器，该差分感测放大器在操作中生成不可复制功能电路装置的输出，该输出是物理不可复制的随机位串，每个位基于处于原始状态的多个相变存储器单元对的标识子集中的相应一个的感测符号。在一个实施例中，该系统包括相变存储器阵列，该相变存储器阵列具有包括处于原始状态的多个相变存储器单元对的第一区域和包括处于写入状态的多对第二相变存储器单元的第二区域，其中在相变存储器阵列的第二区域的写入状态下将可靠性掩码存储在多对第二相变存储器单元中。在一个实施例中，每个第二对相变存储器单元的第二区域中的位置类似于原始状态下的相应一对相变存储器单元的第一区域中的位置，所述类似位置形成原始状态下的多个相变存储器单元对和写入状态下的多个第二单元对的相应存储器地址之间的链接。在一个实施例中，该系统包括集成电路，该集成电路包括处理电路装置，不可复制功能电路装置和相变存储器阵列。
在一个实施例中，一种非暂态计算机可读介质的内容配置处理电路装置以执行一种方法，该方法包括：基于可靠性掩码标识原始状态中的多个相变存储器单元对的子集；感测处于原始状态的所述多个相变存储器单元对的所标识的子集的有效电阻值的差异的符号；基于所述多个相变存储器单元对的所述标识的子集在所述原始状态下的所述感测的有效电阻值的差异符号来生成位串；以及使用所生成的位串来执行一个或多个处理操作。在一个实施例中，所述内容包括由处理电路装置执行的指令。
一些实施例可以采用计算机程序产品的形式或包括计算机程序产品。例如，根据一个实施例，提供了一种计算机可读介质，其包括适于执行上述方法或功能中的一个或多个的计算机程序。该介质可以是物理存储介质，例如只读存储器(ROM)芯片，或盘，例如数字多功能盘(DVD－ROM)，光盘(CD－ROM)，硬盘，存储器，网络，或将由适当的驱动器或经由适当的连接读取的便携式介质制品，包括编码在存储在一个或多个这样的计算机可读介质上并可由适当的读取器设备读取的一个或多个条形码或其他相关代码。
此外，在一些实施例中，这些方法和/或功能中的一些或全部可以以其他方式来实现或提供，例如至少部分地以固件和/或硬件来实现或提供，这些固件和/或硬件包括但不限于一个或多个专用集成电路(ASIC)，数字信号处理器，分立电路，逻辑门，标准集成电路，控制器(例如，通过执行适当的指令，并且包括微控制器和/或嵌入式控制器)，现场可编程门阵列(FPGA)，复杂可编程逻辑器件(CPLD)等，以及采用RFID技术的器件及其各种组合。
上述各种实施例可以组合以提供另外的实施例。如果需要，可以修改实施例的各方面以采用各种专利，申请和出版物的概念来提供另外的实施例。
根据上述详细描述，可以对实施例进行这些和其它改变。通常，在下面的权利要求中，所使用的术语不应该被解释为将权利要求限制到在说明书和权利要求中公开的特定实施例，而是应该被解释为包括所有可能的实施例以及这些权利要求被授权的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种设备，包括：
不可复制功能电路装置，包括：
处于原始状态的多个相变存储器单元对；以及
感测电路装置，耦合到处于所述原始状态的所述多个相变存储器单元对，其中所述感测电路装置在操作中：
基于可靠性掩码来标识处于所述原始状态的所述多个相变存储器单元对的子集；
感测所标识的处于所述原始状态的所述多个相变存储器单元对的子集的有效电阻值的差异的符号；以及
基于所标识的处于所述原始状态的所述多个相变存储器单元对的子集的所述有效电阻值中的差异的所感测的所述符号，来生成位串；以及
处理电路装置，耦合到所述不可复制功能电路装置，其中所述处理电路装置在操作中使用所生成的所述位串来执行一个或多个操作。
2.根据权利要求1所述的设备，其中所述感测电路装置包括差分感测放大器，所述差分感测放大器在操作中生成所述不可复制功能电路装置的输出，所述输出是物理不可复制的随机位串，每个位基于所述多个相变存储器单元对的所标识的子集中的相应一个子集的所感测的符号。
3.根据权利要求1所述的设备，其中所述可靠性掩码被存储在非易失性存储器中，并且包括指示所述多个相变存储器单元对中的每对单元的可靠性的相应标志。
4.根据权利要求3所述的设备，包括相变存储器阵列，所述相变存储器阵列包括：
第一区域，包括处于所述原始状态的所述多个相变存储器单元对；以及
第二区域，包括处于被配置为存储所述可靠性掩码的写入状态的多个第二相变存储器单元对。
5.根据权利要求4所述的设备，其中每个第二相变存储器单元对的第二区域中的位置类似于处于原始状态下的相应相变存储器单元对的第一区域中的位置，所述类似位置形成在处于原始状态下的所述多个相变存储器单元对与处于写入状态下的所述多个第二相变存储器单元对的相应存储器地址之间的链接。
6.根据权利要求2所述的设备，其中所述感测电路装置在操作中生成所述可靠性掩码，生成所述可靠性掩码包括，对于处于原始状态的所述多个相变存储器单元对中的每对相变存储器单元：
在处于原始状态的所述多个相变存储器单元对的所述相变存储器单元对的第一差分读取路径中生成第一裕量电流，并且存储由所述差分感测放大器感测的第一符号；
在处于原始状态的所述多个相变存储器单元对的所述相变存储器单元对的第二差分读取路径中生成第二裕量电流，并且存储由所述差分感测放大器感测的第二符号；
将所述第一符号与所述第二符号进行比较；以及
基于所述第一符号与所述第二符号的所述比较，在所述可靠性掩码中分配可靠性标志。
7.一种用于实现物理不可复制功能的方法，所述方法包括：
基于可靠性掩码，标识处于原始状态的多个相变存储器单元对的子集；
感测处于所述原始状态的所述多个相变存储器单元对的所标识的子集的有效电阻值的差异的符号；
基于对处于所述原始状态的所述多个相变存储器单元对的所标识的子集的所述有效电阻值的差异的所感测的符号，来生成位串；以及
使用所生成的所述位串来执行一个或多个处理操作。
8.根据权利要求7所述的方法，其中所述位串是物理不可复制的随机位串，每一位基于所述多个相变存储器单元对的所标识的子集中的相应子集的所感测的符号。
9.根据权利要求7所述的方法，包括：
将所述可靠性掩码存储在非易失性存储器中，所述可靠性掩码包括用于多个相变存储器单元对的每对单元的相应标志；以及
将所述标志与所述多个相变存储器单元对的相应单元对的地址链接。
10.根据权利要求9所述的方法，其中处于原始状态的所述多个相变存储器单元对在相变存储器阵列的第一区域中，并且存储所述可靠性掩码包括使用一个或多个写入操作将所述可靠性掩码存储在所述相变存储器阵列的第二区域中的多个第二相变存储器单元对中。
11.根据权利要求10所述的方法，其中存储所述可靠性掩码和链接所述标志包括将标志存储在处于原始状态的所述多个相变存储器单元对的相应单元对的所述第二区域中的与所述第一区域中的位置类似的位置中。
12.根据权利要求7所述的方法，包括生成所述可靠性掩码，生成所述可靠性掩码包括，对于处于原始状态的所述多个相变存储器单元对中的每对相变存储器单元：
在处于原始状态的所述多个相变存储器单元对的所述相变存储器单元对的第一差分读取路径中生成第一裕量电流，并且存储基于所述第一裕量电流生成的第一符号；
在处于原始状态的所述多个相变存储器单元对的所述相变存储器单元对的第二差分读取路径中生成第二裕量电流，并且基于所述第二裕量电流存储第二符号；
将所述第一符号与所述第二符号进行比较；以及
在所述可靠性掩码中分配可靠性标志。
13.根据权利要求7所述的方法，包括：
制造包括处于原始状态的所述多个相变存储器单元对的集成电路；以及
在电晶片分拣阶段期间生成所述可靠性掩码。
14.一种系统，包括：
处理电路装置，其在操作中执行应用；以及
不可复制功能电路装置，耦合到所述处理电路装置，其中所述不可复制功能电路装置在操作中：
基于可靠性掩码标识处于原始状态的多个相变存储器单元对的子集；
感测处于所述原始状态的所述多个相变存储器单元对的所标识的子集的有效电阻值的差异的符号；以及
基于所感测的处于所述原始状态的所述多个相变存储器单元对的所标识的子集的所述有效电阻值中的差异的符号，来生成位串，其中在操作中，所生成的所述位串由所述应用使用。
15.根据权利要求14所述的系统，其中所述不可复制功能电路装置包括差分感测放大器，所述差分感测放大器在操作中生成所述不可复制功能电路装置的输出，所述输出是物理不可复制的随机位串，每个位基于处于所述原始状态的所述多个相变存储器单元对的所标识的子集中的相应子集的所感测的符号。
16.根据权利要求14所述的系统，包括相变存储器阵列，所述相变存储器阵列具有第一区域和第二区域，所述第一区域包括处于原始状态的所述多个相变存储器单元对，所述第二区域包括处于写入状态的多个第二相变存储器单元对，其中所述可靠性掩码被存储在处于写入状态的所述相变存储器阵列的所述第二区域的所述多个第二对相变存储器单元对中。
17.根据权利要求16所述的系统，其中每个第二对相变存储器单元的第二区域中的位置类似于处于原始状态的相应相变存储器单元对的第一区域中的位置，所述类似位置形成在处于原始状态的所述多个相变存储器单元对与处于写入状态的所述多个第二单元对的相应存储器地址之间的链接。
18.根据权利要求16所述的系统，包括集成电路，所述集成电路包括所述处理电路装置，所述不可复制功能电路装置和所述相变存储器阵列。
19.一种非暂态计算机可读介质，具有配置处理电路装置以执行方法的内容，所述方法包括：
基于可靠性掩码标识处于原始状态的多个相变存储器单元对的子集；
感测处于所述原始状态的所述多个相变存储器单元对的所标识的子集的有效电阻值的差异的符号；
基于对处于所述原始状态的所述多个相变存储器单元对的所标识的子集的所述有效电阻值的差异的所感测的符号，来生成位串；以及
使用所生成的所述位串来执行一个或多个处理操作。
20.根据权利要求19所述的非暂态计算机可读介质，其中所述内容包括由所述处理电路装置执行的指令。
CN202310042747.2A 2022-01-27 2023-01-28 集成电路以及用于实现物理不可复制功能的相应方法 Pending CN116502287A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2200693 2022-01-27
FR2200693A FR3132161A1 (fr) 2022-01-27 2022-01-27 Circuit intégré comportant un dispositif de fonction physiquement non clonable et procédé correspondant pour mettre en œuvre une fonction physiquement non clonable
US18/158,232 2023-01-23
US18/158,232 US20230238060A1 (en) 2022-01-27 2023-01-23 Integrated circuit including a physically unclonable function device and corresponding method for implementing a physically unclonable function

Publications (1)

Publication Number Publication Date
CN116502287A true CN116502287A (zh) 2023-07-28

Family

ID=81749267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310042747.2A Pending CN116502287A (zh) 2022-01-27 2023-01-28 集成电路以及用于实现物理不可复制功能的相应方法

Country Status (3)

Country Link
US (1) US20230238060A1 (zh)
CN (1) CN116502287A (zh)
FR (1) FR3132161A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985791B2 (en) * 2015-08-13 2018-05-29 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Physically unclonable function generating systems and related methods
US10572190B2 (en) * 2017-05-17 2020-02-25 Winbond Electronics Corp. Physical unclonable function code providing apparatus and providing method thereof

Also Published As

Publication number Publication date
US20230238060A1 (en) 2023-07-27
FR3132161A1 (fr) 2023-07-28

Similar Documents

Publication Publication Date Title
EP3454320B1 (en) Random code generator and associated random code generating method
US9093128B2 (en) Electronic device with a plurality of memory cells and with physically unclonable function
TWI566184B (zh) 產生數位值的裝置與方法
US10699764B1 (en) MRAM memory with OTP cells
US11416416B2 (en) Random code generator with non-volatile memory
TWI696187B (zh) 隨機位元單元、隨機數值產生器及隨機位元單元的操作方法
JP6471130B2 (ja) 半導体装置およびセキュリティシステム
US9455015B2 (en) High temperature data retention in magnetoresistive random access memory
TW202013175A (zh) 隨機位元電路及隨機位元電路的操作方法
US20200118610A1 (en) Memory device and reference circuit thereof
US11049539B1 (en) Magnetoresistive random access memory (MRAM) with OTP cells
EP3136286B1 (en) Data processing system with secure key generation
Li et al. A fully configurable PUF using dynamic variations of resistive crossbar arrays
CN116170161B (zh) 基于铁电晶体管阵列的物理不可克隆函数电路及其应用
CN116502287A (zh) 集成电路以及用于实现物理不可复制功能的相应方法
Wang et al. A novel complementary architecture of one-time-programmable memory and its applications as physical unclonable function (PUF) and one-time password
Gao et al. R $^ 3$ PUF: A Highly Reliable Memristive Device based Reconfigurable PUF
US11195582B2 (en) Non-volatile memory device and method of writing to non-volatile memory device
KR20230044983A (ko) 1회 프로그램 가능한 안티 퓨즈 물리적 복제 방지 기능
US11404119B1 (en) Non-volatile memory device and challenge response method
JP2020102827A (ja) 不揮発性メモリ装置およびチャレンジ・レスポンス方法
US11962709B1 (en) Structures and methods for deriving stable physical unclonable functions from semiconductor devices
US11205015B2 (en) Magnetic tunnel junction (MTJ) for multi-key encryption
CN113362870A (zh) 具有otp单元的mram存储器
CN116663076A (zh) 实现物理不可克隆函数的电路及其操作方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination