CN116501290A - 五进制乘法器 - Google Patents

五进制乘法器 Download PDF

Info

Publication number
CN116501290A
CN116501290A CN202310537184.4A CN202310537184A CN116501290A CN 116501290 A CN116501290 A CN 116501290A CN 202310537184 A CN202310537184 A CN 202310537184A CN 116501290 A CN116501290 A CN 116501290A
Authority
CN
China
Prior art keywords
gate
input
binary number
data selector
binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310537184.4A
Other languages
English (en)
Inventor
王军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Kunnarui Information Technology Co ltd
Original Assignee
Qingdao Kunnarui Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Kunnarui Information Technology Co ltd filed Critical Qingdao Kunnarui Information Technology Co ltd
Priority to CN202310537184.4A priority Critical patent/CN116501290A/zh
Publication of CN116501290A publication Critical patent/CN116501290A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F40/00—Handling natural language data
    • G06F40/10—Text processing
    • G06F40/12—Use of codes for handling textual entities
    • G06F40/126—Character encoding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/49—Computations with a radix, other than binary, 8, 16 or decimal, e.g. ternary, negative or imaginary radices, mixed radix non-linear PCM
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)

Abstract

本申请公开了一种五进制乘法器，所述五进制乘法器用于将第一输入数和第二输入数进行五进制相乘，输出第一位乘积数和第二位乘积数；五进制数用权值为1的左位二进制数、权值为2的中位二进制数和权值为1的右位二进制数编码表示，乘法器包括：第一乘积电路和第二乘积电路；第一乘积电路用于将所述第一输入数和第二输入数进行逻辑运算处理，输出第一乘积数；第二乘积电路用于将所述第一输入数和第二输入数的中位二进制数、右位二进制数进行逻辑运算处理，输出第二乘积数。该乘法器采用了新的五进制数的二进制编码和乘法运算原理，提高了五进制乘法运算速度。

Description

五进制乘法器
技术领域
本申请涉及计算机和数据处理系统领域，尤其涉及一种五进制乘法器。
背景技术
十进制可由二进制和五进制组合而成，在以二进制为基础的计算机和数据处理系统中， 提高十进制乘法运算速度的主要途径之一是提高五进制乘法运算速度。因此，本领域技术人员亟需一种新的五进制数的二进制编码，依据新编码乘法运算原理设计五进制乘法器，提高五进制乘法运算速度。
发明内容
为了解决上述技术问题，本申请提供了一种五进制乘法器，为了 实现上述目的，本申请实施例提供的技术方案如下：
一种五进制乘法器，所述五进制乘法器用于将第一输入数和第二输入数进行五进制相乘，输出第一乘积数和第二乘积数；乘法器包括：第一乘积电路和第二乘积电路；第一乘积电路用于将所述第一输入数和第二输入数进行逻辑运算处理，输出第一乘积数；第二乘积电路用于将第一输入数的中位二进制数、右位二进制数和第二输入数的中位二进制数、右位二进制数进行逻辑运算处理，输出第二乘积数；
第一输入数和第二输入数为 1 位 121BCQ_f五进制数，第一乘积数为 1 位121BCQ_f五进制数，第二乘积数为 1 位121BCQ_l五进制数；
121BCQ_f 是用左位二进制数、中位二进制数、右位二进制数表示 1 位五进制数码的编码，其中，左位二进制数和右位二进制数权值均为 1，中位二进制数权值为 2，当1位五进制数码为 0、1、2、3、4 时，121BCQ_f 编码依次为 000、100、101、110、111；121BCQ_l是用左位二进制数、中位二进制数、右位二进制数表示 1 位五进制数码的编码，其中，左位二进制数和右位二进制数权值均为 1，中位二进制数权值为 2，当1 位五进制数码为 0、1、2、3、4 时，121BCQ_l 编码依次为 000、001、010、011、111。
在一些可能的实施例中，第一乘积电路的一种逻辑运算式为：
z'11=a11&b11，
z'2=a11&b11&(b2&(b12&~a2|~b12&~a12)|~b2&(b12&a12|~b12&a2))，
z'12=a11&b11&(a2&(a12&~b12|~a12&b2)|~a2&(a12&~b2|~a12&b12))，
其中，a11、a2、a12 依次为第一输入数的左位二进制数、中位二进制数、右位二进制数，b11、b2、b12 依次为第二输入数的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为第一乘积数的左位二进制数、中位二进制数、右位二进制数。
在一些可能的实施例中，第一乘积电路包括：第一与门、第二与门、第三与门、第一数据选择器、第二数据选择器、第三数据选择器、第四数据选择器、第五数据选择器、第六数据选择器、第一非门、第二非门、第三非门和第四非门；第一与门的两个输入端接入第一输入数的左位二进制数和第二输入数的左位二进制数；第二与门的两个输入端连接第一与门的输出端和第五数据选择器的输出端；第三与门的两个输入端连接第一与门的输出端和第六数据选择器的输出端；第一数据选择器的选择端、第二数据选择器的选择端连接在一起接入第二输入数的右位二进制数，第五数据选择器的选择端接入第二输入数的中位二进制数；第三数据选择器的选择端、第四数据选择器的选择端连接在一起接入第一输入数的右位二进制数，第六数据选择器的选择端接入第一输入数的中位二进制数；当第五数据选择器的选择端的信号为高电平、第一数据选择器的选择端的信号为高电平时，第五数据选择器的输出数为第一输入数的中位二进制数通过第一非门、第一数据选择器和第五数据选择器的输出数；当第五数据选择器的选择端的信号为高电平、第一数据选择器的选择端的信号为低电平时，第五数据选择器的输出数为第一输入数的右位二进制数通过第二非门、第一数据选择器和第五数据选择器的输出数；当第五数据选择器的选择端的信号为低电平、第二数据选择器的选择端的信号为高电平时，第五数据选择器的输出数为第一输入数的右位二进制数通过第二数据选择器和第五数据选择器的输出数；当第五数据选择器的选择端的信号为低电平、第二数据选择器的选择端的信号为低电平时，第五数据选择器的输出数为第一输入数的中位二进制数通过第二数据选择器和第五数据选择器的输出数；当第六数据选择器的选择端的信号为高电平、第四数据选择器的选择端的信号为高电平时，第六数据选择器的输出数为第二输入数的右位二进制数通过第四非门、第四数据选择器和第六数据选择器的输出数；当第六数据选择器的选择端的信号为高电平、第四数据选择器的选择端的信号为低电平时，第六数据选择器的输出数为第二输入数的中位二进制数通过第四数据选择器和第六数据选择器的输出数；当第六数据选择器的选择端的信号为低电平、第三数据选择器的选择端的信号为高电平时，第六数据选择器的输出数为第二输入数的中位二进制数通过第三非门、第三数据选择器和第六数据选择器的输出数；当第六数据选择器的选择端的信号为低电平、第三数据选择器的选择端的信号为低电平时，第六数据选择器的输出数为第二输入数的右位二进制数通过第三数据选择器和第六数据选择器的输出数；第一与门的输出数、第二与门的输出数、第三与门的输出数依次为第一乘积数的左位二进制数、中位二进制数、右位二进制数。
在一些可能的实施例中，第二乘积电路的逻辑运算式为：
z"2=a2&b2&(a12|b12)，z"12=a2&~b2&b12|~a2&a12&b2|a2&b2&~(a12^b12)，
其中，a11、a2、a12 依次为所述第一输入数的左位二进制数、中位二进制数、右位二进制数，b11、b2、b12 依次为所述第二输入数的左位二进制数、中位二进制数、右位二进制数，z"2、z"12 依次为所述第二乘积数的中位二进制数、右位二进制数。
在一些可能的实施例中，第一乘积电路包括：第一或门、第二或门、第三或门、第一与门、第二与门、第三与门、第四与门、第五与门、第六与门、第七与门和异或门；第一与门的两个输入端接入第一输入数的中位二进制数和第二输入数的中位二进制数，第一或门的两个输入端和异或门的两个输入端都接入第一输入数的右位二进制数和第二输入数的右位二进制数，第二与门的负逻辑输入端接入第二输入数的中位二进制数，第二与门的正逻辑输入端接入第二输入数的右位二进制数，第三与门的负逻辑输入端接入第一输入数的中位二进制数，第二与门的正逻辑输入端接入第一输入数的右位二进制数，第四与门的两个输入端连接第一与门的输出端和第一或门的输出端，第五与门的一个输入端连接第二与门的输出端，第五与门的另一个输入端接入第一输入数的中位二进制数，第六与门的一个输入端连接第三与门的输出端，第六与门的另一个输入端接入第二输入数的中位二进制数，第七与门的正逻辑输入端连接第一与门的输出端，第七与门的负逻辑输入端连接异或门的输出端，第二或门的两个输入端连接第五与门的输出端和第六与门的输出端；第三或门的两个输入端连接第二或门的输出端和第七与门的输出端；第四与门的输出数、第三或门的输出数依次为第二乘积数的中位二进制数、右位二进制数。
在一些可能的实施例中，第一乘积电路的另一种逻辑运算式为：
z'11=a11&b11；
z'2=a11&b11&((a2^b2)^((a2^a12)&(b2^b12)))；
z'12=a11&b11&((a2^b2)^((a2^a12)|(b2^b12)))；
其中，a11、a2、a12 依次为第一输入数的左位二进制数、中位二进制数、右位二进制数，b11、b2、b12 依次为第二输入数的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为第一乘积数的左位二进制数、中位二进制数、右位二进制数。
在一些可能的实施例中，第一乘积电路的电路包括：第一与门、第二与门、第三与门、第四与门、第一异或门、第二异或门、第三异或门、第四异或门、第五异或门和第一或门；第一与门的两个输入端接入第一输入数的左位二进制数和第二输入数的左位二进制数；第一异或门的两个输入端接入第一输入数的中位二进制数和第二输入数的中位二进制数；第二异或门的两个输入端接入第二输入数的中位二进制数和右位二进制数；第三异或门的两个输入端接入第一输入数的中位二进制数和右位二进制数；第二与门的两个输入端和第一或门的两个输入端都连接第二异或门的输出端和第三异或门的输出端；第四异或门的两个输入端连接第一异或门的输出端和第二与门的输出端；第五异或门的两个输入端连接第一异或门的输出端和第一或门的输出端；第三与门的两个输入端连接第一与门的输出端和第四异或门的输出端；第四与门的两个输入端连接第一与门的输出端和第五异或门的输出端；第一与门的输出数、第三与门的输出数、第四与门的输出数依次为第一乘积数的左位二进制数、中位二进制数、右位二进制数。
在一些可能的实施例中，当第二输入数的左位二进制数、中位二进制数、右位二进制数为1、0、1时，第一乘积电路和第二乘积电路的逻辑运算式为：
z'11=a11，z'2=a12，z'12=a11^a2，
z"2=0，z"12=a2，
其中，a11、a2、a12 依次为第一输入数的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为第一乘积数的左位二进制数、中位二进制数、右位二进制数，z"2、z"12 依次为第二乘积数的中位二进制数、右位二进制数。
在一些可能的实施例中，当第二输入数的左位二进制数、中位二进制数、右位二进制数为1、1、1；第一乘积电路和第二乘积电路的逻辑运算式为：
z'11=a11，z'2=a11^a2，z'12=a11^a12，
z"2=a2，z"12=a12，
其中，a11、a2、a12 依次为第一输入数的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为第一乘积数的左位二进制数、中位二进制数、右位二进制数，z"2、z"12 依次为第二乘积数的中位二进制数、右位二进制数。
说明：符号&表示与逻辑运算，符号|表示或逻辑运算，符号~表示非逻辑运算，符号^表示异或逻辑运算。
本申请公开了一种五进制乘法器，所述五进制乘法器用于将第一输入数和第二输入数进行五进制相乘，输出第一位乘积数和第二位乘积数；五进制数用权值为1的左位二进制数、权值为 2 的中位二进制数和权值为 1 的右位二进制数编码表示，乘法器包括：第一乘积电路和第二乘积电路；第一乘积电路用于将所述第一输入数和第二输入数进行逻辑运算处理，输出第一乘积数；第二乘积电路用于将所述第一输入数和第二输入数的中位二进制数、右位二进制数进行逻辑运算处理，输出第二乘积数。该乘法器采用了新的五进制数的二进制编码和乘法运算原理，提高了五进制乘法运算速度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种五进制乘法器的示意图；
图2为本申请实施例提供的一种第一乘积电路实施例一的示意图；
图3为本申请实施例提供的一种第二乘积电路实施例的示意图；
图4为本申请实施例提供的一种第一乘积电路实施例二的示意图；
图5为本申请实施例提供的第一乘积数的右位二进制数真值表；
图6为本申请实施例提供的第一乘积数的中位二进制数真值表；
图7为本申请实施例提供的第二乘积数的右位二进制数真值表；
图8为本申请实施例提供的第二乘积数的中位二进制数真值表。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方 式对本申请实施例作进一步详细的说明。
由于 10=2×5 或 5×2，常用的十进制可由二进制与五进制组合而成。在以二进制为基础的计算机或数字处理系统中，十进制编码与算术运算问题本质上是二进制编码五进制(Binary Coded Quinary，简称 BCQ)编码与算术运算问题，十进制乘法运算可利用五进制乘法运算来实现，为此本申请提出了一种五进制乘法器。
以下结合附图详细说明发明内容。
一、二进制编码五进制(BCQ)
五进制数可由两位权值为 1 和一位权值为 2 的二进制数表示，以下为提出的三种二 进制编码五进制(BCQ)编码形式。
第一种编码形式是 121BCQ，所述 121BCQ 编码是用左位二进制数 q11、中位二进制数 q2、右位二进制数 q12 表示 1 位五进制数码 Q 的编码，其中，左位二进制数 q11和右位二进制 数 q12 权值均为 1，中位二进制数 q2 权值为 2，当 1 位五进制数码 Q为 0、1、2、3、4 时，121BCQ 编码 q11q2q12 依次为 000、001/100、010/101、011/110、111；一位 121BCQ 五进制数 Q={q11,q2,q12}表示的值为左、中、右位 3 位二进制数 q11、q2、q12 的加权之和，即： Q={q11,q2,q12}=q11+2q2+q12。121BCQ 为冗余编码，Q 等于 1、2、3的编码分别有两种形式的 编码，不存在无效码，具有自补特性。例如，2 的编码为 101 或者 010。
第二种编码形式是 121BCQ_f，所述 121BCQ_f 编码是用左位二进制数 q11、中位二进 制数 q2、右位二进制数 q12 表示 1 位五进制数码 Q 的编码，其中，左位二进制数q11 和右位二 进制数 q12 权值均为 1，中位二进制数 q2 权值为 2，当 1 位五进制数码Q 为 0、1、2、3、4 时， 121BCQ_f 编码 q11q2q12 依次为 000、100、101、110、111。该编码取自 121BCQ 编码的一部 分，属于 121BCQ 编码，其特点一是左位二进制数 q11 优先编码(first coded)，即当五进制数 Q>0 时，左位二进制数 q11 优先编码为 1；其特点二是非冗余编码，有三个无效码 001、010、011。
第三种编码形式是 121BCQ_l，所述 121BCQ_l编码是用左位二进制数 q11、中位二进 制数 q2、右位二进制数 q12 表示 1 位五进制数码 Q 的编码，其中，左位二进制数q11 和右位二进制数 q12 权值均为 1，中位二进制数 q2 权值为 2，当 1 位五进制数码Q 为 0、1、2、3、4 时， 121BCQ_l编码 q11q2q12 依次为 000、001、010、011、111。该编码取自 121BCQ 编码的一部 分，属于 121BCQ 编码，其特点一是左位二进制数q_11最后编码(last coded)，即当五进制数Q=4时，左位二进制数q_11才编码为1；特点二是非冗余编码，有三个无效码100、101、110。
二、五进制乘法器
本申请提供了一种五进制乘法器实施例提供的技术方案如下：
一种五进制乘法器，如图1所示，所述五进制乘法器用于将第一输入数A={a11,a2,a12}和第二输入数B={b11,b2,b12}进行五进制相乘，输出第一乘积数Z'={z'11,z'2,z'12}和第二乘积数Z"={z"2,z"12}；乘法器包括：第一乘积电路11和第二乘积电路12；第一乘积电路11用于将所述第一输入数A和第二输入数B进行逻辑运算处理，输出第一乘积数Z'；第二乘积电路12用于将所述第一输入数A中位二进制数a2、右位二进制数a12和第二输入数B的中位二进制数b2、右位二进制数b12进行逻辑运算处理，输出第二乘积数Z"；
第一输入数A和第二输入数B为 1 位 121BCQ_f五进制数，第一乘积数Z'为 1 位121BCQ_f五进制数，第二乘积数Z"为 1 位121BCQ_l五进制数；
121BCQ_f 是用左位二进制数、中位二进制数、右位二进制数表示 1 位五进制数码的编码，其中，左位二进制数和右位二进制数权值均为 1，中位二进制数权值为 2，当1位五进制数码为 0、1、2、3、4 时，121BCQ_f 编码依次为 000、100、101、110、111；121BCQ_l是用左位二进制数、中位二进制数、右位二进制数表示 1 位五进制数码的编码，其中，左位二进制数和右位二进制数权值均为 1，中位二进制数权值为 2，当1 位五进制数码为 0、1、2、3、4 时，121BCQ_l 编码依次为 000、001、010、011、111。
根据二进制乘法运算规则和121BCQ_f五进制编码原理，第一输入数A和第二输入数B进行五进制相乘，得到第一乘积数Z'和第二乘积数Z"，第一乘积数Z'的右位二进制数z'12真值表如图5所示，第一乘积数Z'的中位二进制数z'2真值表如图6所示，第二乘积数Z"的右位二进制数z"12真值表如图7所示，第二乘积数Z"的中位二进制数z"2真值表如图8所示。由图5、图6、图7和图8提供的真值表可以得出图1中第一乘积电路11和第二乘积电路12的逻辑运算式和电路。
在一些可能的实施例中，图1中第一乘积电路11的一种逻辑运算式为：
z'11=a11&b11，
z'2=a11&b11&(b2&(b12&~a2|~b12&~a12)|~b2&(b12&a12|~b12&a2))，
z'12=a11&b11&(a2&(a12&~b12|~a12&b2)|~a2&(a12&~b2|~a12&b12))，
其中，a11、a2、a12 依次为第一输入数A的左位二进制数、中位二进制数、右位二进制数，b11、b2、b12 依次为第二输入数B的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为第一乘积数Z'的左位二进制数、中位二进制数、右位二进制数。
在一些可能的实施例中，图1中第一乘积电路11的一种具体电路如图2所示，包括：第一与门24、第二与门31、第三与门32、第一数据选择器25、第二数据选择器26、第三数据选择器27、第四数据选择器28、第五数据选择器29、第六数据选择器30、第一非门20、第二非门21、第三非门22和第四非门23；第一与门24的两个输入端接入第一输入数A的左位二进制数a11和第二输入数B的左位二进制数b11；第二与门31的两个输入端连接第一与门24的输出端和第五数据选择器29的输出端；第三与门32的两个输入端连接第一与门24的输出端和第六数据选择器30的输出端；第一数据选择器25的选择端、第二数据选择器26的选择端连接在一起接入第二输入数B的右位二进制数b12，第五数据选择器29的选择端接入第二输入数B的中位二进制数b2；第三数据选择器27的选择端、第四数据选择器28的选择端连接在一起接入第一输入数A的右位二进制数a12，第六数据选择器30的选择端接入第一输入数A的中位二进制数a2；当第五数据选择器29的选择端的信号为高电平、第一数据选择器25的选择端的信号为高电平时，第五数据选择器29的输出数为第一输入数A的中位二进制数a2通过第一非门20、第一数据选择器25和第五数据选择器29的输出数；当第五数据选择器29的选择端的信号为高电平、第一数据选择器25的选择端的信号为低电平时，第五数据选择器29的输出数为第一输入数A的右位二进制数a12通过第二非门21、第一数据选择器25和第五数据选择器29的输出数；当第五数据选择器29的选择端的信号为低电平、第二数据选择器26的选择端的信号为高电平时，第五数据选择器29的输出数为第一输入数A的右位二进制数a12通过第二数据选择器26和第五数据选择器29的输出数；当第五数据选择器29的选择端的信号为低电平、第二数据选择器26的选择端的信号为低电平时，第五数据选择器29的输出数为第一输入数A的中位二进制数a2通过第二数据选择器26和第五数据选择器29的输出数；当第六数据选择器30的选择控端的信号为高电平、第四数据选择器28的选择端的信号为高电平时，第六数据选择器30的输出数为第二输入数B的右位二进制数b12通过第四非门23、第四数据选择器28和第六数据选择器30的输出数；当第六数据选择器30的选择端的信号为高电平、第四数据选择器28的选择端的信号为低电平时，第六数据选择器30的输出数为第二输入数B的中位二进制数b2通过第四数据选择器28和第六数据选择器30的输出数；当第六数据选择器30的选择端的信号为低电平、第三数据选择器27的选择端的信号为高电平时，第六数据选择器30的输出数为第二输入数B的中位二进制数b2通过第三非门22、第三数据选择器27和第六数据选择器30的输出数；当第六数据选择器30的选择端的信号为低电平、第三数据选择器27的选择端的信号为低电平时，第六数据选择器30的输出数为第二输入数B的右位二进制数b12通过第三数据选择器27和第六数据选择器30的输出数；第一与门24的输出数、第二与门31的输出数、第三与门32的输出数依次为第一乘积数Z'的左位二进制数z'11、中位二进制数z'2、右位二进制数z'12。
在一些可能的实施例中，第二乘积电路12的逻辑运算式为：
z"2=a2&b2&(a12|b12)，z"12=a2&~b2&b12|~a2&a12&b2|a2&b2&~(a12^b12)，
其中，a11、a2、a12 依次为所述第一输入数A的左位二进制数、中位二进制数、右位二进制数，b11、b2、b12 依次为所述第二输入数B的左位二进制数、中位二进制数、右位二进制数，z"2、z"12 依次为所述第二乘积数Z"的中位二进制数、右位二进制数。
在一些可能的实施例中，图1中第一乘积电路12的具体电路如图3所示，包括：第一或门34、第二或门42、第三或门43、第一与门33、第二与门35、第三与门36、第四与门38、第五与门39、第六与门40、第七与门41和异或门37；第一与门33的两个输入端接入第一输入数A的中位二进制数a2和第二输入数B的中位二进制数b2，第一或门34的两个输入端和异或门37的两个输入端都接入第一输入数A的右位二进制数a12和第二输入数B的右位二进制数b12，第二与门35的负逻辑输入端接入第二输入数B的中位二进制数b2，第二与门35的正逻辑输入端接入第二输入数B的右位二进制数b12，第三与门36的负逻辑输入端接入第一输入数A的中位二进制数a2，第二与门36的正逻辑输入端接入第一输入数A的右位二进制数a12，第四与门38的两个输入端连接第一与门33的输出端和第一或门34的输出端，第五与门39的一个输入端连接第二与门35的输出端，第五与门39的另一个输入端接入第一输入数A的中位二进制数a2，第六与门40的一个输入端连接第三与门36的输出端，第六与门40的另一个输入端接入第二输入数B的中位二进制数b2，第七与门41的正逻辑输入端连接第一与门33的输出端，第七与门41的负逻辑输入端连接异或门37的输出端，第二或门42的两个输入端连接第五与门39的输出端和第六与门40的输出端；第三或门43的两个输入端连接第二或门42的输出端和第七与门41的输出端；第四与门38的输出数、第三或门43的输出数依次为第二乘积数Z"的中位二进制数z"2、右位二进制数z"12。
在一些可能的实施例中，第一乘积电路11的另一种逻辑运算式为：
z'11=a11&b11；
z'2=a11&b11&((a2^b2)^((a2^a12)&(b2^b12)))；
z'12=a11&b11&((a2^b2)^((a2^a12)|(b2^b12)))；
其中，a11、a2、a12 依次为第一输入数A的左位二进制数、中位二进制数、右位二进制数，b11、b2、b12 依次为第二输入数B的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为第一乘积数Z'的左位二进制数、中位二进制数、右位二进制数。
在一些可能的实施例中，图1中第一乘积电路11的另一种具体电路如图3所示，电路包括：第一与门44、第二与门48、第三与门52、第四与门53、第一异或门45、第二异或门46、第三异或门47、第四异或门50、第五异或门51和第一或门49；第一与门44的两个输入端接入第一输入数A的左位二进制数a11和第二输入数B的左位二进制数b11；第一异或门45的两个输入端接入第一输入数A的中位二进制数a2和第二输入数B的中位二进制数b2；第二异或门46的两个输入端接入第二输入数B的中位二进制数b2和右位二进制数b12；第三异或门47的两个输入端接入第一输入数A的中位二进制数a2和右位二进制数a12；第二与门48的两个输入端和第一或门49的两个输入端都连接第二异或门46的输出端和第三异或门47的输出端；第四异或门50的两个输入端连接第一异或门45的输出端和第二与门48的输出端；第五异或门51的两个输入端连接第一异或门45的输出端和第一或门49的输出端；第三与门52的两个输入端连接第一与门44的输出端和第四异或门50的输出端；第四与门53的两个输入端连接第一与门44的输出端和第五异或门51的输出端；第一与门44的输出数、第三与门52的输出数、第四与门53的输出数依次为第一乘积数Z'的左位二进制数z'11、中位二进制数z'2、右位二进制数z'12。
在一些可能的实施例中，当第二输入数B的左位二进制数b11、中位二进制数b2、右位二进制数b12为1、0、1时，第一乘积电路11和第二乘积电路12的逻辑运算式为：
z'11=a11，z'2=a12，z'12=a11^a2，
z"2=0，z"12=a2，
其中，a11、a2、a12 依次为第一输入数A的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为第一乘积数Z'的左位二进制数、中位二进制数、右位二进制数，z"2、z"12 依次为第二乘积数Z"的中位二进制数、右位二进制数。
在一些可能的实施例中，当第二输入数B的左位二进制数b11、中位二进制数b2、右位二进制数b12为1、1、1；第一乘积电路11和第二乘积电路12的逻辑运算式为：
z'11=a11，z'2=a11^a2，z'12=a11^a12，
z"2=a2，z"12=a12，
其中，a11、a2、a12 依次为第一输入数A的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为第一乘积数Z'的左位二进制数、中位二进制数、右位二进制数，z"2、z"12 依次为第二乘积数Z"的中位二进制数、右位二进制数。
以上各实施例电路表明，本申请五进制乘法器的第一乘积电路和第二乘积电路最大时间延迟为4级异或门时间延迟，与3位二进制乘法器电路最大时间延迟相同，本申请五进制乘法器具有良好的速度特性。
本申请公开了一种五进制乘法器，所述五进制乘法器用于将第一输入数和第二输入数进行五进制相乘，输出第一位乘积数和第二位乘积数；五进制数用权值为1的左位二进制数、权值为 2 的中位二进制数和权值为 1 的右位二进制数编码表示，乘法器包括：第一乘积电路和第二乘积电路；第一乘积电路用于将所述第一输入数和第二输入数进行逻辑运算处理，输出第一乘积数；第二乘积电路用于将所述第一输入数和第二输入数的中位二进制数、右位二进制数进行逻辑运算处理，输出第二乘积数。该乘法器采用了新的五进制数的二进制编码和乘法运算原理，提高了五进制乘法运算速度。

Claims (9)

1.一种五进制乘法器，所述五进制乘法器用于将第一输入数和第二输入数进行五进制相乘，输出第一乘积数和第二乘积数；所述乘法器包括：第一乘积电路和第二乘积电路；所述第一乘积电路用于将所述第一输入数和所述第二输入数进行逻辑运算处理，输出所述第一乘积数；所述第二乘积电路用于将所述第一输入数的中位二进制数、右位二进制数和所述第二输入数的中位二进制数、右位二进制数进行逻辑运算处理，输出所述第二乘积数；
所述第一输入数和所述第二输入数为 1 位 121BCQ_f五进制数，所述第一乘积数为 1位 121BCQ_f五进制数，所述第二乘积数为 1 位121BCQ_l五进制数；
所述121BCQ_f 是用左位二进制数、中位二进制数、右位二进制数表示 1 位五进制数码的编码，其中，所述左位二进制数和右位二进制数权值均为 1，所述中位二进制数权值为2，当所述1 位五进制数码为 0、1、2、3、4 时，所述121BCQ_f 编码依次为 000、100、101、110、111；所述121BCQ_l 是用左位二进制数、中位二进制数、右位二进制数表示 1 位五进制数码的编码，其中，所述左位二进制数和右位二进制数权值均为 1，所述中位二进制数权值为 2，当1 所述位五进制数码为 0、1、2、3、4 时，所述121BCQ_l 编码依次为 000、001、010、011、111。
2.根据权利要求1所述的乘法器，其特征在于，所述第一乘积电路的一种逻辑运算式为：
z'11=a11&b11，
z'2=a11&b11&(b2&(b12&~a2|~b12&~a12)|~b2&(b12&a12|~b12&a2))，
z'12=a11&b11&(a2&(a12&~b12|~a12&b2)|~a2&(a12&~b2|~a12&b12))，
其中，a11、a2、a12 依次为所述第一输入数的左位二进制数、中位二进制数、右位二进制数，b11、b2、b12 依次为所述第二输入数的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为所述第一乘积数的左位二进制数、中位二进制数、右位二进制数。
3.根据权利要求2所述的乘法器，其特征在于，所述第一乘积电路包括：第一与门、第二与门、第三与门、第一数据选择器、第二数据选择器、第三数据选择器、第四数据选择器、第五数据选择器、第六数据选择器、第一非门、第二非门、第三非门和第四非门；所述第一与门的两个输入端接入所述第一输入数的左位二进制数和所述第二输入数的左位二进制数；所述第二与门的两个输入端连接所述第一与门的输出端和所述第五数据选择器的输出端；所述第三与门的两个输入端连接所述第一与门的输出端和所述第六数据选择器的输出端；所述第一数据选择器的选择端、所述第二数据选择器的选择端连接在一起接入所述第二输入数的右位二进制数，所述第五数据选择器的选择端接入所述第二输入数的中位二进制数；所述第三数据选择器的选择端、所述第四数据选择器的选择端连接在一起接入所述第一输入数的右位二进制数，所述第六数据选择器的选择端接入所述第一输入数的中位二进制数；当所述第五数据选择器的选择端的信号为高电平、所述第一数据选择器的选择端的信号为高电平时，所述第五数据选择器的输出数为所述第一输入数的中位二进制数通过所述第一非门、所述第一数据选择器和所述第五数据选择器的输出数；当所述第五数据选择器的选择端的信号为高电平、所述第一数据选择器的选择端的信号为低电平时，所述第五数据选择器的输出数为所述第一输入数的右位二进制数通过所述第二非门、所述第一数据选择器和所述第五数据选择器的输出数；当第五数据选择器的选择端的信号为低电平、第二数据选择器的选择端的信号为高电平时，第五数据选择器的输出数为所述第一输入数的右位二进制数通过所述第二数据选择器和所述第五数据选择器的输出数；当所述第五数据选择器的选择端的信号为低电平、所述第二数据选择器的选择端的信号为低电平时，所述第五数据选择器的输出数为所述第一输入数的中位二进制数通过所述第二数据选择器和所述第五数据选择器的输出数；当所述第六数据选择器的选择端的信号为高电平、所述第四数据选择器的选择端的信号为高电平时，所述第六数据选择器的输出数为所述第二输入数的右位二进制数通过所述第四非门、所述第四数据选择器和所述第六数据选择器的输出数；当所述第六数据选择器的选择端的信号为高电平、所述第四数据选择器的选择端的信号为低电平时，所述第六数据选择器的输出数为所述第二输入数的中位二进制数通过所述第四数据选择器和所述第六数据选择器的输出数；当所述第六数据选择器的选择端的信号为低电平、所述第三数据选择器的选择端的信号为高电平时，所述第六数据选择器的输出数为所述第二输入数的中位二进制数通过所述第三非门、所述第三数据选择器和所述第六数据选择器的输出数；当所述第六数据选择器的选择端的信号为低电平、所述第三数据选择器的选择端的信号为低电平时，所述第六数据选择器的输出数为所述第二输入数的右位二进制数通过所述第三数据选择器和所述第六数据选择器的输出数；所述第一与门的输出数、所述第二与门的输出数、所述第三与门的输出数依次为所述第一乘积数的左位二进制数、中位二进制数、右位二进制数。
4.根据权利要求1所述的乘法器，其特征在于，所述第二乘积电路的逻辑运算式为：
z"2=a2&b2&(a12|b12)，z"12=a2&~b2&b12|~a2&a12&b2|a2&b2&~(a12^b12)，
其中，a11、a2、a12 依次为所述第一输入数的左位二进制数、中位二进制数、右位二进制数，b11、b2、b12 依次为所述第二输入数的左位二进制数、中位二进制数、右位二进制数，z"2、z"12 依次为所述第二乘积数的中位二进制数、右位二进制数。
5.根据权利要求4所述的乘法器，其特征在于，所述第一乘积电路包括：第一或门、第二或门、第三或门、第一与门、第二与门、第三与门、第四与门、第五与门、第六与门、第七与门和异或门；所述第一与门的两个输入端接入所述第一输入数的中位二进制数和所述第二输入数的中位二进制数，所述第一或门的两个输入端和所述异或门的两个输入端都接入所述第一输入数的右位二进制数和所述第二输入数的右位二进制数，所述第二与门的负逻辑输入端接入所述第二输入数的中位二进制数，所述第二与门的正逻辑输入端接入所述第二输入数的右位二进制数，所述第三与门的负逻辑输入端接入所述第一输入数的中位二进制数，所述第二与门的正逻辑输入端接入所述第一输入数的右位二进制数，所述第四与门的两个输入端连接所述第一与门的输出端和所述第一或门的输出端，所述第五与门的一个输入端连接所述第二与门的输出端，所述第五与门的另一个输入端接入所述第一输入数的中位二进制数，所述第六与门的一个输入端连接所述第三与门的输出端，所述第六与门的另一个输入端接入所述第二输入数的中位二进制数，所述第七与门的正逻辑输入端连接所述第一与门的输出端，所述第七与门的负逻辑输入端连接所述异或门的输出端，所述第二或门的两个输入端连接所述第五与门的输出端和所述第六与门的输出端；所述第三或门的两个输入端连接所述第二或门的输出端和所述第七与门的输出端；所述第四与门的输出数、所述第三或门的输出数依次为所述第二乘积数的中位二进制数、右位二进制数。
6.根据权利要求1所述的乘法器，其特征在于，所述第一乘积电路11的逻辑运算式为：
z'11=a11&b11；
z'2=a11&b11&((a2^b2)^((a2^a12)&(b2^b12)))；
z'12=a11&b11&((a2^b2)^((a2^a12)|(b2^b12)))；
其中，a11、a2、a12 依次为所述第一输入数的左位二进制数、中位二进制数、右位二进制数，b11、b2、b12 依次为所述第二输入数的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为所述第一乘积数的左位二进制数、中位二进制数、右位二进制数。
7.根据权利要求6所述的乘法器，其特征在于，所述第一乘积电路的电路包括：第一与门、第二与门、第三与门、第四与门、第一异或门、第二异或门、第三异或门、第四异或门、第五异或门和第一或门；所述第一与门的两个输入端接入所述第一输入数的左位二进制数和所述第二输入数的左位二进制数；所述第一异或门的两个输入端接入所述第一输入数的中位二进制数和所述第二输入数的中位二进制数；所述第二异或门的两个输入端接入所述第二输入数的中位二进制数和右位二进制数；所述第三异或门的两个输入端接入所述第一输入数的中位二进制数和右位二进制数；所述第二与门的两个输入端和所述第一或门的两个输入端都连接所述第二异或门的输出端和所述第三异或门的输出端；所述第四异或门的两个输入端连接所述第一异或门的输出端和所述第二与门的输出端；所述第五异或门的两个输入端连接所述第一异或门的输出端和所述第一或门的输出端；所述第三与门的两个输入端连接所述第一与门的输出端和所述第四异或门的输出端；所述第四与门的两个输入端连接所述第一与门的输出端和所述第五异或门的输出端；所述第一与门的输出数、所述第三与门的输出数、所述第四与门的输出数依次为所述第一乘积数的左位二进制数、中位二进制数、右位二进制数。
8.根据权利要求1所述的乘法器，其特征在于，当所述第二输入数的左位二进制数、中位二进制数、右位二进制数为1、0、1时，所述第一乘积电路和所述第二乘积电路的逻辑运算式为：
z'11=a11，z'2=a12，z'12=a11^a2，
z"2=0，z"12=a2，
其中，a11、a2、a12 依次为所述第一输入数的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为所述第一乘积数的左位二进制数、中位二进制数、右位二进制数，z"2、z"12 依次为所述第二乘积数的中位二进制数、右位二进制数。
9.根据权利要求1所述的乘法器，其特征在于，当所述第二输入数的左位二进制数、中位二进制数、右位二进制数为1、1、1；所述第一乘积电路和所述第二乘积电路的逻辑运算式为：
z'11=a11，z'2=a11^a2，z'12=a11^a12，
z"2=a2，z"12=a12，
其中，a11、a2、a12 依次为所述第一输入数的左位二进制数、中位二进制数、右位二进制数，z'11、z'2、z'12 依次为所述第一乘积数的左位二进制数、中位二进制数、右位二进制数，z"2、z"12 依次为所述第二乘积数的中位二进制数、右位二进制数。
CN202310537184.4A 2023-05-13 2023-05-13 五进制乘法器 Pending CN116501290A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310537184.4A CN116501290A (zh) 2023-05-13 2023-05-13 五进制乘法器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310537184.4A CN116501290A (zh) 2023-05-13 2023-05-13 五进制乘法器

Publications (1)

Publication Number Publication Date
CN116501290A true CN116501290A (zh) 2023-07-28

Family

ID=87330157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310537184.4A Pending CN116501290A (zh) 2023-05-13 2023-05-13 五进制乘法器

Country Status (1)

Country Link
CN (1) CN116501290A (zh)

Similar Documents

Publication Publication Date Title
CN111796870B (zh) 数据格式转换装置、处理器、电子设备及模型运行方法
WO2007002468A2 (en) Modeling for enumerative encoding
JP3588349B2 (ja) １０進数を２進数にエンコード／デコードする方法
CN109144473B (zh) 一种基于冗余odds数的十进制3:2压缩器结构
US4683548A (en) Binary MOS ripple-carry parallel adder/subtracter and adder/subtracter stage suitable therefor
KR920003540B1 (ko) 병렬형 가산회로
CN116501290A (zh) 五进制乘法器
CN115102553B (zh) 二进制码转温度计码的装置和电子设备
Yokoo Asymptotic optimal lossless compression via the CSE technique
KR20040044589A (ko) 다수결 논리를 이용한 ｒｍ 부호의 연판정 복호 방법 및그 장치
CN116382626A (zh) 十进制乘法器
Armand et al. Low power design of binary signed digit residue number system adder
CN108964670B (zh) 一种基本编解码单元以及编解码器
CN116382620A (zh) 融合十进制的算术逻辑部件和融合十进制的中央处理器
CN215773085U (zh) 格雷码计数器电路
CN214380874U (zh) 压缩器
CN112671411B (zh) 一种基于ieee 754和posit的浮点数据格式的双向转换电路
CN113489485A (zh) 格雷码计数器电路
CN117632854A (zh) 数据处理方法、装置以及设备
SU598072A1 (ru) Устройство дл сложени и вычитани чисел
US9369148B2 (en) Circuit arrangement, device and method for 5B/6B coding
KR0159655B1 (ko) 씨씨디를 이용한 디지탈 데이타 압축 및 복원장치
CN101091157B (zh) 用于处理数字数据的数字处理器和方法
JPH0974359A (ja) 誤り訂正復号回路
CN115658007A (zh) 一种高带宽可配流水级的并行乘法器运算方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination