CN116484787A - 一种基于贝叶斯优化的多Testbench模拟电路优化方法 - Google Patents

一种基于贝叶斯优化的多Testbench模拟电路优化方法 Download PDF

Info

Publication number
CN116484787A
CN116484787A CN202210039711.4A CN202210039711A CN116484787A CN 116484787 A CN116484787 A CN 116484787A CN 202210039711 A CN202210039711 A CN 202210039711A CN 116484787 A CN116484787 A CN 116484787A
Authority
CN
China
Prior art keywords
circuit
optimization
testbench
simulation
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210039711.4A
Other languages
English (en)
Inventor
曾璇
严昌浩
毕朝日
杨帆
周电
赵婧尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202210039711.4A priority Critical patent/CN116484787A/zh
Publication of CN116484787A publication Critical patent/CN116484787A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明属集成电路设计技术领域，具体涉及一种基于贝叶斯优化(Bayesian Optimization)的模拟电路优化方法，该方法采用高斯过程(Gaussian Process)建模，并利用带约束预测熵搜索(PESC)和可行域期望提升(FEI)作为采集函数。本发明提出对模拟电路的各个性能指标分别建立高斯过程模型；通过优化PESC/wPESC采集函数，产生下一轮迭代优化需要仿真的Testbench和相应仿真点；通过对可行域期望提升采集函数求解一个多模态优化问题，提升探索未知可行域的效率。与现有技术的模拟电路优化方法相比，本方法在保证电路优化质量的同时，能够显著减少优化过程中所需电路仿真的次数。

Description

一种基于贝叶斯优化的多Testbench模拟电路优化方法
技术领域
本发明属集成电路设计技术领域，涉及模拟电路参数设计自动优化，具体涉及一种基于贝叶斯优化(Bayesian Optimization)的模拟电路优化方法，该方法在保证电路优化质量的同时，能显著减少优化过程中所需电路仿真的次数。
背景技术
现有技术公开了随着集成电路制造工艺的特征尺寸不断降低，市场对高性能、低功耗、小尺寸的模拟电路需求日益增长。模拟电路设计中晶体管模型复杂度不断增长，高阶效应和工艺偏差对电路性能影响越来越严重，使得传统的模拟电路人工设计方法难以满足更快上市时间和更高性能指标的要求，因此，模拟电路参数自动化设计工具在工业界和学术界受到广泛关注。所述工具将极大提高模拟电路工程师的设计效率。
实践显示，在FinFET先进工艺下，模拟电路的器件模型越来越复杂，获取模拟电路性能指标所需的仿真时间变得越来越长。如高性能的锁相环电路(Phase Locked LoopCircuit，PLL)、模数转换电路(Analog-to-Digital Conversion Circuit，ADC)等的单次仿真时间可达几小时到数天。当涉及到蒙特卡洛分析或多PVT(process,voltage,temperature)仿真时，电路仿真耗时会更长。考虑到市场对模拟电路设计周期的高度敏感性，如何在模拟电路优化过程中得到更好的优化结果，同时尽可能减少电路仿真次数以缩短设计周期，是模拟电路自动优化的核心问题。
现有技术中，模拟电路设计者往往需要同时优化多个性能指标，但为了避免复杂的多目标优化问题，本研究团队前期研究中将某个电路性能作为优化目标，其余性能指标作为约束条件，将模拟电路优化问题抽象为一个带约束的单目标优化问题。传统的启发式方法如差分进化(Differential Evolution)[1]、模拟退火(Simulated Annealing)[2]等可进行模拟电路的全局优化，但此类方法收敛速度慢，导致仿真时间开销巨大。近年来，基于代理模型的方法被引入模拟电路自动化设计领域，如基于高斯过程(Gaussian Process)模型[3]的贝叶斯优化(Bayesian Optimization)[4]算法可以极大减少电路仿真次数，获得更好优化结果。
通常，模拟电路的性能需要在不同外围测试电路、激励源，甚至不同的仿真分析方法下获得。由外围测试电路、激励源和仿真类型组成的元组称为Testbench。为了保证一个模拟电路在不同的应用场景下都能良好地工作，通常该模拟电路需要在几个到几十个不同的Testbench下进行性能、可靠性、成品率等测试。如何优化设计被测模拟电路的参数，使其能在所有Testbench下均能正常工作，该优化问题称为多Testbench(multi-testbench)的模拟电路优化。图1所展示的运算放大器设计其中典型的多Testbench模拟电路优化问题。
现有技术中，通常对于一个具体的多Testbench的模拟电路，每个电路性能在应用中的重要性不同，反映在优化问题中指标约束的宽松程度不同。因此，在实际仿真中，不同的Testbench并不是同等重要。但当前的贝叶斯优化方法，在每次迭代优化中不加区别地对所有Testbench进行仿真，忽略了模拟电路优化中不同Testbench之间的重要性差异，导致电路仿真次数过多，效率低下。
基于现有技术的现状，本申请的发明人拟提供一种基于贝叶斯优化(BayesianOptimization)的模拟电路优化方法，该方法在保证电路优化质量的同时，能显著减少优化过程中所需电路仿真的次数。
与本发明相关的参考文献有：
[1]B.Liu,Y.Wang,Z.Yu,L.Liu,M.Li,Z.Wang,J.Lu,and F.V.Fern′andez,“Analog circuit optimization system based on hybrid evolutionary algorithms,”Integration,vol.42,no.2,pp.137–148,2009.
[2]O.Okobiah,S.Mohanty,and E.Kougianos,“Fast design optimizationthrough simple kriging metamodeling:A sense amplifier case study,”IEEETransactions on Very Large Scale Integration(VLSI)Systems,vol.22,no.4,pp.932–937,April 2014.
[3]C.E.Rasmussen and H.Nickisch,“Gaussian processes for machinelearning(gpml)toolbox,”The Journal of Machine Learning Research,vol.11,pp.3011–3015,2010.
[4]B.Shahriari,K.Swersky,Z.Wang,R.P.Adams,and N.De Freitas,“Takingthe human out of the loop:A review of bayesian optimization,”Proceedings ofthe IEEE,vol.104,no.1,pp.148–175,2015.
[5]W.Lyu,P.Xue,F.Yang,C.Yan,Z.Hong,X.Zeng et al.,“An efficientbayesian optimization approach for automated optimization of analogcircuits,”IEEE Transactions on Circuits and Systems I:Regular Papers,vol.65,no.6,pp.1954–1967,2017.
[6]J.M.Hern′andez-Lobato,M.A.Gelbart,R.P.Adams,M.W.Hoffman,andZ.Ghahramani,“A general framework for constrained Bayesian optimization usinginformation-based search,”The Journal of Machine Learning Research,vol.17,no.1,pp.5549–5601,2016.
[7]J.M.Hern′andez-Lobato,M.W.Hoffman,and Z.Ghahramani,“Predictiveentropy search for efficient global optimization of black-box functions,”inAdvances in neural information processing systems,2014,pp.918–926.
[8]J.E.Fieldsend,“Running up those hills:Multi-modal search with theniching migratory multi-swarm optimiser,”in 2014 IEEE Congress onEvolutionary Computation(CEC).IEEE,2014,pp.2593–2600.
[9]R.Vural and T.Yildirim,“Analog circuit sizing via swarmintelligence,”AEU-International journal of electronics and communications,vol.66,no.9,pp.732–740,2012.
[10]J.Huang,S.Zhang,C.Tao,F.Yang,C.Yan,D.Zhou,and X.Zeng,“Bayesianoptimization approach for analog circuit design using multitask gaussianprocess,”in 2021 IEEE International Symposium on Circuits and Systems(ISCAS),2021,pp.1–5.
[11]J.M.Hern′andez-Lobato,M.Gelbart,M.Hoffman,R.Adams,andZ.Ghahramani,“Predictive entropy search for bayesian optimization withunknown constraints,”in International conference on machine learning.PMLR,2015,pp.1699–1707.
[12]S.Bochner et al.,Lectures on Fourier integrals.PrincetonUniversity Press,1959,vol.42.
[13]J.E.Fieldsend,“Running up those hills:Multi-modal search with theniching migratory multi-swarm optimiser,”in 2014 IEEE Congress onEvolutionary Computation(CEC).IEEE,2014,pp.2593–2600.
[14]M.Ester,H.P.Kriegel,J.Sander,and X.Xu,“A density-based algorithmfor discovering clusters in large spatial databases with noise,”AAAI Press,1996.
[15]B.Liu,D.Zhao,P.Reynaert,and G.G.Gielen,“Gaspad:A general andefficient mm-wave integrated circuit synthesis method based on surrogatemodel assisted evolutionary algorithm,”IEEE Transactions on Computer-AidedDesign of Integrated Circuits and Systems,vol.33,no.2,pp.169–182,2014.
[16]W.Lyu,F.Yang,C.Yan,D.Zhou,and X.Zeng,“Batch Bayesian optimizationvia multi-objective acquisition ensemble for automated analog circuitdesign,”in International conference on machine learning.PMLR,2018,pp.3306–3314.
[17]Svanberg K.The method of moving asymptotes(MMA)with someextensions[M].
Proceedings of Optimization of large structural systems.Springer,1993:555–566.
[18]Powell M J D.The BOBYQA algorithmfor bound constrainedoptimization without derivatives[J].Cambridge NA Report NA2009/06,Universityof Cambridge,Cambridge,2009:26-46.。
发明内容
本发明的目的是基于现有技术的现状，提供一种基于贝叶斯优化(BayesianOptimization)的模拟电路优化方法，该方法在保证电路优化质量的同时，能显著减少优化过程中所需电路仿真的次数。
本发明的方法。其基本思路为：首先，根据电路性能和Testbench的从属关系对电路性能进行划分，将由同一Testbench得到的电路性能分为一组；其次，为每个电路性能分别构建独立的高斯过程模型；第三，在每次迭代优化中，构建带仿真时间权重的约束预测熵搜索(wPESC)采集函数，选择能使wPESC函数取最大值的Testbench和设计点进行电路仿真；第四，每隔n个迭代轮次，对最严格的约束构建可行域期望提升(Feasibility ExpectedImprovement,FEI)采集函数，应用多模态优化算法搜索FEI函数的局部峰值设计点，在所有局部峰值设计点对包含严格约束性能的Testbench进行电路仿真；最后，用仿真得到的结果更新数据集，进行下一次迭代优化，直到满足算法终止条件，如达到预设的最大允许电路仿真次数，或优化目标值已收敛。
本方法采用高斯过程(Gaussian Process)建模，并利用带约束预测熵搜索(Predictive Entropy Search with Constraints,PESC)和可行域期望提升(FeasibilityExpected Improvement,FEI)作为采集函数。本发明针对具有多Testbench模拟电路性能优化问题，提出对模拟电路的各个性能指标分别建立高斯过程模型；通过优化PESC/wPESC采集函数(acquisition function)，产生下一轮迭代优化需要仿真的Testbench和相应仿真点；采用可行域期望提升采集函数，并同时求解一个多模态优化(multi-modaloptimization)问题，进一步提升探索未知可行区域的效率。与当前最先进的模拟电路优化方法相比，该方法在保证电路优化质量的同时，显著减少优化过程中所需电路仿真的次数。
具体的，
本发明提出的基于贝叶斯优化的多Testbench模拟电路优化方法，采用带约束预测熵搜索(PESC)采集函数[6]，即信息增益(information gain)，作为Testbench重要性的判据。在每次迭代优化中，只仿真能带来最大信息增益的某个Testbench进行寻优，它能够自适应地为约束严格的Testbench分配更多仿真点，约束宽松的Testbench减少仿真点，从而达到减少整体仿真次数的目的。
此外，由于不同类型的仿真在耗时上有很大差异，如直流仿真通常要比瞬态仿真快很多，本发明在PESC采集函数基础上引入仿真时间权重，得到带仿真时间权重的约束预测熵搜索(Time-Weighted PESC，wPESC)采集函数，并通过最大化wPESC选择下一个待仿真的Testbench及仿真点。
本发明针对现有技术中具有多个可行域(满足所有约束的区域)的优化问题种，PESC/wPESC策略有时可能会陷入局部最优，提出了可行域期望提升(FeasibilityExpected Improvement,FEI)采集函数，并通过对FEI函数求解一个多模态优化(multi-modal optimization)问题，能有效地探索未知区域的可行域边界。
更具体的，
本发明提出的多Testbench的模拟电路优化算法的流程图如图2所示：
输入：
1.被测模拟电路和所有测试电路网表、工艺库文件，
2.模拟电路设计参数x，以及设计参数允许的变化范围，
3.电路优化目标f(x)，优化约束集合
4.仿真时间权重w，FEI迭代间隔轮次n，
5.初始随机采样点数Ninit，
6.算法终止条件，如最大允许的电路仿真次数，或优化目标值已收敛；
输出：
优化所得的电路设计参数以及对应的电路性能指标。
本发明的基于贝叶斯优化的多Testbench模拟电路优化方法具体步骤包括：
步骤1：根据电路性能和Testbench的从属关系对电路性能进行划分，将由同一仿真Testbench得到的电路性能分为一组；
步骤2：为每个电路性能分别构建独立的高斯过程模型；
步骤3：判断当前迭代次数是否为间隔轮次n的整数倍，如果是则跳转步骤5，否则跳转步骤4；
步骤4：为每个Testbench构建带仿真时间权重的约束预测熵搜索(wPESC)采集函数，选择最大化wPESC采集函数的Testbench及相应设计点进行仿真；
步骤5：对严格约束构建可行域期望提升(FEI)采集函数，应用多模态优化算法搜索FEI函数的局部峰值设计点，在所有局部峰值设计点对包含严格约束的Testbench进行电路仿真；
步骤6：若满足终止条件，则算法终止，否则将仿真结果加入训练集，转入步骤2。
本发明步骤1中，根据电路性能和Testbench的从属关系对电路性能进行划分，将由同一Testbench得到的电路性能分为一组。
设计参数x是设计空间D中d维向量，表示电阻值、电容值、晶体管的长宽等电路设计参数。不失一般性，典型的模拟电路参数优化问题可以抽象为带约束的单目标优化问题。电路性能包括优化目标性能和约束性能两类，其中待优化目标性能由函数f0(x)表示，ci(x)表示第i个约束指标，假设待优化问题共有Nc个约束，则带约束的单目标优化问题表示为：
对于多Testbench的模拟电路优化问题，首先根据Testbench的从属关系将电路性能分组。给定电路性能集合如果两个电路性能ci和cj可在相同的外围测试电路、相同激励源和相同的仿真类型，即同一个Testbench下仿真得到，则在两者之间可定义一个等价关系。依照上述等价关系，电路性能集合F被划分为集合F＝{Ft,t∈[1,|F|]}，其中|F|表示Testbench总数，集合Ft为第t个Testbench可得到的所有电路性能集合。经过将电路性能依照Testbench分组，本发明将原始优化问题(1)重新定义为带约束的多Testbench优化问题，即：
其中，是属于第t个Testbench的第j个电路性能，显然，问题(2)中的ct j(x)和问题(1)中的ci(x)存在一一对应关系。
本发明步骤2中，对每个电路性能分别构建独立的高斯过程(Gaussian Process，GP)模型：
步骤2.1：在设计参数空间中随机产生Ninit个初始样本，调用电路仿真工具，如SPICE，对所有Testbench进行仿真以获得样本点的所有性能指标，与设计参数一起组成初始训练集。
步骤2.2：为每个电路性能构建独立的高斯过程模型。高斯过程模型是一种非参数化概率模型，它在目标函数f(x)上定义了一个联合高斯分布：
(f(x1),…,f(xN))T～Ν(μ,K) (3)其中N为待建模的样本数，μ为均值向量，向量值由均值函数m(x)决定；K为协方差矩阵，其中矩阵元素由核函数k(xi,xj)决定。本发明中，采用常数均值函数m(x)＝0，核函数采用径向基核函数(radial basis function,RBF)，即：
其中对角矩阵Λ＝diag(l1,…,ld)中，li表示第i个维度上的特征长度(lengthscale)；这里σf和li均为GP模型的超参数，可以通过极大似然法求得。
步骤2.3：通过极大似然估计(Maximum Likelihood Estimation,MLE)求解高斯过程模型的超参数，超参数向量记作θ＝[σf,l1,…,ld]。针对电路性能y，给定包含N对样本的训练集Dy＝{(xi,yi)}i≤N，其中xi表示设计参数向量，yi表示对应设计参数xi下电路性能仿真结果。令X＝{x1,x2,…,xN}，y＝{y1,y2,…,yN}，则对数似然函数表示为：
其中，Kθ(i,j)＝k(xi,xj)。通过最大化对数似然函数，可获得高斯过程模型的超参数θ。
经过训练后得到高斯过程模型，对于一个新的设计点x，该GP模型能够预测该点的后验均值μ(x)和方差σ2(x)，即：
其中，k(x,X)＝[k(x,x1),k(x,x2),…,k(x,xN)]T，k(X,x)＝k(x,X)T。
本发明步骤3中，判断当前迭代次数是否为间隔轮次n的整数倍，如果是则跳转步骤5，否则跳转步骤4。
本发明步骤4中，为每个Testbench构建带仿真时间权重的约束预测熵搜索(wPESC)采集函数，选择最大化wPESC采集函数的Testbench及相应设计点进行仿真。
步骤4.1：为每个Testbench构建带约束的预测熵搜索(PESC)采集函数。假设x*为带约束的多Testbench优化问题的全局最优解，基于信息熵理论的带约束预测熵搜索(PESC)采集函数可用于度量x*的不确定性减少量，即信息增益为：
α(x)＝H[x*|D]-Ey{H[x*|D∪(x,y)]} (7)
其中训练数据集D＝{(xn,yn)}n≤N包括N对数据(x,y)，x表示d维设计参数，向量y表示电路性能f,c1,…,cNc对应的仿真值。
差分熵H定义为：
其中X是一个定义在χ内的随机变量，它的概率密度函数(probability densityfunction,pdf)为p(x)。在数据集新增一对数据(x,y)后，α(x)表示对于寻找全局最优点x*的信息增益。
由于全局最优点x*的概率分布形式是未知的，因此α(x)不能通过公式(7)准确计算。借助y和x*之间互信息(mutualinformation)的对称性，文献[7]提出α(x)可转换为：
α(x)＝H[y|D,x]-Ex*{H[y|D,x,x*]} (9)
经过转换，两项差分熵均与y的后验分布相关，而不是直接与x*相关。假设多Testbench优化问题中目标和约束之间相互独立，(9)中的两项差分熵可分别表示为加和形式[11]，即：
其中，预测方差可由公式(6)计算得到。
将(10)带入(9)，得到：
其中，公式(11)的第一项可直接计算得到，公式(11)的第二项需要通过数值方法近似计算，近似计算方法详如步骤4.2。由于仿真工具以Testbench为单位调用，因此本发明定义一个Testbench的信息增益为该Testbench所含电路性能的信息增益之和，即
其中，是第t个Testbench所包含的第j个电路性能的信息增益。实验结果表明，指标严格的约束通常具有较大的信息增益，而较宽松的约束具有较小的信息增益。因此，在每次迭代优化中，选择具有最大信息增益αt(x)，一般是在严格约束所在的Testbench进行仿真，以减少宽松约束所在的Testbench的仿真次数，以达到减少总仿真次数的目的。
图3显示了以PESC作为采集函数时贝叶斯迭代优化中的采样情况，优化问题的约束函数形式为其中橙色约束c1:c(x1,x2)＞6为较严格的约束，紫色约束c2:c(x1,x2)＞1为较宽松的约束。从图中可以看到，迭代优化过程中自动地将更多的采样点(橙色点)被分配给了更严格的约束c1，而宽松的约束c2分配的采样点(紫色点)较少，这验证了PESC采集函数能够自适应地减少在较宽松约束上的采样。
步骤4.2：利用数值方法近似计算PESC采集函数值。利用数值方法计算公式(11)中的第二项，首先利用蒙特卡罗方法(Monte-Carlo method)近似p(x*|D)分布上的期望，即：
首先从p(x*|D)上采样M个样本，为第j个采样点；由于p(x*|D)未知，为了采样对目标函数和约束函数应用文献[7]中的有限基近似(finite basis approximation)方法得到其解析近似函数，之后通过优化求解得到采样点/>
为了计算对每个电路性能的后验分布/>进行高斯近似[7]，则在独立性假设条件下：
其中，作为/>的高斯近似分布的方差，可通过期望传播(Expectation Propagation,EP)方法求解得到[12]。
步骤4.3：为每个Testbench构建wPESC采集函数，对wPESC采集函数进行优化得到当前最优设计点并在第t个Testbench上对/>点进行仿真。本发明在PESC采集函数基础上增加时间权重，在信息增益相似的情况下倾向于选择仿真时间更短的Testbench。
wPESC采集函数定义为：
其中，为第t个Testbench的候选设计点，它通过采用边界无导数优化算法(Bound Optimization BY Quadratic Approximation，BOBYQA)最大化采集函数αt(x)得到；ct为第t个Testbench的经验仿真时间，w为自定义权重系数，用于平衡信息增益和仿真时长。信息增益和仿真时间分别由(16)和(17)进行归一化。在下一轮迭代中，选择具有最大值的Testbench在设计点/>处进行仿真。
本发明步骤5中，为严格约束构建可行域期望提升(Feasibility ExpectedImprovement,FEI)采集函数，应用多模态优化算法求解FEI函数上的所有峰值设计点。
步骤5.1：根据前n次wPESC迭代优化的结果，选出严格约束cstrict以及包含该约束的Testbench tstrict。通常越严格的约束具有越大的信息增益，本发明定义严格约束cstrict为：
rank1(x)＝[xi＝＝max(x)],x＝[xi] (19)
其中，αk表示第k次迭代中所有约束的信息增益向量；指标函数rank1(x)将向量x中最大元素的位置标记为1，其余位置为0；cstrict为前n次迭代优化中信息增益排名第一次数最多的约束，并将包含该严格约束cstrict的Testbench标记为tstrict。
步骤5.2：为严格约束cstrict构建可行域期望提升采集函数。本发明为了弥补PESC/wPESC采集函数易陷入局部次优区域的不足，提出可行域期望提升采集函数：
其中，φ(·)是标准正态分布概率密度函数(Probability Density Function，PDF)；μ(x)和σ(x)分别为严格约束cstrict的高斯过程模型的后验均值和后验标准差。
通过最大化FEI采集函数，可以获得σ(x)值较大或者μ(x)接近0的采样点。具有较大σ(x)值的观测点所在区域尚未得到充分探索，在此类区域内采样有利于挖掘潜在可行域；而μ(x)接近0的点位于当前预测可行域的边界上，而约束的边界通常具有更大的信息量，因此边界附近的区域更值得被探索。
步骤5.3：采用多模态优化方法优化FEI采集函数得到所有局部峰值点，在每个局部峰值点的聚类中心仿真Testbench tstrict。为了提高探索潜在可行域的效率，本发明通过在一次迭代中寻找FEI采集函数的所有局部峰点，从而提供更多未知信息。寻找FEI函数上的所有局部峰点的问题称为多模态问题：
其中|·|表示集合的元素数量， 为局部最优点。
本发明采用文献[13]提出的NMMSO(Niching Migratory Multi-SwarmOptimizer)算法，寻找FEI函数的所有局部峰点。首先随机产生多组设计参数，对应多个种群，每个种群基于粒子群优化算法单独搜索局部最优值。然后在每次迭代过程中尝试与其它种群合并或分离，当种群中的元素被识别出处在某个新的峰或谷附近时，它将被移出父代种群，形成一个新的种群；当两个种群被识别为相关时，它们将被合并在一起。多次迭代后，NMMSO方法可以定位FEI函数的所有局部峰点。
所有局部峰点在取得较大FEI函数值的同时，应尽可能在设计空间中分散。因此为了避免在邻近可行域内重复探索，本发明使用DBSCAN聚类算法[14]对所有局部峰点区域进行聚类，产生的聚类中心作为候选设计点在包含严格约束的Testbenchtstrict上进行仿真。图4显示了应用NMMSO方法找到的FEI函数峰点(红色点和绿色点)，以及DBSCAN聚类后的峰点(红色点)，其中显示，FEI函数的所有全局峰点和局部峰点均被找到，且DBSCAN生成的聚类中心仍然是某个局部峰值。
本发明的优点在于：
1.首次针对多Testbench模拟电路的约束优化问题提出贝叶斯优化方法；
2.提出对每个Testbench构建带约束的预测熵搜索(PESC)采集函数，该采集函数可以衡量各Testbench为找到全局最优解所贡献的信息增益，并自适应地选择关键的Testbench进行仿真，避免了在具有较宽松约束的Testbench上浪费仿真点；
3.考虑到不同Testbench仿真时间的差异性，在PESC采集函数基础上，构建带仿真时间权重的约束预测熵搜索(wPESC)采集函数，在信息增益相近的情况下倾向于选择仿真时间短的Testbench仿真，进一步减少总体仿真时间；
4.提出了可行域期望提升(FEI)采集函数，并应用多模态优化算法搜索FEI函数的局部峰值点，对包含严格约束的Testbench进行电路仿真，提升对潜在可行域的探索能力；
5.实验数据表明，本发明的方法能有效地减少电路仿真的次数，相比当前最先进的模拟电路优化方法，本发明在获得更优设计性能的情况下可以提速2～4倍。
附图说明
图1为多Testbench模拟电路优化问题示意图。
图2为本发明的流程图。
图3为PESC作为采集函数时迭代优化的采样示意图。
图4为针对FEI采集函数求解多模态优化问题得到的局部峰点示意图。
图5为二阶运算放大器电路原理图。
图6为低功率放大器电路原理图。
具体实施方式
现在通过具体实例的实施过程，进一步描述本发明方法。
本申请中将本发明提出的多Testbench模拟电路贝叶斯优化方法与其他模拟电路优化算法进行比较。待比较的方法包括，文献[1]中提出的DE算法、文献[15]中提出的GASPAD算法、文献[5]中提出的WEIBO算法以及[10]最新提出的多任务建模贝叶斯优化(Multi-task Bayesian Optimization,MTBO)方法。
本申请中使用两个具体的多Testbench模拟电路实例对本发明方法进行测试，第一个电路为一个二阶运算放大器[16]，第二个电路为一个低功率放大器[5]。
电路实例1
本实例采用如图5所示的二阶运算放大器电路。该二阶运算放大器有十个设计变量，包括晶体管的长宽、电阻值和电容值。优化目标为：
其中，GAIN为放大器增益，PM为相位裕度，UGF为单位增益频率，PSRR为电源抑制比，CMRR为共模抑制比，Ro为输出电阻，SR为压摆率。对于该电路优化问题，GAIN和PM之间的平衡以及对UGF的高需求是两个主要挑战。根据Testbench将以上电路性能分为5组，tb1:{GAIN}，tb2:{PM,UGF,PSRR}，tb3:{CMRR}，tb4:{Ro}和tb5:{SR}。
对于本发明提出的方法，所有Testbench的最大仿真总次数设为500次；对WEIBO和MTBO，单个Testbench的最大仿真次数分别设为200和150次；由于DE和GASPAD的收敛效率相对较低，因此对于DE和GASPAD，单个Testbench的最大仿真次数分别设为2000和250次。
优化结果如表1所示，表1在各Testbench之后列出了它们各自的仿真时长比例，其中加权平均仿真次数表示优化过程中，以各Testbench的仿真时长比例为加权系数的平均仿真次数。实验数据表明，五种优化方法都找到了满足所有约束的设计参数且优化目标相近，本方法相比于WEIBO取得了2.71倍加速比，而最新方法MTBO的加速比为1.14倍。因此，本发明提出的优化方法相较于其他方法需要更少的平均仿真次数。此外，本发明方法为包含UGF约束的Testbenchtb2分配了最多的仿真点数，表明本发明提出的方法能够自动地识别那些较难满足的约束条件。
表1二阶运算放大器优化结果
电路实例2
本实例采用如图6所示的低功率放大器电路。该低功率放大器有11个设计变量，包括晶体管的长宽和偏置电流，优化目标为：
其中，IQ为静态电流，GAIN为直流增益，SRR和SRF分别为上升、下降压摆率。对于该电路优化问题，设计者需要很高的GAIN值是优化中的主要挑战。根据Testbench将以上电路性能分为3组，tb1:{IQ}，tb2:{GAIN}和tb3:{SRR,SRF}。
对于本发明提出的算法，所有Testbench的最大仿真总次数设为300次；对WEIBO和MTBO，单个Testbench的最大仿真次数分别设为200和150次；而对DE和GASPAD，单个Testbench的最大仿真次数分别设为3000和500次。
优化结果如表2所示，实验数据表明，五种优化方法都找到了满足所有约束的设计参数，除DE找到的优化目标较差外，其他方法均取得了相似的优化目标。相比于WEIBO，本发明提出的方法取得了3.89倍加速比，而MTBO仅获得了1.52倍的加速比。此外，本发明方法能够自适应地为Testbench tb3分配较少仿真点，因为本优化问题对SRR和SRF的约束指标较宽松，从而降低了总体优化仿真次数。
表2低功率放大器优化结果
/>
/>

Claims (7)

1.一种基于贝叶斯优化的多Testbench的模拟电路优化方法；其特征在于，其包括，首先，根据电路性能和Testbench的从属关系对电路性能进行划分，将由同一Testbench得到的电路性能分为一组；其次，为每个电路性能分别构建独立的高斯过程模型；第三，在每次迭代优化中，构建带仿真时间权重的约束预测熵搜索(wPESC)采集函数，选择能使wPESC函数取最大值的Testbench和设计点进行电路仿真；第四，每隔n个迭代轮次，对最严格的约束构建可行域期望提升(FEI)采集函数，应用多模态优化算法搜索FEI函数的局部峰值设计点，在所有局部峰值设计点对包含严格约束性能的Testbench进行电路仿真；最后，用仿真得到的结果更新数据集，进行下一次迭代优化，直到满足算法终止条件，如达到预设的最大允许电路仿真次数，或优化目标值已收敛；
其中：
输入：
1.被测模拟电路和所有测试电路网表、工艺库文件；
2.模拟电路设计参数x，以及设计参数允许的变化范围；
3.电路优化目标f(x)，优化约束集合
4.仿真时间权重w，FEI迭代间隔轮次n；
5.初始随机采样点数Ninit；
6.算法终止条件，如最大允许的电路仿真次数，或优化目标值已收敛；
输出：
优化所得的电路设计参数以及对应的电路性能指标。
2.按权利要求1所述的方法，其特征是，所述方法包括具体步骤：
步骤1：根据电路性能和Testbench的从属关系对电路性能进行划分，将由同一仿真Testbench得到的电路性能分为一组；
步骤2：为每个电路性能分别构建独立的高斯过程模型；
步骤3：判断当前迭代次数是否为间隔轮次n的整数倍，如果是则跳转步骤5，否则跳转步骤4；
步骤4：为每个Testbench构建带仿真时间权重的约束预测熵搜索(wPESC)采集函数，选择最大化wPESC采集函数的Testbench及相应设计点进行仿真；
步骤5：对严格约束构建可行域期望提升(FEI)采集函数，应用多模态优化算法搜索FEI函数的局部峰值设计点，在所有局部峰值设计点对包含严格约束的Testbench进行电路仿真；
步骤6：若满足终止条件，则算法终止，否则将仿真结果加入训练集，转入步骤2。
3.按权利要求2所述的方法，其特征是，所述步骤1中，根据电路性能和Testbench的从属关系对电路性能进行划分，将由同一Testbench得到的电路性能分为一组；
设计参数x是设计空间D中d维向量，表示电阻值、电容值、晶体管的长宽等电路设计参数；不失一般性，典型的模拟电路参数优化问题可以抽象为带约束的单目标优化问题；电路性能包括优化目标性能和约束性能两类，其中待优化目标性能由函数f0(x)表示，ci(x)表示第i个约束指标，假设待优化问题共有Nc个约束，则带约束的单目标优化问题表示为：
对于多Testbench的模拟电路优化问题，首先根据Testbench的从属关系将电路性能分组；给定电路性能集合如果两个电路性能ci和cj可在相同的外围测试电路、相同激励源和相同的仿真类型，即同一个Testbench下仿真得到，则在两者之间可定义一个等价关系；依照上述等价关系，电路性能集合F被划分为集合F＝{Ft,t∈[1,|F|]}，其中|F|表示Testbench总数，集合Ft为第t个Testbench可得到的所有电路性能集合；经过将电路性能依照Testbench分组，将原始优化问题(1)重新定义为带约束的多Testbench优化问题，即：
其中，是属于第t个Testbench的第j个电路性能，显然，问题(2)中的/>和问题(1)中的ci(x)存在一一对应关系。
4.按权利要求2所述的方法，其特征是，所述步骤2中，对每个电路性能分别构建独立的高斯过程模型：其包括，
步骤2.1：在设计参数空间中随机产生Ninit个初始样本，调用电路仿真工具，如SPICE，对所有Testbench进行仿真以获得样本点的所有性能指标，与设计参数一起组成初始训练集；
步骤2.2：为每个电路性能构建独立的高斯过程模型；高斯过程模型是一种非参数化概率模型，其在目标函数f(x)上定义一个联合高斯分布：
(f(x1),…,f(xN))T～Ν(μ,K) (3)
其中N为待建模的样本数，μ为均值向量，向量值由均值函数m(x)决定；K为协方差矩阵，其中矩阵元素由核函数k(xi,xj)决定；采用常数均值函数m(x)＝0，核函数采用径向基核函数(radial basis function,RBF)，即：
其中对角矩阵Λ＝diag(l1,…,ld)中，li表示第i个维度上的特征长度(lengthscale)；所述σf和li均为GP模型的超参数，可通过极大似然法求得；
步骤2.3：通过极大似然估计(Maximum Likelihood Estimation,MLE)求解高斯过程模型的超参数，超参数向量记作θ＝[σf,l1,…,ld]；针对电路性能y，给定包含N对样本的训练集Dy＝{(xi,yi)}i≤N，其中xi表示设计参数向量，yi表示对应设计参数xi下电路性能仿真结果；令X＝{x1,x2,…,xN}，y＝{y1,y2,…,yN}，则对数似然函数表示为：
其中，Kθ(i,j)＝k(xi,xj)；通过最大化对数似然函数，获得高斯过程模型的超参数θ；
训练后得到高斯过程模型，对于一个新的设计点x，该GP模型能预测该点的后验均值μ(x)和方差σ2(x)，即：
其中，k(x,X)＝[k(x,x1),k(x,x2),…,k(x,xN)]T，k(X,x)＝k(x,X)T。
5.按权利要求2所述的方法，其特征是，所述步骤4中，为每个Testbench构建带仿真时间权重的约束预测熵搜索(wPESC)采集函数，选择最大化wPESC采集函数的Testbench及相应设计点进行仿真；其包括，
步骤4.1：为每个Testbench构建带约束的预测熵搜索(PESC)采集函数；假设x*为带约束的多Testbench优化问题的全局最优解，基于信息熵理论的带约束预测熵搜索(PESC)采集函数可用于度量x*的不确定性减少量，即信息增益为：
α(x)＝H[x*|D]-Ey{H[x*|D∪(x,y)]} (7)
其中训练数据集D＝{(xn,yn)}n≤N包括N对数据(x,y)，x表示d维设计参数，向量y表示电路性能对应的仿真值；
差分熵H定义为：
其中X是一个定义在χ内的随机变量，其概率密度函数(probability densityfunction,pdf)为p(x)；在数据集新增一对数据(x,y)后，α(x)表示对于寻找全局最优点x*的信息增益；
所述α(x)不能通过公式(7)准确计算；借助y和x*之间互信息(mutual information)的对称性，α(x)可转换为：
经转换，两项差分熵均与y的后验分布相关，而不是直接与x*相关；假设多Testbench优化问题中目标和约束之间相互独立，(9)中的两项差分熵分别表示为加和形式，即：
其中，预测方差可由公式(6)计算得到；
将(10)带入(9)，得到：
其中，公式(11)的第一项可直接计算得到，公式(11)的第二项通过数值方法近似计算；由于仿真工具以Testbench为单位调用，因此定义一个Testbench的信息增益为该Testbench所含电路性能的信息增益之和，即
其中，是第t个Testbench所包含的第j个电路性能的信息增益；在每次迭代优化中，选择具有最大信息增益αt(x)，在严格约束所在的Testbench进行仿真，以减少宽松约束所在的Testbench的仿真次数，以达到减少总仿真次数的目的；
步骤4.2：利用数值方法近似计算PESC采集函数值；利用数值方法计算公式(11)中的第二项，首先利用蒙特卡罗方法近似p(x*|D)分布上的期望，即：
首先从p(x*|D)上采样M个样本，为第j个采样点；由于p(x*|D)未知，为了采样/>对目标函数和约束函数应用有限基近似方法得到其解析近似函数，之后通过优化求解得到采样点/>
为计算对每个电路性能的后验分布/>进行高斯近似，则在独立性假设条件下：
其中，作为/>的高斯近似分布的方差，通过期望传播方法求解得到；
步骤4.3：为每个Testbench构建wPESC采集函数，对wPESC采集函数进行优化得到当前最优设计点并在第t个Testbench上对/>点进行仿真；在PESC采集函数基础上增加时间权重，在信息增益相似的情况下倾向于选择仿真时间更短的Testbench；
wPESC采集函数定义为：
其中，为第t个Testbench的候选设计点，其通过采用边界无导数优化算法最大化采集函数αt(x)得到；ct为第t个Testbench的经验仿真时间，w为自定义权重系数，用于平衡信息增益和仿真时长；信息增益和仿真时间分别由(16)和(17)进行归一化；在下一轮迭代中，选择具有最大/>值的Testbench在设计点/>处进行仿真。
6.按权利要求2所述的方法，其特征是，所述步骤5中，应用多模态优化算法求解FEI函数上的所有峰值设计点，严格约束构建可行域期望提升(FEI)采集函数；其包括，
步骤5.1：根据前n次wPESC迭代优化的结果，选出严格约束cstrict以及包含该约束的Testbench tstrict；定义严格约束cstrict为：
rank1(x)＝[xi＝＝max(x)],x＝[xi] (19)
其中，αk表示第k次迭代中所有约束的信息增益向量；指标函数rank1(x)将向量x中最大元素的位置标记为1，其余位置为0；cstrict为前n次迭代优化中信息增益排名第一次数最多的约束，并将包含该严格约束cstrict的Testbench标记为tstrict；
步骤5.2：为严格约束cstrict构建可行域期望提升采集函数；为弥补PESC/wPESC采集函数易陷入局部次优区域的不足，采用可行域期望提升采集函数：
其中，φ(·)是标准正态分布概率密度函数；μ(x)和σ(x)分别为严格约束cstrict的高斯过程模型的后验均值和后验标准差；
通过最大化FEI采集函数，获得σ(x)值较大或者μ(x)接近0的采样点；μ(x)接近0的点位于预测可行域的边界上，约束的边界具有更大的信息量；
步骤5.3：采用多模态优化方法优化FEI采集函数得到所有局部峰值点，在每个局部峰值点的聚类中心仿真Testbench tstrict；通过在一次迭代中寻找FEI采集函数的所有局部峰点，提供更多未知信息；寻找FEI函数上的所有局部峰点的问题称为多模态问题：
其中|·|表示集合的元素数量， 为局部最优点。
7.按权利要求1所述的方法，其特征是，所述方法中采用NMMSO(Niching MigratoryMulti-Swarm Optimizer)算法，寻找FEI函数的所有局部峰点；首先随机产生多组设计参数，对应多个种群，每个种群基于粒子群优化算法单独搜索局部最优值；然后在每次迭代过程中尝试与其它种群合并或分离，当种群中的元素被识别出处在某个新的峰或谷附近时，它将被移出父代种群，形成一个新的种群；当两个种群被识别为相关时，它们将被合并在一起；多次迭代后，NMMSO方法可以定位FEI函数的所有局部峰点；
所述方法中，还包括，使用DBSCAN聚类算法对所有局部峰点区域进行聚类，产生的聚类中心作为候选设计点在包含严格约束的Testbench tstrict上进行仿真。
CN202210039711.4A 2022-01-13 2022-01-13 一种基于贝叶斯优化的多Testbench模拟电路优化方法 Pending CN116484787A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210039711.4A CN116484787A (zh) 2022-01-13 2022-01-13 一种基于贝叶斯优化的多Testbench模拟电路优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210039711.4A CN116484787A (zh) 2022-01-13 2022-01-13 一种基于贝叶斯优化的多Testbench模拟电路优化方法

Publications (1)

Publication Number Publication Date
CN116484787A true CN116484787A (zh) 2023-07-25

Family

ID=87210605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210039711.4A Pending CN116484787A (zh) 2022-01-13 2022-01-13 一种基于贝叶斯优化的多Testbench模拟电路优化方法

Country Status (1)

Country Link
CN (1) CN116484787A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117556775A (zh) * 2024-01-10 2024-02-13 电子科技大学 多目标芯片电路参数优化设计方法
CN117688887A (zh) * 2024-02-04 2024-03-12 电子科技大学(深圳)高等研究院 一种基于知识和数据双驱动人工智能的电路设计方法
CN117891238A (zh) * 2024-03-13 2024-04-16 青岛科技大学 一种阻拦着舰装备中定长冲跑阀故障诊断方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117556775A (zh) * 2024-01-10 2024-02-13 电子科技大学 多目标芯片电路参数优化设计方法
CN117556775B (zh) * 2024-01-10 2024-03-22 电子科技大学 多目标芯片电路参数优化设计方法
CN117688887A (zh) * 2024-02-04 2024-03-12 电子科技大学(深圳)高等研究院 一种基于知识和数据双驱动人工智能的电路设计方法
CN117688887B (zh) * 2024-02-04 2024-04-26 电子科技大学(深圳)高等研究院 一种基于知识和数据双驱动人工智能的电路设计方法
CN117891238A (zh) * 2024-03-13 2024-04-16 青岛科技大学 一种阻拦着舰装备中定长冲跑阀故障诊断方法
CN117891238B (zh) * 2024-03-13 2024-05-28 青岛科技大学 一种阻拦着舰装备中定长冲跑阀故障诊断方法

Similar Documents

Publication Publication Date Title
Lyu et al. Multi-objective bayesian optimization for analog/rf circuit synthesis
CN116484787A (zh) 一种基于贝叶斯优化的多Testbench模拟电路优化方法
Liu et al. Cope with diverse data structures in multi-fidelity modeling: a Gaussian process method
US6208982B1 (en) Method and apparatus for solving complex and computationally intensive inverse problems in real-time
US7516423B2 (en) Method and apparatus for designing electronic circuits using optimization
Yu et al. Statistical inference for pairwise graphical models using score matching
Sun et al. Correlated multi-objective multi-fidelity optimization for HLS directives design
CN109960834A (zh) 一种基于多目标贝叶斯优化的模拟电路多目标优化设计方法
Öcal et al. Parameter estimation for biochemical reaction networks using Wasserstein distances
CN110750948A (zh) 一种基于多目标获取函数集成并行贝叶斯优化的模拟电路优化算法
Harmon et al. Adjoint-based accelerated adaptive refinement in frequency domain 3-D finite element method scattering problems
US10803218B1 (en) Processor-implemented systems using neural networks for simulating high quantile behaviors in physical systems
Amrit et al. Design strategies for multi-objective optimization of aerodynamic surfaces
Xu et al. Adaptive surrogate models for uncertainty quantification with partially observed information
Li et al. A comparative study of pre-screening strategies within a surrogate-assisted multi-objective algorithm framework for computationally expensive problems
Shrestha et al. Graph representation learning for gate arrival time prediction
He et al. A batched Bayesian optimization approach for analog circuit synthesis via multi-fidelity modeling
Last et al. Predicting memory compiler performance outputs using feed-forward neural networks
Feng et al. A FOM/ROM hybrid approach for accelerating numerical simulations
Shrestha et al. Graph Representation Learning for Parasitic Impedance Prediction of the Interconnect
Kong et al. New machine learning techniques for simulation-based inference: InferoStatic nets, kernel score estimation, and kernel likelihood ratio estimation
Touloupas et al. Mixed-Variable Bayesian Optimization for Analog Circuit Sizing using Variational Autoencoders
Jiang et al. HotSpot thermal floorplan solver using conjugate gradient to speed up
US20120253775A1 (en) Multidimensional Monte-Carlo Simulation for Yield Prediction
Wang et al. Spline estimator for ultra-high dimensional partially linear varying coefficient models

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication