CN116457680A - 利用超导量子位的非绝热单通量量子（sfq）读出的量子计算系统 - Google Patents

利用超导量子位的非绝热单通量量子（sfq）读出的量子计算系统 Download PDF

Info

Publication number
CN116457680A
CN116457680A CN202180076946.4A CN202180076946A CN116457680A CN 116457680 A CN116457680 A CN 116457680A CN 202180076946 A CN202180076946 A CN 202180076946A CN 116457680 A CN116457680 A CN 116457680A
Authority
CN
China
Prior art keywords
qubit
quantum
circuit
circuits
squid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180076946.4A
Other languages
English (en)
Inventor
A·米亚诺
O·穆哈诺夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinke Quantum Co
Original Assignee
Xinke Quantum Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinke Quantum Co filed Critical Xinke Quantum Co
Publication of CN116457680A publication Critical patent/CN116457680A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/035—Measuring direction or magnitude of magnetic fields or magnetic flux using superconductive devices
    • G01R33/0354—SQUIDS

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

可以实施本专利文献中公开的技术，以在基于使用约瑟夫逊结的超导量子位的可扩展计算系统中将量子计算和经典数字计算进行组合，所使用的约瑟夫逊结表现出低耗散长相干时间，并且可以利用成熟的集成电路制造技术来制造。更具体地，所公开的技术可以通过使用两个射频(RF)超导量子干涉器件(SQUID)电路来实施，两个RF SQUID电路被平衡地耦合，以保持总体对称性，并且形成用于以提高的读出保真度和灵敏度读取和数字化超导量子位状态的量子读出电路。

Description

利用超导量子位的非绝热单通量量子(SFQ)读出的量子计算 系统
相关专利申请的优先权声明
本专利文献要求2020年9月15日提交的题为“QUANTUM COMPUTING SYSTEMS WITHDIABATIC SINGLE FLUX QUANTUM(SFQ)READOUT FOR SUPERCONDUCTING QUANTUM BITS”的美国临时专利申请第63/078587号的优先权和权益。
技术领域
本专利文献涉及包括使用量子力学器件或电路的量子状态执行信息处理或计算的量子计算模块的计算或信息处理系统。
背景技术
经典数字计算机，包括通用数字计算机和高性能数字超级计算机，基于布尔逻辑执行计算。近几十年来，基于布尔逻辑的计算技术已经使广泛的工业和技术发生了革命性巨变，但是在执行高度复杂或大量的计算时也表现出一定的局限性，诸如化学化合物或生物结构的结构和性质的分子建模、密码学、或者用于天气预报、气候变化等的复杂系统的建模。已经研究了各种新的计算技术来补充或替代基于布尔逻辑的数字计算。
量子力学系统可以用于构建用于复杂信息处理的新计算系统。适用于量子计算的量子系统具有表现出不同量子状态的子系统集合，其中子系统由于量子相干(包括长距离量子相干)而彼此关联或“纠缠”。在量子计算机的各种实施方式中，子系统集合中的每个子系统可以是表现出两个或更多个不同量子状态以用作量子比特(“量子位”)(quantum bit,或qubit)的量子系统，并且信息可以通过不同量子位的量子状态的叠加和相关来表示、存储、处理和传送。量子位的实施方式的一些示例包括：由IBM、Google、Intel和其他公司开发的基于超导约瑟夫逊结(Josephson junction)的超导量子位，由Honeywell和IonQ开发的基于激光束产生的电磁俘获场的离子阱器件，基于半导体的量子点，以及其他能够进行量子计算操作的器件。
发明内容
可以实施本专利文献中公开的技术，以在基于使用约瑟夫逊结的超导量子位的可扩展计算系统中将量子计算和经典数字计算进行组合，该约瑟夫逊结表现出低耗散长相干时间，并且可以利用成熟的集成电路制造技术来制造。更具体地，所公开的技术可以通过使用两个射频(RF)超导量子干涉器件(SQUID)电路来实施，两个RF SQUID电路被对称地耦合，以形成用于以提高的读取保真度和灵敏度读取超导量子位的量子读出电路(quantumreadout circuit)。
在一个方面，可以实施所公开的技术，以提供一种能够至少部分基于使用量子位的量子状态的量子计算进行信息处理的系统。该系统包括：量子计算模块，包括多个量子位电路(quantum bit circuit)，其中，每个量子位电路被构造为超导电路，以作为量子位表现出不同量子状态，并且经由量子纠缠与其他量子位电路进行量子力学交互，以导致量子位电路的不同量子状态的叠加或相关；以及多个量子位读出电路，被分别耦合到多个量子位电路并与之通信。每个量子位读出电路包括电感器和两个射频(RF)超导量子干涉器件(SQUID)电路，两个RF SQUID电路对称地耦合到电感器以形成可用来测量信号相位的相敏检测器。每个量子位读出电路被指示以分别与对应的量子位电路的激发态和基态相关联的谐振频率之间的信号频率生成读取信号，并且检测来自对应的量子位电路的读取信号的反射信号的相位，以基于检测到的相位指示对应的量子位电路的量子状态。
在另一方面，可以实施所公开的技术，以提供一种用于至少部分基于使用量子位的量子状态的量子计算执行信息处理的方法。该方法包括：操作包括多个超导量子位电路的量子计算模块，使得每个量子位电路作为量子位表现出不同量子状态，并且与其他量子位电路进行量子力学交互，以导致量子位电路的不同量子状态的叠加或相关；以及操作多个量子位读出电路以分别与多个量子位电路交互，以读出关于量子位电路的信息。在该方法中，每个量子位读出电路包括电感器和两个射频(RF)超导量子干涉器件(SQUID)电路，两个RF SQUID电路耦合到电感器以形成可用来测量信号相位的相敏检测器，并且每个量子位读出电路被指示以分别与对应的量子位电路的激发态和基态相关联的谐振频率之间的信号频率生成读取信号，并且检测来自对应的量子位电路的读取信号的反射信号的相位，以基于检测到的相位指示对应的量子位电路的量子状态。
在又一方面，可以实施所公开的技术，以提供一种能够至少部分基于使用量子位的量子状态的量子计算进行信息处理的系统。该系统包括：低温恒温器系统，被构造成包括可用来提供低低温温度和较高低温温度的不同低温级；以及量子计算模块，被低温恒温器系统封闭在低低温温度下。量子计算模块包括被构造为支持多个量子位电路的第一集成芯片，其中，每个量子位电路被构造为处于低低温温度下的超导电路，以作为量子力学系统表现出不同量子状态，并且经由量子纠缠与其他量子位电路进行量子力学交互，以导致量子位电路的不同量子状态的叠加或相关。该系统包括量子位管理电路模块，量子位管理电路模块被低温恒温器系统封闭，位于与量子计算模块邻近，并且被耦合以维持在低温温度，量子位控制电路由第二集成芯片支持并被构造成将控制信号分别引导至量子位电路以控制量子位电路，并且量子位读出电路由第二集成芯片支持并被构造成分别输出来自量子位电路的读出信号。读出信号分别表示量子位电路的量子状态，并且量子位控制电路和量子位读出电路被构造成包括处于低低温温度下并且可用来以非量子经典方式基于数字处理利用控制信号和读出信号进行操作的超导电路。第二集成芯片接合到第一集成芯片以形成多芯片模块，以在其间传输控制信号和读出信号，其中，每个量子位读出电路包括：(1)电感器，(2)两个射频(RF)超导量子干涉器件(SQUID)电路，两个RF SQUID被耦合到电感器，以形成可用来测量信号相位的相敏检测器，以及(3)偏置电路，被耦合到两个RF SQUID电路，以偏置两个RF SQUID电路中的任一个或两个，以减小两个RF SQUID电路中的电流差。该系统还包括：多个电路模块，被低温恒温器系统封闭在较高低温温度下，并且被构造成结合控制信号和读出信号与量子位管理电路模块进行通信；多个导电凸块，被形成为连接第一集成芯片和第二集成芯片，其至少一部分形成量子位管理电路模块与量子计算模块之间的导电路径，用于传输控制信号和读出信号的一部分，而不使用量子位管理电路模块与量子计算模块之间的其他布线；以及多个电导线，被耦合在量子位管理电路模块与被置于低温恒温器系统的较高温度级的多个电路模块中的至少一个之间，以在其间提供通信并传输信号。
上述和其他方面及其实施方式在附图、说明书和权利要求书中有更详细的描述。
附图说明
图1示出了量子计算系统的示例的一部分。
图2示出了作为图1中的量子位读出电路的对称射频(RF)超导量子干涉器件(SQUID)的示例。
图3、图4、图5A、图5B、图5C、图6A、图6B、图6C、图7A、图7B、图7C、图7D和图7E示出了实施图2中的设计的示例及其特征或性质。
图8A、图8B和图8C示出了基于所公开的技术的量子计算系统的示例。
具体实施方式
本文公开的用于计算或信息处理系统的技术使用基于超导体的量子计算模块(例如，超导约瑟夫逊结)来构建量子计算模块或器件以及经典数字计算模块或器件，以用于基于量子计算的各种应用。这种量子系统可以包括基于超导约瑟夫逊结的量子位集合，以基于量子位的量子状态的叠加和相关/纠缠来执行复杂的计算。量子位器件可以由量子位控制电路控制，并且量子位读出电路可以用于在量子位控制电路的控制下测量量子位器件的量子状态并基于测量提供量子位的读出。
图1示出了量子计算系统的示例的一部分，该量子计算系统操作作为用于执行量子计算的量子计算模块102的一部分的超导量子位电路或器件。提供量子位管理电路模块104，量子位管理电路模块104与量子计算模块102通信。量子位管理模块104包括用于向量子计算模块102的各个量子位电路提供控制信号的量子位控制电路，以及用于读出各个量子位电路的量子位读出电路，量子位控制电路和量子位读出电路是通过使用非量子力学处理电路(诸如数字电路或模拟电路或数字电路和模拟电路的组合)而实施的。更具体地，图1举例说明了针对一个量子位电路的一对量子位控制电路和量子位读出电路，并且量子位管理电路模块104和量子计算模块102包括多对量子位控制电路和量子位读出电路以形成多个量子位电路。
在图1中，量子位管理模块104的量子位控制电路可以按照不同的配置构造。例如，一种众所周知的用于控制量子位的技术是引导低能模拟微波信号以导致量子位器件的量子状态之间的各个跃迁的选择性激发。在各种实施方式中，用于生成这种模拟微波信号并将其引导至量子位的硬件可能需要复杂的电路和复杂的布线来生成模拟微波信号并通过低温设备进行传输。此外，模拟微波信号易受干扰和噪声的影响，因此在量子位控制电路中需要附加的信号调节和滤波。基于模拟微波信号的量子位控制的这些和其他方面对具有大量量子位的复杂量子计算系统提出了挑战。作为控制量子位的另一示例，基于超导约瑟夫逊结的单通量量子(single flux quantum，SFQ)逻辑电路可以用于生成谐振数字电压SFQ脉冲或脉冲序列，以相干地控制量子位。例如，授权给威斯康星校友研究基金会的题为“System and method for controlling superconducting quantum circuits usingsingle flux quantum logic circuits”的美国专利第9425804B2号公开了通过使用SFQ控制电路生成电压脉冲的电压脉冲序列来控制超导量子电路，这些电压脉冲在时间上被定时到共振时段的脉冲到脉冲间隔所分隔开，使得SFQ脉冲与量子位的频率共振。SFQ脉冲的脉冲宽度被设置为远小于量子位的振荡或共振周期，每个量子位对单个SFQ脉冲的具体形状不敏感，并且量子位响应是SFQ脉冲的时间积分的函数。基于SFQ技术和其他技术的其他电路设计也可以用于构建量子位管理模块104的量子位控制电路。
图1中的量子位读出电路可以基于不同的设计来实施，以在不破坏量子状态的情况下实现对量子位的量子状态的准确测量，即，量子位的量子非破坏性(quantumnondemolition，QND)测量。例如，量子位读出电路可以基于约瑟夫逊光电倍增器(Josephson photomultiplier，JPM)而建立，以引导量子位的读出音调或信号与量子位的|1>状态共振。然后，读出脉冲从量子位散射，将其状态编码成读出脉冲的振幅以产生修整脉冲。该修整脉冲与JPM交互，该JPM只有当量子位处于|1>时才会经历相位滑移(phaseslip)，即，输入脉冲将足够强。这种JPM读出实施方式的一个示例在授权给萨尔大学(德国)、雪城大学和威斯康星校友研究基金会的题为“System and method for circuitquantum electrodynamics measurement”的美国专利第9692423号中进行了描述。
再例如，一种用于实施基于本文献中公开的技术的量子计算系统的合适的量子位读出电路可以包括具有一个超导回路以及在该超导回路中的单个约瑟夫逊结的对称射频(radio frequency，RF)超导量子干涉器件(superconducting quantum interferencedevice，SQUID)。约瑟夫逊结包括夹在两个超导体之间的薄的非超导层(例如，绝缘屏障)，使得电子可以隧穿该屏障。所公开的对称RF SQUID读出电路可以直接耦合到量子位以进行读出(例如，量子位的传输线)，或者耦合到共振腔，该共振腔耦合到量子位以进行读出，使得量子位电路的量子状态信息被传送到共振腔占用空间或被直接读出。单通量量子(SFQ)电路可以耦合到对称RF SQUID读出电路，并且被配置为对RF读出电路进行定时并接收读出信号。
图2示出了对称RF SQUID读出电路的示例，其中两个RF SQUID被耦合以共享公共电感器L。两个RF SQUID应当基本相同，但是实际制造往往使它们并不相同。每个RF SQUID包括在闭合超导回路或环中的一个超导约瑟夫逊结，并且该回路或环的磁通量可以以高准确度测量。该读出电路基于与从被测量的量子位反射的脉冲相位的交互来进行操作，并且可以取决于对称RF SQUID读出电路的两个闭合超导回路处的外部通量Φ0而具有不同的电势形状。
图3示出了图2的对称RF SQUID读出电路在读出操作中的频谱图。为了使散射的信号对相位敏感，将读出信号频率调谐到激发态|1>的谐振频率ωe与基态|0>的谐振频率ωg之间的频率，并且在一些实施方式中，该读出信号频率可以处于两个谐振频率ωe和ωg之间的中点。
如果均匀地偏置通量，该对称RF SQUID读出电路可以使用快速SFQ脉冲操作，以非绝热地改变电势形状，而不会由于器件的对称性而直接生成反作用脉冲。“非绝热(diabatic)”一词来源于这样一个事实，即对称RF SQUID是利用脉冲持续时间比典型的微波读出脉冲的脉冲持续时间短得多的SFQ脉冲来驱动的。在各种实施方式中，这种读出脉冲通常在1-10GHz(1000至100ps的周期)之间，而SFQ脉冲可以容易地以小于10ps的脉冲持续时间产生，并且比单个读出脉冲的周期短大约1至2个数量级。
在所公开的技术的一些实施方式中，对称RF SQUID的频谱可以被设计成具有比量子位频率高得多的频率。以这种方式，RF SQUID的相位的整个演变将生成反作用光子(间接反作用，与直接反作用相反)，反作用光子将不能到达其频率在量子位和谐振器的吸收频谱之外的量子位。这些光子最终将在对称RF SQUID中的约瑟夫逊结的分流电阻上耗散(图2)。
在操作中，利用SFQ脉冲来偏置图2中的对称RF SQUID，以便“数字地”控制电势的形状。参照图4中作为相位的函数的电势，当在时间t0处提供电势的翻转时，取决于关于相位的初始条件的符号，相位粒子将落在电势峰值的左侧或右侧，因此，流入电感L的电流可以在任一方向上。电流的这种方向依赖性被用作图2中的对称RF SQUID的读出机制：通过将相位敏感的读出脉冲发送到对称RF SQUID中，取决于读出音调的相位，存在相位/>的两种不同的初始条件。相应地，两个对称RF SQUID电路与电感器之间的耦合形成了相敏检测器，该相敏检测器可用来测量携带关于量子位的量子状态的信息的、来自量子位的反射信号的相位。
通过使用PSCAN2超导体电路模拟器来执行对图2中的对称RF SQUID读出电路的操作的模拟，并且模拟结果如图5A、图5B和图5C所示。图5A示出了以频率ω＝(ωg+ωe)/2向量子位发送读出脉冲，使得反射脉冲的相位将取决于量子位的量子状态。然后，来自量子位(或耦合到量子位的共振腔)的反射脉冲在对称RF SQUID读出电路中注入电流，对称RFSQUID读出电路的相位将取决于量子位状态而开始振荡，如图5B所示。注意，如果器件的等离子体频率远大于ω，则振荡将与输入电流同相(电感行为)，如图5C所示。
由SFQ控制器生成的信号向对称RF SQUID读出电路提供Φ0/2通量偏置，从而非绝热地(且没有反作用地)改变电势的形状。在这一点上，相对于状态，相位粒子将具有正的或负的偏移，因此落在靠近电势峰值的左阱或右阱中。流入对称RF SQUID读出电路的中央电感器L的电流将具有取决于量子位状态的方向，并且经由通量变换器，电流被馈送到SFQ比较器中用于处理和存储。
上述对称RF SQUID读出电路可以被构建成实现一个或多个优点。例如，对称RFSQUID读出电路的不期望的反作用是与状态无关的，并且这种反作用对于两种状态可以同时减少。例如，不同于前述的JPM读出设计，这种对称RF SQUID读出电路不需要与量子位本身谐振来正常工作。结果，切换之后的电势谱可能远离与量子位的共振，因此避免了针对共振条件在短时间间隔内对通量的精确控制。再例如，不同于前述需要JPM读出电路的复杂准备以减少反作用光子的JPM读出设计，上述对称RF SQUID读出电路在读出之前不需要器件的繁琐准备，并且可以从例如没有施加通量的基态开始。再例如，上述对称RF SQUID读出电路的对称性允许量子位读出由尖锐的SFQ脉冲触发而没有任何反作用，从而允许非常快速的操作而不增加相对于JPM的反作用。作为又一示例，这种对称RF SQUID读出电路是相位敏感的，并且可以用于测量非常低功率的信号(读出脉冲不需要激发任何东西，只需要向相位粒子提供相移)。
上述对称RF SQUID读出电路也可以用于利用附加特征。例如，该器件可操作来通过对同一读出脉冲执行多次测量来补偿或减少噪声，并且读出可以基于多次测量的平均值以减少噪声。再例如，读出脉冲可以作为由CMOS电路或超导片上时钟源生成的微波脉冲而产生，在一些实施方式中，CMOS电路或超导片上时钟源可以位于耦合到量子位芯片(即，图1中的量子计算模块102)的单独的低温芯片(例如，图1中的量子位管理模块104)上。此外，读出脉冲也可以由SFQ脉冲产生，因为相位响应对非正弦信号的相位变化是敏感的。
值得注意的是，与对称RF SQUID读出电路的两个约瑟夫逊结IC1和IC2的对称性的偏差可能显著地影响读出操作的执行。两个RF SQUID器件的这种不期望的不对称性可能由各种因素导致。例如，在制造实际器件时，两个RF SQUID器件的物理电路组件可能存在一些差异，对于这种对称RF SQUID读出电路，设计时的本意是两个RF SQUID器件在它们的性质方面相同和对称。由于制造设备或工艺的实际限制，这些电路组件的物理制造中不可避免的变化可能导致这种差异。结果，最终制造出的两个RF SQUID可能在一个或多个方面彼此不同(诸如不同的临界电流)，因此导致电路不对称性，这可能削弱理想对称RF SQUID读出电路的期望行为。两个RF SQUID的不期望的RF SQUID不对称性质可以通过在实际器件中实施偏置或补偿电路来减少。
例如，在一些设计中，可以通过施加输入电流作为不对称DC通量偏置来补偿不期望的不对称临界电流，以抵消共享的公共电感器L两侧的两个RF SQUID中的电流差，从而确保期望的操作。图6A示出了耦合到图2中的对称RF SQUID读出电路的SFQ偏置电路的示例，用于均衡两个RF SQUID中不期望的不对称临界电流。读出脉冲发生器耦合到量子位，以向量子位发送读出脉冲，并且读出谐振器耦合到量子位，以将读出脉冲从量子位引导至对称RF SQUID读出电路。在该示例中，量子位和读出谐振器形成基本量子位单元，并且许多这样的基本量子位单元形成量子计算模块，作为图1和图8A-图8C所示的量子处理器或芯片的一部分，并且对称RF SQUID读出电路是图1和图8A-图8C所示的量子位管理电路模块的一部分。SFQ偏置电路提供SFQ通量偏置，以通过对两个电感器L1和L2的控制输出来数字地改变电势形状，电感器L1和L2连接到SFQ偏置电路，以对与形成对称RF SQUID的两个回路的磁性耦合进行建模。这两个电感器L1和L2可以与耦合到它们的同一SFQ偏置电路一起工作，如图6A所示。SFQ偏置电路耦合到两个耦合的电感器L1和L2中的至少一个以调节电流，使得两个RFSQUID中的两个电流基本上或接近对称。替代地，这两个电感器L1和L2可以分别耦合到两个独立的SFQ偏置电路，每个电感器一个SFQ偏置电路，以补偿结的临界电流的不对称性。如图所示，SFQ偏置电路也被耦合以检测或读取对称RF-SQUID的公共电感器L中的电流的符号，并且该符号取决于量子位的量子非破坏性(QND)测量。
图6B示出了图6A设计的附加实施细节，其中SFQ偏置电路明确由两个子电路“SFQ发生器”和“SFQ比较器”形成。SFQ发生器向耦合到对称RF-SQUID的两个电感器L1和L2提供SFQ偏置。在实施方式中，该SFQ发生器可以被实施为两个单独的SFQ发生器，以分别单独地驱动两个电感器L1和L2，每个电感器一个SFQ偏置电路。在该示例中，SFQ发生器还与读出脉冲发生器同步，以便为(多个)SFQ偏置脉冲提供正确的定时，并在正确的时刻改变电势形状。如图所示，读出脉冲发生器产生读出脉冲给量子位用于读出操作。
SFQ偏置电路的图6B中的SFQ比较器用于读取对称RF-SQUID的公共电感器L中的电流的符号，其符号取决于量子位的量子非破坏性(QND)测量。
图6C示出了在不同时间阶段对量子位的单次测量。在这种测量中，电势从施加通量为零的复位(RESET)条件开始。接下来，对称RF SQUID的电势被准备(READY)为谐波配置以从阻抗条件开始，该阻抗条件将最大化从读出脉冲流入对称RF SQUID的公共电感器的电流。读出(READOUT)脉冲被发送到量子位，并且最终到达对称RF-SQUID，使相位粒子开始根据对量子位测量结果进行编码的读出脉冲的相位而振荡。在从读出脉冲开始的时间t0之后，对称RF SQUID的电势改变，然后相位粒子落在左阱或右阱上。这个过程有效地将量子位测量结果数字化(DIGITALIZE)。相位粒子的位置由SFQ比较器子电路感测。然后，协议可以直接从谐波情况重新开始。
图7A示出了具有两个RF SQUID和两个独立可调节的偏置电流电路的RF SQUID读出电路的另一设计的示例，用于基于图2中的对称性设计减少实际器件中两个RF SQUID之间的不对称性。图7B示出了物理组件的概念布局的示例，展示了这两个偏置如何能够分别耦合到对称RF SQUID的两个RF SQUID的回路。两个独立可调节的DC偏置电路可以通过包括两个独立的DC电流发生器i1和i2来实施，DC电流发生器i1和i2耦合到两个RF SQUID器件，以分别施加两个DC通量和/>从而将RF SQUID读出电路偏置在可以补偿两个RF SQUID器件之间的不对称性的期望工作点。如果假设IC是两个RF SQUID器件的临界电流的标称期望值，其在IC1和IC2处表现出实际的临界电流。因此，ΔIC＝IC1-IC2表示它们相应的临界电流的差异，这考虑了实际器件中由于制造或其它因素而导致的不对称性。由两个独立的DC电流发生器i1和i2提供的对应的通量偏置分别为/>和/>如图6C所示，这些磁通量偏置可以用于以最佳“就绪”配置来准备电路。
考虑到临界电流ΔIC/IC＝±10％的不对称性，PSCAN2电路模拟可以用于寻找减少电路的不期望的不对称性的电路行为以实现或接近读出系统的期望行为的、DC通量和的组合。我们的模拟结果如图7C和图7D所示。
图7C示出了针对ΔIC/IC＝0％的模拟，其中，用于使图7A中的器件正常操作的DC通量偏置区域用黄色标记。对于完全相同的结，器件按照预期工作的通量区域(黄色)相对于垂直轴是对称的，使得不需要施加DC偏置，即的值为零。
图7D和图7E示出了基于图2的类似设计的器件，其分别表现出ΔIC/IC＝±10％的临界电流差异。对于图7C中示出的差异为-10％的以及图7E中示出的差异为+10％的不相同的结，器件按照预期工作的通量区域(黄色)是不对称的。现在可以看出，如何通过施加具有适当的符号和值的差分通量偏置来补偿两个结之间的差异，以便恢复最佳DC偏置点，从而确保读出器件的正确操作。
在偏置电路的实施方式中，DC电流偏置导致的通量值可以仅校准一次(以便在图6C的“就绪”配置中具有最对称和最和谐的电势形状)。这些校准DC通量偏置可以由位于经典芯片上的SFQ超导电路本地生成(如图8A-图8C所示)，或者潜在地由位于4K级的cryoCMOS芯片生成。快速翻转仍将由SFQ脉冲发生器所驱动的附加的“快速通量线”给出。
量子计算系统的上述特征，包括对称RF SQUID读出电路，可以用于实施具有基于超导体的量子计算模块(例如，超导约瑟夫逊结)的计算或信息处理系统。这样的系统可以通过在不同低温温度下的各个低温级将这种系统策略性地划分成不同的量子和经典数字计算模块、器件或组件，以在这些低温级实现超导条件，并且以允许系统可扩展以用于复杂计算应用的方式，将量子计算模块或器件与经典数字计算模块或器件进行组合。这种实施方式可以用于简化和减少在使用超导量子计算器件的各种量子计算机系统中通常使用的复杂且庞大的低温系统，并且减少用于链接不同计算或处理模块的复杂超导线缆系统的使用或使用水平。所公开的技术的实施方式可以被设计成允许在制造基于超导约瑟夫逊结的量子计算机系统的关键模块或器件时使用IC制造工艺和设备进行商业上可扩展的制造。
图8A、图8B和图8C示出了基于所公开的技术的量子计算系统的示例，以及用于连接多级低温系统内的不同硬件模块的互连设计。
图8A示出了用于为商业应用产生可扩展的混合量子经典计算系统的量子计算系统110的示例。顾名思义，量子计算系统110包括多个量子位电路，并且基于量子位电路的量子状态执行计算操作，并且经由通信链路或网络120与外部计算机或计算系统130通信。通信链路和网络120可以包括其中信号以电磁信号(包括例如由电导线携带的电信号和/或光信号)形式传输的电路。在操作中，量子计算系统110从一个或多个外部计算机或计算系统130接收计算请求或任务，执行所请求的计算操作，并且将计算结果发送回一个或多个发出请求的外部计算机或计算系统130。量子计算系统110与外部计算机或计算系统130之间的通信和/或交互经由通信链路或网络120，并且可以构成量子计算系统110的操作中在时间上最长的通信周期，并且被标记为长通信链路或回路。如下面进一步解释的，量子计算系统110被构造成划分不同的内部计算模块，使得那些内部计算模块经由内部较短的通信链路或回路进行通信，诸如具有中等时间延迟的中等通信链路或回路以及具有最短时间延迟的快速通信链路或回路。
量子计算系统110包括多级低温系统，以在不同位置提供不同的低温级、并且维持在不同的低温温度，以将不同的模块或器件保持在它们相应的所需温度下(例如，所示的T1、T2、T3和T4)。在一些实施方式中，不同的低温级可以被设计成产生从几毫开尔文到几十开尔文的温度。该示例系统110包括量子计算模块102，量子计算模块102包括多个量子位电路或器件作为量子位集合，以经由它们相应的量子位状态执行期望的量子计算操作。在许多实施方式中，量子计算模块102接合或耦合到处于低低温温度T1的低温级，以确保量子位电路或器件处于期望的超导条件下，并且处于噪声水平和干扰水平足够低的可接受的量子计算操作条件下。
量子位管理电路模块104被提供来与量子计算模块102通信，以向量子计算模块102的各个量子位电路或器件提供控制信号并读出各个量子位电路或器件，并且可以通过使用非量子力学处理电路(诸如数字电路或模拟电路或数字电路和模拟电路的组合)来实施。在实施方式中，图2至图7E中解释的对称RF SQUID读出电路和操作可以被实施为量子位管理电路模块104的一部分。
量子位管理电路模块104可以利用超导电路来实施，并且耦合到处于低温温度T2下的低温级，低温温度T2在一些实施方式中可以与低低温温度T1不同，或者在其他实施方式中可以与温度T1相同。如下面进一步解释的，在一些设计中，量子计算模块102和量子位管理电路模块104可以被接合以共享公共的低温级，使得两个模块保持在相同的低温温度。量子位管理电路模块104可以被构造成包括：(1)量子位控制电路，用于将控制信号分别引导至量子位电路以控制量子位电路，以及(2)量子位读出电路，用于分别输出来自量子位电路的读出信号。在该示例中，量子计算模块102和量子位管理电路模块104一起形成量子计算系统110的“心脏”或“核心”，部分是因为量子计算操作是基于从量子位管理电路模块104到量子位电路的控制信号而在量子计算模块102内执行的，并且量子位电路的读出是由量子位管理电路模块104执行的。量子计算模块102与量子位管理电路模块104之间的通信在这种通信的质量和速度方面对于量子计算操作是必需的。相应地，在实施方式中，量子计算模块102和量子位管理电路模块104可以被放置或定位成物理上彼此靠近或相邻，以缩短两个模块102和104之间的信号路径，并减少对这种通信的任何干扰或噪声。此外，通过有意的设计，量子位管理电路模块104的功能或操作可以限于与量子计算模块102所执行的量子计算有关的某些核心功能或操作，使得量子位管理电路模块104可以实现短或快的响应或处理时间，以确保量子计算模块102处的快速输入/输出信号传送。对于量子位管理电路模块104的这种有意减少功能的设计考虑也是基于这样的期望：鉴于量子位管理电路模块104与量子计算模块102的紧密接近、量子位管理电路模块104对量子计算模块102的噪声或干扰、以及在量子位管理电路模块104和相邻的量子计算模块102处都维持适当低温条件的需要，减少量子位管理电路模块104对其周围环境的功耗和能量耗散。基于上述和其他考虑，两个模块102和104之间的互连和信号路径被设计成形成用于量子计算系统110的具有最短时间延迟的快速通信链路或回路。例如，在一些实施方式中，量子计算模块102可以包括支持一个或多个量子位电路的至少一个集成芯片，并且量子位管理电路模块104可以形成在另一集成芯片上，该另一集成芯片通过超导凸块、电容性耦合或经由真空的磁性耦合机械地和电气地直接耦合到具有量子位电路的集成芯片以作为多芯片模块，以在其间传输控制信号和读出信号。由两个模块102和104形成的这种多芯片模块可以耦合到处于低低温温度T1下的同一低温级。这种设计在商业上可能是重要的，因为由两个模块102和104形成的多芯片模块的芯片制造是可扩展的平台，以允许在量子计算模块102中制造和包括大范围的量子位电路，并且类似地，量子位管理电路模块104也可以基于存在的量子位电路的数量来缩放。
图8A中的量子计算系统110还包括数字处理模块106，数字处理模块106经由量子位管理电路模块104为量子计算系统110提供与量子计算模块102所执行的量子计算有关的特定信号和数据处理功能或操作。在这点上，数字处理模块108形成量子计算系统110内的用于非量子计算和/或处理功能的核心处理模块，因此被设计成具有比量子位管理电路模块104复杂得多的电路和更高的处理能力。具体地，不能内置到量子位管理电路模块104中的某些功能和/或处理操作可以被包括在数字处理模块108的电路中。此外，数字处理模块108还经由通信链路或网络120充当量子计算系统110与一个或多个外部计算机或计算系统130之间的接口。这样，数字处理模块108被设计成还包括与量子计算系统110和外部计算机或计算系统130之间的通信和交互相关联的处理功能。因此，不同于量子位管理电路模块104的放置和设计，数字处理模块108被设计成量子计算系统110的量子计算模块102的复杂且有能力的经典对应物及协同处理器。封装到数字处理模块108中的增加的功能和/或处理操作和处理能力增加了数字处理模块108的电路的复杂性和尺寸，并且进一步增加了数字处理模块108的功耗和能量耗散。因此，期望将数字处理模块108放置成在物理上远离量子计算模块102及其相邻的邻居量子位管理电路模块104，以减少数字处理模块108可能强加到量子计算模块102上的噪声和干扰。数字处理模块108可以被设计成具有各种功能和能力，包括例如量子计算系统110的纠错功能以及量子计算系统110内的非量子计算和/或处理功能，包括例如与由量子位管理电路模块104执行的对量子计算模块102的控制和读出以及由量子计算模块102执行的对量子计算的数据的管理有关的功能。在一些实施方式中，数字处理模块106可以耦合到处于比量子计算模块102(在T1)和量子位管理电路模块104(在T2)的温度更高的温度T4下的低温级。数字处理模块108可以被设计成包括超导电路，并且被封闭在量子计算系统110的多级低温系统中。
用于将数字处理模块108放置成远离量子位管理电路模块104的有意设计导致数字处理模块108与量子位管理电路模块104之间的信号路径或链路更长。在多级低温系统的外壳内，这种信号路径或链路可以通过使用超导导线或线缆来形成。值得注意的是，这种信号路径或链路的较长长度可能导致一定程度的信号退化，并且用于解决这个问题的一个选项是在数字处理模块108与量子位管理电路模块104之间添加一个或多个互连中继器或信号调节电路106，以调节信号。像多级低温系统内的其他模块一样，每个互连中继器或信号调节电路106可以接合或耦合到处于比量子位管理电路模块104的温度(在T1或T2)高且比数字处理模块108的温度(在T4)低的温度T3下的低温级。例如，数字信号调节电路模块106可以包括调节控制信号或读出信号的超导电路。
对将数字处理模块108放置成远离量子位管理电路模块104以及数字处理模块108中复杂的电路和处理操作进行组合，会导致数字处理模块108与量子位管理电路模块104之间的内部通信链路或回路的时间或延迟较长。如图8A所示，数字处理模块108和量子位管理电路模块104之间的这种内部通信链路或回路形成了具有中等时间延迟的中等通信链路或回路，中等时间延迟长于量子位管理电路模块104与量子计算模块102之间的快速通信链路或回路中的延迟，并且短于数字处理模块108与外部计算机或计算系统130之间经由通信链路或网络120的长通信链路或回路中的延迟。
因此，图8A中的量子计算系统110的示例包括特殊设计特征，用于提供组合通过量子计算部分(例如，量子计算模块102)和非量子经典处理部分(例如，量子位管理电路模块104和数字处理模块108)而进行的处理功能和/或操作的混合计算环境，并且按照将量子位管理电路模块104放置成物理上靠近量子计算模块102，同时将量子计算模块102与数字处理模块108隔开的有意设计，在量子位管理电路模块104与数字处理模块108之间策略性地划分和分配不同数量和类型的非量子经典处理部分的处理功能和/或操作。
在各种实施方式中，量子计算模块102和非量子经典处理部分(例如，量子位管理电路模块104和数字处理模块108)被构造成包括耦合到多级低温系统的不同低温级的超导电路或器件，并且超导互连导线112、114和116被提供并维持在不同位置的温度以在不同模块或级之间传输信号。用于量子计算系统110的多级低温系统可以以各种配置实施，包括基于氦-3和氦-4的混合而设计的多级稀释致冷器，以提供处于不同的分级低温温度下的不同低温级。在一些实施方式中，低温恒温器系统可以包括核去磁致冷器或绝热去磁致冷器。
量子计算系统110内的模块可以在各种配置中实施。例如，量子计算模块102中的量子位的每个量子位电路可以包括超导约瑟夫逊结电路或不同于约瑟夫逊结电路的开关超导电路。例如，量子位管理电路模块104可以被实施为包括超导约瑟夫逊结电路或单通量量子(SFQ)逻辑电路、或量子通量变参元件(parametron)电路(诸如绝热量子通量变参元件电路)、或纳米导线开关、或超导铁磁晶体管、或超导自旋电子器件、或场效应超导器件。数字处理模块108可以被实施为包括SFQ电路、现场可编程门阵列(field-programmable gatearray，FPGA)或者一个或多个专用集成电路(application specific integratedcircuit，ASIC)。
在一些实施方式中，量子计算系统110还可以包括在多级低温系统或低温恒温器系统外部的数字处理子系统以与数字处理模块108通信，以执行与支持量子或量子经典算法的执行和/或与一个或多个其他计算机或网络130通信相关联的操作。低温恒温器系统外部的该数字处理子系统可以包括一个或多个CMOS数字处理器、一个或多个现场可编程门阵列(FPGA)、或者一个或多个专用集成电路(ASIC)、或者一个或多个中央处理单元(centralprocessing unit，CPU)。
在图8A的系统中，光通信链路可以用于信号的传输，以作为某些导电导线或线缆的替代，或者作为与导电导线或线缆相结合的附加链路。光通信链路可以提供更快的数据传输并增加通信带宽。例如，可以在具有最高温度级的低温级(例如，图8A中的模块108)与室温级之间使用光通信。在实施方式中，在这样的级或电路模块中提供光发送器器件和光接收器器件，以实现在位于低温恒温器系统的最高温度下的低温级与室温电子器件之间对光信号的发送和接收，以在其间提供通信。在图1B中，这种光通信链路可以在模块108与CMOS FPGA子系统之间实施。
图8B示出了使用图8A中的设计的能够至少部分基于使用量子位的量子状态的量子计算进行信息处理的量子计算系统的示例。该示例中的低温恒温器系统被构造并可操作来提供处于20mK、0.1K、0.7K和3K的不同温度下的不同低温级。不同低温级处的不同电路模块通过超导导线(诸如NbTi/Kapton条带(strip))而互连。被低温恒温器系统封闭的量子计算模块包括被构造成支持量子位电路的第一集成芯片。每个量子位电路被构造为超导电路，以作为量子位表现出不同量子状态，并且经由量子纠缠与其他量子位电路进行量子力学交互，以导致量子位电路的不同量子状态的叠加或相关。量子位管理电路模块位于与量子计算模块相邻，并且被耦合以维持在与量子计算模块相同的低低温温度。量子位管理电路包括：第二集成芯片；量子位控制电路，由第二集成芯片支持并被构造成将控制信号分别引导至量子位电路以控制量子位电路；以及量子位读出电路，由第二集成芯片支持并被构造成分别输出来自量子位电路的读出信号。在操作中，读出信号分别表示量子位电路的量子状态，量子位控制电路和量子位读出电路被构造成包括超导电路，并且可操作来以非量子经典方式基于数字处理利用控制信号和读出信号进行操作。值得注意的是，第二集成芯片接合到第一集成芯片以形成传输控制信号和读出信号的多芯片模块。
图8C示出了链接经典电路和量子电路的不同硬件组件的互连示例。系统包括至少一个标记为“经典处理器芯片”的经典非量子数字处理模块108、作为互连电路或模块104的一部分的至少一个SFQ中继器、作为量子位管理电路模块104的一部分的至少一个经典超导控制器，经典超导控制器控制具有多个量子位电路或器件的量子计算处理器或模块102。
互连被设计成用于连接经典电路104、106和108以及量子计算处理器或模块102的超导连接节点或垫140和超导连接线缆150。如图所示，超导连接节点或垫140可以被实施为与一个或多个要连接的硬件组件(102、104、106、108)直接接触的超导凸块，并且可以用于提供硬件组件与超导线缆之间的连接。如参照图7A所解释的，量子计算模块102和量子位管理电路模块104可以被放置成彼此相邻，以允许它们之间的用于快速模块间通信的短连接路径，并且可以热耦合到处于同一低低温温度下的同一低温级。值得注意的是，作为量子位管理电路模块104的一部分的经典超导控制器与量子处理器芯片102之间的通信链路或回路应当是快速通信链路或回路，并且超导凸块可以用于互连两个模块102和104，以实现用于量子计算操作和读出的快速信息交换。在一些实施方式中，包含经典控制器芯片的量子位管理电路模块104可以被放置在量子计算模块102正下方的低温冷却器的冷却板上，以减少对量子计算模块102内部的量子位电路或器件的量子计算操作的噪声和干扰。在一些实施方式中，超导凸块可以以栅栏或墙的形式配置或使用，其产生了将条带线或微带线或其他片上传输线以及量子位或多个量子位的系统彼此分隔开的隔间，以便减少超导电子元件或系统之间的相互串扰并提高谐振器的品质因数。
除了量子计算模块102与量子位管理电路模块104之间的直接电连接之外，非接触连接可以用于实现快速通信，包括例如量子位与无源传输线之间的差分电容性耦合以及磁性耦合，两者均提供没有直接连接的通信链路，并且允许补偿作为制造工艺的结果的模块102和104与其他组件之间的几何错位。
量子计算模块102内部的量子位电路或器件的量子计算操作不同于基于确定性图灵机以及“0”状态和“1”状态的布尔位的经典计算机，并且使用量子力学现象(诸如“0”状态和“1”状态的叠加、量子位之间的纠缠以及非确定性测量结果的概率振幅之间的干涉)来执行计算操作。量子计算模块102内部的超导量子位可以通过超导约瑟夫逊结来实施。约瑟夫逊结是一种由表现出相关或相干状态的弱耦合的超导体组成的系统，并且其行为类似于允许构建量子非简谐振荡器的非线性电感器。该非简谐振荡器的两个离散的能级状态和它们的量子叠加被用来创建量子位。使用约瑟夫逊结，可以构造几个版本的超导量子位，诸如transmon、xmon、quantronim、fluxonium、C型分流通量(C-shunted flux)量子位等。
如上所述，通过施加微波信号或通过数字SFQ脉冲序列来控制量子位的状态。典型地，微波信号发生器是室温器件，而包括量子位的量子电路在非常低的低温温度下操作，以便减少量子位的不期望的去相干。然而，提供微波信号所需的、并且从室温延伸到量子电路所处的冷却级的布线，导致了电噪声、过度的热负荷，并且占据了大量空间，这导致了去相干并为扩大量子计算机带来了重大问题。为了克服这个问题，可以使用各种技术来控制完全集成的低温混合量子经典处理器中的量子位，如图14A-14C所示，包括例如超导量子位与经典超导数字逻辑家族的集成，诸如由Quentin P.Herr和Anna Y.Herr在“Ultra-low-power superconductor logic”，J.Appl.Phys.109,103903(2011)中公开的互易量子逻辑(reciprocal-quantum-logic，RQL)，由O.Chen、R.Cai、Y.Wang、F.Ke、T.Yamae、R.Saito、N.Takeuchi和N.Yoshikawa在“Adiabatic Quantum-Flux-Parametron:Towards BuildingExtremely Energy-Efficient Circuits and Systems”，Sci.Rep.9,10514(2019)中公开的使用绝热量子通量变参元件(adiabatic quantum-flux-parametrons，AQFP)，由O.A.Mukhanov在“Energy-Efficient Single Flux Quantum Technology”，IEEETrans.Appl.Supercond.21,760(2011)中公开的使用高能效单通量量子(SFQ)技术(包括eSFQ和ERSFQ)。作为图14A-图14C中系统的互连设计的一部分，量子位的控制可以经由SFQ系统来实施，以通过施加SFQ脉冲序列来控制量子位的状态，而不需要微波信号的常规使用，如美国专利第9,425,804号中所公开的。也可以实施美国专利申请公开US 2015/0263736A1中用于将通量施加到量子相干超导电路的技术。量子位的读出可以通过美国专利第9,692,423号中公开的量子电动力学测量来实施。低温CMOS(cryoCMOS)技术也可以用于在图7A-图7C中的系统中实施，包括例如控制超导量子位。参见：E.Charbon、F.Sebastiano、A.Vladimirescu、H.Homulle、S.Visser、L.Song和R.M.Incandela的“Cryo-CMOS for quantum computing”，Technical Digest-International Electron DevicesMeeting,IEDM(2017),pp.1-13.doi:10.1109/IEDM.2016.7838410，以及J.C.Bardin、E.Jeffrey、E.Lucero、T.Huang、O.Naaman、R.Barends、T.White、M.Giustina、D.Sank、P.Roushan、K.Arya、B.Chiaro、J.Kelly、J.Chen、B.Burkett、Y.Chen、A.Dunsworth、A.Fowler、B.Foxen、C.Gidney、R.Graff、P.Klimov、J.Mutus、M.McEwen、A.Megrant、M.Neeley、C.Neill、C.Quintana、A.Vainsencher、H.Neven和J.Martinis的“A28nm Bulk-CMOS 4-to-8GHz 2mW Cryogenic Pulse Modulator for Scalable Quantum Computing”，IEEE J.Solid-St.Circuits 54,3043-3060(2019)。
图8A-图8C中系统的实际实施方式要求仔细设计处于几毫开尔文温度的量子器件与处于液氦温度的经典处理电路之间的互连或接口。图8C的示例中的互连包括将量子计算模块102和量子位管理电路模块104彼此相邻地放置在稀释致冷器的同一低温级上，而不在模块102和104之间使用任何超导线缆或导线150。相反，超导凸块或垫140用于将两个模块102和104物理联接或绑定在一起。两个模块102和104之间的信号路径可以以各种方式实施，包括经由通过模块102和104之间的超导凸块或垫140形成的导电路径的信号传送，或者经由模块102和104之间的电容性和/或磁性耦合的信号传送。两个模块102和104之间的信号路径被设计成最小化信号传输时间(例如，通过减少或消除模块102和104之间的布线数量)并在系统中形成快速通信链路或回路，如上面参照图8A所解释的。
在两个模块102和104由两个IC芯片支持的实施方式中，两个芯片可以彼此堆叠并粘合以形成作为集成单元耦合到同一低温度的低温级的多芯片模块(multichip module，MCM)，因此两个模块102和104在同一低低温温度下操作。超导凸块或垫140可以用作两个IC芯片的连结的一部分。图8C的示例中的互连还实施了超导凸块或垫140和超导线缆或导线150的组合，其中超导凸块或垫140在超导线缆或导线150的端子处使用，用于将导线端子连接到器件。例如，在图8C中，图8C中的量子位管理电路模块104被示为经由超导线缆或导线150连接到互连电路或模块106(诸如数字信号调节电路模块)，其中两组超导凸块或垫140用于将每个超导线缆或导线150的两个末端端子联接到量子位管理电路模块104和对应的互连电路或模块106上的接触点。超导凸块或垫140和超导线缆或导线150的这种使用可以应用于针对其他模块的连接，诸如数字处理模块108与对应的互连电路或模块106之间的连接，以及互连电路或模块106的不同级或数字信号调节电路模块之间的连接。如图所示，这种具有超导凸块或垫140的超导线缆或导线150构成了如上面参照图8A所解释的中等通信链路和回路的一部分。
所公开的量子计算系统的上述示例为不同模块提供了独特的互连设计，以通过减少大量布线从室温延伸到量子芯片所处的冷却级的复杂布线，允许基于新系统设计和新互连设计的实际的和可扩展的实施方式。所公开的系统设计和互连将会允许量子计算系统针对不同的应用以不同的量子计算能力进行缩放。在实施方式中，可以通过SFQ控制、并且通过利用在不同的低温温度操作(例如，从经典非量子处理电路或模块的液态氦温度到一个或多个量子电路或处理器的量子位的几毫开尔文的温度)的合适互连将SFQ控制芯片放置成紧密接近于量子电路芯片来实施量子位控制。
虽然本专利文献包含许多细节，但是这些细节不应被解释为对任何主题或可能要求保护的范围的限制，而是被解释为对特定技术的特定实施例可能特有的特征的描述。在本专利文献中在单独实施例的上下文中描述的某些特征也可以在单个实施例中组合实施。相反，在单个实施例的上下文中描述的各种特征也可以在多个实施例中单独实施或以任何合适的子组合来实施。此外，尽管特征可能在上面被描述为在某些组合中起作用，并且甚至最初被如此要求保护，但是来自所要求保护的组合的一个或多个特征在一些情况下可以从该组合中删除，并且所要求保护的组合可以针对子组合或子组合的变体。
仅描述了少数实施方式和示例，并且可以根据本专利文献中描述和说明的内容做出其他实施方式、增强和变化。

Claims (20)

1.一种能够至少部分基于使用量子位的量子状态的量子计算进行信息处理的系统，包括：
量子计算模块，包括多个量子位电路，其中，每个量子位电路被构造为超导电路，以作为量子位表现出不同量子状态，并且经由量子纠缠与其他量子位电路进行量子力学交互，以导致量子位电路的不同量子状态的叠加或相关；以及
多个量子位读出电路，被分别耦合到所述多个量子位电路并与之通信，每个量子位读出电路包括电感器和两个射频(RF)超导量子干涉器件(SQUID)电路，两个RF SQUID电路对称地耦合到所述电感器以形成可用来测量信号相位的相敏检测器，其中，每个量子位读出电路被指示以分别与对应的量子位电路的激发态和基态相关联的谐振频率之间的信号频率生成读取信号，并且检测来自所述对应的量子位电路的读取信号的反射信号的相位，以基于检测到的相位指示所述对应的量子位电路的量子状态。
2.根据权利要求1所述的系统，其中，每个量子位读出电路包括偏置电路，所述偏置电路被耦合成补偿所述两个RF SQUID电路中的电流差，从而维持所述两个RF SQUID电路之间的对称性。
3.根据权利要求1所述的系统，其中，每个量子位读出电路包括两个偏置电路，所述两个偏置电路分别耦合到所述两个RF SQUID电路，以向所述两个RF SQUID电路供应偏置电流，以补偿所述两个RF SQUID电路中的电流差，从而维持所述两个RF SQUID电路之间的对称性。
4.根据权利要求1所述的系统，其中，每个量子位读出电路被构造成使得所生成的读取信号的信号频率处于分别与所述对应的量子位电路的激发态和基态相关联的谐振频率的中间。
5.根据权利要求1所述的系统，其中，每个量子位读出电路被构造成使得所生成的读取信号是微波信号。
6.根据权利要求1所述的系统，其中，每个量子位读出电路被构造成使得所生成的读取信号是单通量量子(SFQ)脉冲的序列。
7.根据权利要求1所述的系统，包括：
低温恒温器系统，被构造成包括可用来提供低低温温度和较高低温温度的不同低温级，
其中，所述量子位读出电路和所述量子计算模块被以所述低温恒温器系统封闭，并且彼此耦合以使得所述量子位读出电路和所述量子计算模块被维持在共同的低低温温度。
8.根据权利要求7所述的系统，其中：
所述量子计算模块被构造成包括被构造成支持所述量子位电路的第一集成芯片；
所述量子位读出电路被构造成包括支持所述量子位读出电路的第二集成芯片；以及
所述第二集成芯片接合到所述第一集成芯片以形成多芯片模块。
9.根据权利要求1所述的系统，其中：
所述两个RF SQUID电路包括对称地耦合到所述电感器的两个相同的约瑟夫逊结。
10.根据权利要求1所述的系统，其中，每个量子位读出电路包括分别耦合到所述两个RF SQUID电路的两个偏置电路，
其中，每个偏置电路被构造并耦合到对应的RF SQUID电路以产生偏置通量，使得所述两个RF SQUID电路接收相应的偏置通量以补偿所述两个RF SQUID电路中的电流差，从而减小所述两个RF SQUID电路之间的不对称性。
11.一种用于至少部分基于使用量子位的量子状态的量子计算来执行信息处理的方法，包括：
操作包括多个超导量子位电路的量子计算模块，使得每个量子位电路作为量子位表现出不同量子状态，并且与其他量子位电路进行量子力学交互，以导致所述量子位电路的不同量子状态的叠加或相关；以及
操作多个量子位读出电路以分别与多个量子位电路交互，以读出关于所述量子位电路的信息，
其中，每个量子位读出电路包括电感器和两个射频(RF)超导量子干涉器件(SQUID)电路，两个RF SQUID电路耦合到所述电感器以形成可用来测量信号相位的相敏检测器，其中，每个量子位读出电路被指示以分别与对应的量子位电路的激发态和基态相关联的谐振频率之间的信号频率生成读取信号，并且检测来自所述对应的量子位电路的读取信号的反射信号的相位，以基于检测到的相位指示所述对应的量子位电路的量子状态。
12.根据权利要求11所述的方法，包括：
在操作每个量子位读出电路时，使得在所述两个RF SQUID电路中的至少一个中生成偏置电流，以减小所述两个RF SQUID电路中的电流差，从而维持所述两个RF SQUID电路之间的对称性。
13.根据权利要求11所述的方法，包括：
在操作每个量子位读出电路时，使得分别在所述两个RF SQUID电路中生成两个偏置电流，以减小所述两个RF SQUID电路中的电流差，从而维持所述两个RF SQUID电路之间的对称性。
14.根据权利要求11所述的方法，其中，每个量子位读出电路包括分别耦合到所述两个RF SQUID电路的两个偏置电路，并且
其中，在操作每个量子位读出电路时，所述方法还包括：
操作所述两个偏置电路以分别在所述两个RF SQUID电路中产生两个偏置通量，以补偿所述两个RF SQUID电路中的电流差，从而减小所述两个RF SQUID电路之间的不对称性。
15.一种能够至少部分基于使用量子位的量子状态的量子计算进行信息处理的系统，包括：
低温恒温器系统，被构造成包括用于提供低低温温度和较高低温温度的不同低温级；
量子计算模块，被所述低温恒温器系统封闭在所述低低温温度下，所述量子计算模块包括被构造成支持多个量子位电路的第一集成芯片，其中，每个量子位电路被构造为处于所述低低温温度下的超导电路，以作为量子力学系统表现出不同量子状态，并且经由量子纠缠与其他量子位电路进行量子力学交互，以导致所述量子位电路的不同量子状态的叠加或相关；
量子位管理电路模块，被所述低温恒温器系统封闭，位于与所述量子计算模块邻近，并且被耦合以维持在低温温度，量子位控制电路由第二集成芯片支持并被构造成将控制信号分别引导至所述量子位电路以控制所述量子位电路，以及量子位读出电路由所述第二集成芯片支持并被构造成分别输出来自所述量子位电路的读出信号，所述读出信号分别表示所述量子位电路的量子状态，所述量子位控制电路和量子位读出电路被构造成包括超导电路，所述超导电路处于所述低低温温度下并且可用来以非量子经典方式基于数字处理利用所述控制信号和读出信号进行操作，并且其中，所述第二集成芯片接合到所述第一集成芯片以形成多芯片模块，以在其间传输控制信号和读出信号，其中，每个量子位读出电路包括：(1)电感器，(2)两个射频(RF)超导量子干涉器件(SQUID)电路，两个RF SQUID被耦合到所述电感器，以形成可用来测量信号相位的相敏检测器，以及(3)偏置电路，被耦合到所述两个RF SQUID电路，以偏置所述两个RF SQUID电路中的任一个或两个，以减小所述两个RFSQUID电路中的电流差；
多个电路模块，被所述低温恒温器系统封闭在所述较高低温温度下，并且被构造成结合所述控制信号和读出信号与所述量子位管理电路模块进行通信；
多个导电凸块，被形成为连接所述第一集成芯片和第二集成芯片，其至少一部分形成所述量子位管理电路模块与所述量子计算模块之间的导电路径，用于传输所述控制信号和读出信号的一部分，而不使用所述量子位管理电路模块与量子计算模块之间的其他布线；以及
多个电导线，被耦合在所述量子位管理电路模块与置于所述低温恒温器系统的较高温度级的所述多个电路模块中的至少一个之间，以在其间提供通信并传输信号。
16.根据权利要求15所述的系统，其中，所述偏置电路被构造成分别在所述两个RFSQUID电路中产生两个偏置通量，以减小所述两个RF SQUID电路中的临界电流差。
17.根据权利要求15所述的系统，其中，所述偏置电路被构造成使得在所述两个RFSQUID电路中的至少一个中生成偏置电流，以减小所述两个RF SQUID电路中的电流差，从而维持所述两个RF SQUID电路之间的对称性。
18.根据权利要求11所述的系统，其中，所述偏置电路被构造成使得分别在所述两个RFSQUID电路中生成两个偏置电流，以减小所述两个RF SQUID电路中的临界电流差。
19.根据权利要求1所述的系统，其中，所述量子位管理电路模块和所述量子计算模块被维持在相同的低低温温度。
20.根据权利要求15所述的系统，其中，每个量子位读出电路被指示以分别与对应的量子位电路的激发态和基态相关联的谐振频率之间的信号频率生成读取信号，并且检测来自所述对应的量子位电路的读取信号的反射信号的相位，以基于检测到的相位指示所述对应的量子位电路的量子状态。
CN202180076946.4A 2020-09-15 2021-09-15 利用超导量子位的非绝热单通量量子（sfq）读出的量子计算系统 Pending CN116457680A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063078587P 2020-09-15 2020-09-15
US63/078,587 2020-09-15
PCT/US2021/050541 WO2022060897A1 (en) 2020-09-15 2021-09-15 Quantum computing systems with diabatic single flux quantum (sfq) readout for superconducting quantum bits

Publications (1)

Publication Number Publication Date
CN116457680A true CN116457680A (zh) 2023-07-18

Family

ID=78086100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180076946.4A Pending CN116457680A (zh) 2020-09-15 2021-09-15 利用超导量子位的非绝热单通量量子（sfq）读出的量子计算系统

Country Status (5)

Country Link
US (1) US20240020562A1 (zh)
EP (1) EP4214650A1 (zh)
JP (1) JP2023542256A (zh)
CN (1) CN116457680A (zh)
WO (1) WO2022060897A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024526085A (ja) 2021-06-11 2024-07-17 シーク， インコーポレイテッド 超伝導量子回路のための磁束バイアスのシステム及び方法
CN115146781B (zh) * 2022-09-01 2022-12-06 合肥本源量子计算科技有限责任公司 联合读取信号的参数获取方法、装置及量子控制系统
TW202424825A (zh) * 2022-12-08 2024-06-16 財團法人工業技術研究院 量子裝置與微波裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9787312B2 (en) 2012-08-14 2017-10-10 Northrop Grumman Systems Corporation Systems and methods for applying flux to a quantum-coherent superconducting circuit
US9425804B2 (en) 2014-06-06 2016-08-23 Wisconsin Alumni Research Foundation System and method for controlling superconducting quantum circuits using single flux quantum logic circuits
US9692423B2 (en) 2014-12-29 2017-06-27 Wisconsin Alumni Research Foundation System and method for circuit quantum electrodynamics measurement
US9768771B2 (en) * 2015-02-06 2017-09-19 Northrop Grumman Systems Corporation Superconducting single-pole double-throw switch system
US9614532B1 (en) * 2015-12-17 2017-04-04 International Business Machines Corporation Single-flux-quantum probabilistic digitizer

Also Published As

Publication number Publication date
WO2022060897A1 (en) 2022-03-24
EP4214650A1 (en) 2023-07-26
US20240020562A1 (en) 2024-01-18
JP2023542256A (ja) 2023-10-05

Similar Documents

Publication Publication Date Title
CN116457680A (zh) 利用超导量子位的非绝热单通量量子（sfq）读出的量子计算系统
CN109997156B (zh) 超导量子位器件封装
US20220237495A1 (en) Interconnections between quantum computing module and non-quantum processing modules in quantum computing systems
US11569205B2 (en) Reducing loss in stacked quantum devices
US10847705B2 (en) Reducing crosstalk from flux bias lines in qubit devices
Rosenberg et al. Solid-state qubits: 3D integration and packaging
US20190043822A1 (en) Qubit die attachment using preforms
CN110289256A (zh) 量子计算组件
CN109313725B (zh) 利用共面波导通量量子比特的可编程通用量子退火
JP4303286B2 (ja) 超電導量子アンテナ
WO2019004991A1 (en) ASSEMBLIES OF QUANTUM CALCULATORS
WO2018057024A1 (en) Sintered silver heat exchanger for qubits
EP4012628A1 (en) Optical communication in quantum computing systems
US20230276719A1 (en) Quantum chip and fabrication method therefor
US11984890B2 (en) Scalable interconnected quantum architecture
CN116263881A (zh) 用于低温量子控制的高速接口的技术
Foxen Operating Flux-Tunable Superconducting Qubits with High Fidelity

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination