CN116455389A - 延迟调节方法及装置、锁定指示方法及装置、电子设备 - Google Patents

Abstract

一种延迟调节方法及装置、锁定指示方法及装置、电子设备，延迟调节方法应用于分数锁相环中的锁定指示电路，延迟调节方法包括：基于第一配置信息和锁定指示电路中的初始波信号，确定第一时间差，第一配置信息包括分数锁相环中电荷泵的偏移电流量和充放电支路的支路电流值；基于第一时间差和预设时间差，确定延迟时间，延迟时间表征为初始波信号与延迟波信号的波形延迟时间；基于延迟时间控制锁定指示电路中的延迟单元执行延迟操作，得到延迟波信号，其中，锁定指示电路被配置为基于延迟波信号指示分数锁相环的锁定状态。

Description

延迟调节方法及装置、锁定指示方法及装置、电子设备

技术领域

本发明涉及通信设备技术领域，更具体地，涉及一种延迟调节方法及装置、锁定指示方法及装置、电子设备。

背景技术

在分数锁相环系统中，由于电荷泵线性度会影响锁相环系统的噪声水平，且电荷泵输出电流在零点时线性度较差，因此需要增加一电流量可调的偏移电流，将电荷泵输出电流避开零点位置，以提高电荷泵线性度，但是由于偏移电流的引入，会导致分数锁相环系统的锁定指示电路的锁定精度低。

发明内容

有鉴于此，本发明实施例提供了一种延迟调节方法及装置、锁定指示方法及装置、电子设备。

本发明的一个方面，提供了一种延迟调节方法，上述延迟调节方法应用于分数锁相环中的锁定指示电路，上述延迟调节方法包括：基于第一配置信息和上述锁定指示电路中的初始波信号，确定第一时间差，上述第一配置信息包括上述分数锁相环中电荷泵的偏移电流量和充放电支路的支路电流值；基于上述第一时间差和预设时间差，确定延迟时间，上述延迟时间表征为上述初始波信号与延迟波信号的波形延迟时间；基于上述延迟时间控制上述锁定指示电路中的延迟单元执行延迟操作，得到上述延迟波信号，其中，上述锁定指示电路被配置为基于上述延迟波信号指示上述分数锁相环的锁定状态。

根据本发明实施例，上述分数锁相环包括鉴频鉴相器，上述鉴频鉴相器基于上述偏移电流量输出带有偏移相位差信息的上述初始波信号至上述锁定指示电路。

根据本发明实施例，上述基于第一配置信息和上述锁定指示电路中的初始波信号，确定第一时间差包括采用如下公式（1）：

t_offset=(I_{CPoffset<N1:0>}/I_CPM)/f_pd（1）；

其中，t_offset为上述第一时间差，I_{CPoffset<N1:0>}为上述偏移电流量，I_CPM为上述充放电支路的支路电流值，f_pd为上述初始波信号的频率。

根据本发明实施例，基于上述第一时间差和预设时间差，确定延迟时间包括采用如下公式（2）：

ΔT= t_offset+t_sym =(I_{CPoffset<N1:0>}/I_CPM)/f_pd+t_sym（2）；

其中，ΔT为延迟时间，t_sym为上述预设时间差。

根据本发明实施例，上述基于上述延迟时间控制上述锁定指示电路中的延迟单元执行延迟操作，得到上述延迟波信号包括：基于上述延迟时间，控制上述延迟单元中延迟子单元的接通数量；基于预设延迟子电流和上述延迟子单元的接通数量，延迟上述初始波信号的传输时间，得到上述延迟波信号。

根据本发明实施例，上述延迟子单元包括：多个晶体管组，每个上述晶体管组包括PMOS晶体管和NMOS晶体管，上述PMOS晶体管的第一漏极和上述NMOS晶体管的第二漏极连接，上述PMOS晶体管的第一栅极和上述NMOS晶体管的第二栅极连接；多个电流源，分别与上述PMOS晶体管的第一源极和上述NMOS晶体管的第二源极连接，多个上述电流源和多个上述晶体管组被配置为调节上述延迟子单元的预设延迟子电流；多个充电支路，连接在上述晶体管组之间，上述充电支路包括电容，上述延迟子单元基于上述预设延迟子电流对上述电容充电或放电，延迟上述初始波信号的传输时间。

根据本发明实施例，包括：利用如上述的延迟调节方法，得到延迟波信号；利用上述延迟波信号触发触发器，以使上述触发器输出检测电平；以及在确定上述检测电平超过预设电平的情况下，表示锁定完成。

本发明的另一方面，提供了一种延迟调节装置，包括：第一确定模块，用于基于第一配置信息和上述锁定指示电路中的初始波信号，确定第一时间差，上述第一配置信息包括上述分数锁相环中电荷泵的偏移电流量和充放电支路的支路电流值；第二确定模块，用于基于上述第一时间差和预设时间差，确定延迟时间，上述延迟时间表征为上述初始波信号与上述延迟波信号的波形延迟时间；控制模块，用于基于上述延迟时间控制上述锁定指示电路中的延迟单元执行延迟操作，得到上述延迟波信号，其中，上述锁定指示电路被配置为基于上述延迟波信号指示上述分数锁相环的锁定状态。

本发明的另一方面，提供了一种锁定指示装置，包括：得到模块，用于利用如上述的延迟调节方法，得到延迟波信号；触发模块，用于利用上述延迟波信号触发触发器，以使上述触发器输出检测电平；第三确定模块，用于在确定上述检测电平超过预设电平的情况下，表示锁定完成。

本发明的另一方面，提供了一种电子设备，包括：一个或多个处理器；以及存储器，被配置为存储一个或多个程序，其中，当上述一个或多个程序被上述一个或多个处理器执行时，使得上述一个或多个处理器实现上述的延迟调节方法。

根据本发明的实施例，通过延迟操作，可以将初始波信号调节为延迟波信号，延迟波信号相较于初始波信号增加了判定窗口宽度，可以弥补偏移电流量对锁定指示电路的影响，通过实时检测偏移电流量的变化量，可以对判定窗口宽度实时进行调节，进而可以提升锁定指示电路的指示结果精准，降低误判可能性。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据本发明实施例的延迟调节方法、应用于分数锁相环的锁定指示方法的示例性系统架构；

图2示出了根据本发明实施例的延迟调节方法的流程图；

图3示出了根据本发明实施例的电荷泵的电路结构图；

图4示出了根据本发明实施例的分数锁相环的工作原理图；

图5示出了根据本发明实施例的参考信号、反馈信号和初始波信号的对比图；

图6示出了根据本发明实施例的延迟单元的电路结构图；

图7示出了根据本发明实施例的延迟子单元的电路图；

图8示出了根据本发明实施例的应用于分数锁相环的锁定指示方法的流程图；

图9示出了根据本发明实施例的锁定指示电路的工作原理图；

图10示出了根据本发明的实施例的延迟调节装置的框图；

图11示出了根据本发明的实施例的锁定指示装置的框图；以及

图12示出了根据本发明实施例的延迟调节方法和应用于分数锁相环的锁定指示方法的电子设备的框图。

100-系统架构；

101-笔记本电脑；

102-台式电脑；

103-手机；

104-网络；

105-服务器；

31-偏移电流；

32-支路电流；

1-锁定指示电路；

2-鉴频鉴相器；

3-电荷泵；

4-振荡器；

5-分频器；

121-延迟子单元；

1211-晶体管组；

1212-电流源；

1213-充电支路；

PM-PMOS晶体管；

NM-NMOS晶体管；

C-电容；

11-延迟自动调节电路；

12-延迟单元；

13-触发器；

1000-延迟调节装置；

1010-第一确定模块；

1020-第二确定模块；

1030-控制模块；

1100-锁定指示装置；

1110-得到模块；

1120-触发模块；

1130-第三确定模块；

1200-电子设备；

1201-处理器；

1202-只读存储器；

1203-随机访问存储器；

1204-总线；

1205-输入/输出接口；

1206-输入部分；

1207-输出部分；

1208-存储部分；

1209-通信部分；

1210-驱动器；

1211-可拆卸介质。

具体实施方式

以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本发明实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本发明。在此使用的术语“包括”、“包含”等表明了特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。

在此使用的所有术语（包括技术和科学术语）具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。

在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释（例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等）。在使用类似于“A、B或C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释（例如，“具有A、B或C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等）。

图1示出了根据本发明实施例的延迟调节方法、应用于分数锁相环的锁定指示方法的示例性系统架构。

需要注意的是，图1所示仅为可以应用本发明实施例的系统架构的示例，以帮助本领域技术人员理解本发明的技术内容，但并不意味着本发明实施例不可以用于其他设备、系统、环境或场景。例如，在另一实施例中，可以应用在延迟调节方法及装置、锁定指示方法及装置的示例性系统架构可以包括终端设备，但终端设备可以无需与服务器进行交互，即可实现本发明实施例提供的延迟调节方法及装置、锁定指示方法及装置。

如图1所示，根据该实施例的系统架构100可以包括终端设备网络104和服务器105，终端设备可以包括笔记本电脑101、台式电脑102和手机103。网络104用以在笔记本电脑101、台式电脑102、手机103和服务器105之间提供通信链路的介质。网络104可以包括各种连接类型，例如有线和/或无线通信链路等。

用户可以使用笔记本电脑101、台式电脑102、手机103通过网络104与服务器105交互，以接收或发送消息等。笔记本电脑101、台式电脑102、手机103上可以安装有各种通讯客户端应用，例如，购物类应用、网页浏览器应用、搜索类应用、即时通信工具、邮箱客户端和/或社交平台软件等（仅为示例）。

笔记本电脑101、台式电脑102、手机103可以是具有显示屏并且支持网页浏览的各种电子设备，包括但不限于智能手机、平板电脑、膝上型便携计算机和台式计算机等。

服务器105可以是提供各种服务的各种类型的服务器。例如，服务器105可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务（Virtual Private Server，虚拟专用服务器）中，存在的管理难度大，业务扩展性弱的缺陷。服务器105也可以为分布式系统的服务器，或者是结合了区块链的服务器。

需要说明的是，本发明实施例所提供的延迟调节方法、锁定指示方法一般可以由笔记本电脑101、台式电脑102或手机103执行。相应地，本发明实施例所提供的延迟调节装置和锁定指示装置也可以设置于笔记本电脑101、台式电脑102或手机103中。

备选地，本发明实施例所提供的延迟调节方法和锁定指示方法一般也可以由服务器105执行。相应地，本发明实施例所提供的延迟调节装置和锁定指示装置一般可以设置于服务器105中。本发明实施例所提供的延迟调节方法和锁定指示方法也可以由不同于服务器105且能够与笔记本电脑101、台式电脑102、手机103和/或服务器105通信的服务器或服务器集群执行。相应地，本发明实施例所提供的延迟调节装置和锁定指示装置也可以设置于不同于服务器105且能够与笔记本电脑101、台式电脑102、手机103和/或服务器105通信的服务器或服务器集群中。

应该理解，图1中的终端设备、网络和服务器的数目仅仅是示意性的。根据实现需要，可以具有任意数目的终端设备、网络和服务器。

应注意，以下方法中各个操作的序号仅作为该操作的表示以便描述，而不应被看作表示该各个操作的执行顺序。除非明确指出，否则该方法不需要完全按照所示顺序来执行。

图2示出了根据本发明实施例的延迟调节方法的流程图。

根据本发明实施例，一方面提供了一种延迟调节方法，如图2所示，该方法包括执行操作S210~S230。

在操作S210，基于第一配置信息和锁定指示电路中的初始波信号，确定第一时间差。

在操作S220，基于第一时间差和预设时间差，确定延迟时间。

在操作S230，基于延迟时间控制锁定指示电路中的延迟单元执行延迟操作，得到延迟波信号。

根据本发明的实施例，延迟调节方法应用于分数锁相环中的锁定指示电路，为锁定指示电路提供延迟波信号，以便锁定指示电路基于延迟波信号进行锁定指示。

根据本发明的实施例，第一配置信息包括分数锁相环中电荷泵的偏移电流量和电荷泵的充放电支路的支路电流值。

图3示出了根据本发明实施例的电荷泵的电路结构图。

如图3所示，电荷泵包括1条偏移电流31和2条支路电流32，2条支路电流32的支路电流值相同，偏移电流31的偏移电流量可以基于在先经验进行设置。

根据本发明的实施例，第一时间差可以表征为由偏移电流量导致的分数锁相环中鉴频鉴相器输出的相位差，初始波信号表征为携带相位差的信息的波信号。

根据本发明的实施例，预设时间差可以表征为基于在先经验和实际使用时由于噪声、失配等原因，需要预留的固定时间误差进行设置。

根据本发明的实施例，延迟时间表征为初始波信号与延迟波信号的波形延迟时间。

根据本发明的实施例，锁定指示电路被配置为基于延迟波信号指示分数锁相环的锁定状态。

根据本发明的实施例，初始波信号经延迟单元延迟后，波形产生延迟，产生相位差，形成延迟波信号，可以通过实时检测偏移电流量的变化量，调节初始波信号波形的延迟时间，进而调节延迟波信号，以实现实时调节锁定指示电路的判定窗口宽度。

根据本发明的实施例，通过延迟操作，可以将初始波信号调节为延迟波信号，延迟波信号相较于初始波信号增加了判定窗口宽度，可以弥补偏移电流量对锁定指示电路的影响，通过实时检测偏移电流量的变化量，可以对判定窗口宽度实时进行调节，进而可以提升锁定指示电路的指示结果精准，降低误判可能性。

根据本发明的实施例，分数锁相环包括鉴频鉴相器，鉴频鉴相器基于偏移电流量输出带有偏移相位差信息的初始波信号至锁定指示电路。

图4示出了根据本发明实施例的分数锁相环的工作原理图。

图5示出了根据本发明实施例的参考信号、反馈信号和初始波信号的对比图。

如图4所示，分数锁相环包括锁定指示电路1、鉴频鉴相器2、电荷泵3、振荡器4和分频器5。

根据本发明的实施例，分数锁相环通过利用外部输入的参考信号控制内部振荡器4输出的反馈信号的频率和相位，实现输出信号频率对参考信号频率的自动跟踪。

根据本发明的实施例，反馈信号经分频器5分频后传输至鉴频鉴相器2，鉴频鉴相器2可以对参考信号的频率和反馈信号的频率的上升沿相位比较，当上升沿出现偏差时，鉴频鉴相器2输出脉冲信号，对电荷泵3进行控制，进而可以调整振荡器4输出频率。在参考信号的频率和反馈信号的频率不一致的情况下，鉴频鉴相器2输出的初始波信号的宽度大于预设脉冲信号的宽度，在参考信号的频率和反馈信号的频率一致的情况下，如图5所示，鉴频鉴相器输出的初始波信号的宽度小于预设脉冲信号的宽度，负反馈回路稳定，锁定完成。预设脉冲信号可以基于在先经验和实际使用时的延迟时间进行设置。锁定指示电路基于延迟波信号的脉冲宽度进行指示判断。

根据本发明的实施例，基于第一配置信息和锁定指示电路中的初始波信号，确定第一时间差包括采用如下公式（1）：

t_offset=(I_{CPoffset<N1:0>}/I_CPM)/f_pd（1）；

其中，t_offset为第一时间差，I_{CPoffset<N1:0>}为偏移电流量，I_CPM为充放电支路的支路电流值，f_pd为初始波信号的频率。

根据本发明的实施例，偏移电流可以为二进制N1位数字可调节，延迟单元可以设计为二进制N2位数字可调节，可以基于延迟时间控制延迟单元将初始波信号调节为延迟波信号，进而提高锁定指示电路的指示判断精度。

根据本发明的实施例，基于第一时间差和预设时间差，确定延迟时间包括采用如下公式（2）：

ΔT= t_offset+t_sym= (I_{CPoffset<N1:0>}/I_CPM)/f_pd+t_sym（2）；

其中，ΔT为延迟时间，t_sym为预设时间差。

根据本发明的实施例，十进制下延迟开启挡位Delay_dec包括采用如下公式（3）：

Delay_dec= ((I_{CPoffset<N1:0>}/I_CPM)/f_pd+t_sym)/ t_d1（3）；

其中，t_d1为N2位延迟单元的单位延迟时间，在Delay_dec带有小数的情况下，可以去掉小数并在整数部分加1。

根据本发明的实施例，数字逻辑电路在实现非二进制乘除运算时会消耗大量的硬件资源，I_{CPoffset<N1:0>}和I_CPM可以预先设计为在二进制下呈比例关系，进行除法运算。其余运算可以按照查表法，自动将预置在硬件中的数据进行调用，表格数据可以通过实验获得。

根据本发明的实施例，操作S210包括如下操作：

基于延迟时间，控制延迟单元中延迟子单元的接通数量。

基于预设延迟子电流和延迟子单元的接通数量，延迟初始波信号的传输时间，得到延迟波信号。

根据本发明的实施例，预设延迟子电流可以表示为I_delay<k:1>，预设延迟子电流可以基于在先经验和实际使用时的延迟时间设置。

图6示出了根据本发明实施例的延迟单元的电路图。

如图6所示，延迟单元可以由k个延迟子单元121串联组成。

根据本发明的实施例，每个延迟子单元121可以配置有数控开关，可以通过控制初始波信号通过延迟子单元121的数量，控制初始波信号波形延迟的时间，例如，控制初始波信号通过k-1个延迟子单元121，初始波信号波形延迟的时间可以表示为I_delay<k:1>×（k-1），即延迟时间也可以表示为I_delay<k:1>×（k-1）。

图7示出了根据本发明实施例的延迟子单元的电路图。

如图7所示，延迟子单元包括多个晶体管组1211、多个电流源1212和多个充电支路1213。

根据本发明的实施例，每个晶体管组1211包括PMOS晶体管PM和NMOS晶体管NM，PMOS晶体管PM的第一漏极和NMOS晶体管NM的第二漏极连接，PMOS晶体管PM的第一栅极和NMOS晶体管NM的第二栅极连接。电流源1212分别与PMOS晶体管PM的第一源极和NMOS晶体管NM的第二源极连接， 多个电流源1212和多个晶体管组1211被配置为调节延迟子单元的预设延迟子电流。充电支路1213连接在晶体管组1211之间，充电支路1213包括电容C，延迟子单元基于预设延迟子电流对电容充电或放电，延迟初始波信号的传输时间。

根据本发明的实施例，电流源1212可以为延迟子单元提供电源电流，电源电流可以表示为I_delay<M:1>，电流源1212、PMOS晶体管PM和NMOS晶体管NM可以调节预设延迟子电流I_delay<k:1>。

根据本发明的实施例，充电支路1213的一端连接在晶体管组1211之间，充电支路1213的另一端接地，充电支路1213中电容的一端连接在晶体管组1211之间，电容的另一端接地。

图8示出了根据本发明实施例的应用于分数锁相环的锁定指示方法的流程图。

根据本发明实施例，另一方面提供了一种应用于分数锁相环的锁定指示方法。如图8所示，该方法包括执行操作S310~S330。

在操作S310，利用如上述的延迟调节方法，得到延迟波信号；

在操作S320，利用延迟波信号触发触发器，以使触发器输出检测电平；

在操作S330，在确定检测电平超过预设电平的情况下，表示锁定完成。

根据本发明实施例，触发器通过延迟前后信号的相互触发，即初始波信号和延迟波信号的相互触发，输出检测电平，在检测电平为高电平的情况下，表示锁定完成，在检测电平为低电平的情况下，表示表示锁定未完成，触发器可以选用D触发器，高电平可以表征为电平超过预设电平，低电平可以表征为电平低于预设电平，预设电平可以设置为大约电源电压值的一半。

图9示出了根据本发明实施例的锁定指示电路的工作原理图。

如图9所示，锁定指示电路包括延迟自动调节电路11、延迟单元12和触发器13。

根据本发明实施例，延迟自动调节电路11可以用于计算延迟时间，延迟单元12可以基于延迟时间对初始波信号进行延迟操作得到延迟波信号，触发器13基于初始波信号和延迟波信号输出检测电平。

图10示出了根据本发明的实施例的延迟调节装置的框图。如图10所示，延迟调节装置1000可以包括第一确定模块1010、第二确定模块1020和控制模块1030。

第一确定模块1010，用于基于第一配置信息和锁定指示电路中的初始波信号，确定第一时间差，第一配置信息包括分数锁相环中电荷泵的偏移电流量和充放电支路的支路电流值。

第二确定模块1020，用于基于第一时间差和预设时间差，确定延迟时间，延迟时间表征为初始波信号与延迟波信号的波形延迟时间。

控制模块1030，用于基于延迟时间控制锁定指示电路中的延迟单元执行延迟操作，得到延迟波信号，其中，锁定指示电路被配置为基于延迟波信号指示分数锁相环的锁定状态。

图11示出了根据本发明的实施例的锁定指示装置的框图。如图11所示，锁定指示装置1100可以包括得到模块1110、触发模块1120和第三确定模块1130。

得到模块1110，用于利用如上述的延迟调节方法，得到延迟波信号。

触发模块1120，用于利用延迟波信号触发触发器，以使触发器输出检测电平。

第三确定模块1130，用于在确定检测电平超过预设电平的情况下，表示锁定完成。

根据本发明的实施例，本发明还提供了一种电子设备，包括：一个或多个处理器以及被配置为存储一个或多个程序的存储器。其中，当一个或多个程序被一个或多个处理器执行时，使得一个或多个处理器实现上述的方法。

图12示出了根据本发明实施例的延迟调节方法和应用于分数锁相环的锁定指示方法的电子设备的框图。图12示出的电子设备仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图12所示，根据本发明实施例的电子设备1200包括处理器1201，其可以根据存储在只读存储器（ROM）1202中的程序或者从存储部分1208加载到随机访问存储器（RAM）1203中的程序而执行各种适当的动作和处理。处理器1201例如可以包括通用微处理器（例如CPU）、指令集处理器和/或相关芯片组和/或专用微处理器（例如，专用集成电路（ASIC）），等等。处理器1201还可以包括用于缓存用途的板载存储器。处理器1201可以包括用于执行根据本发明实施例的方法流程的不同动作的单一处理单元或者是多个处理单元。

在RAM 1203中，存储有电子设备1200操作所需的各种程序和数据。处理器 1201、ROM 1202以及RAM 1203通过总线1204彼此相连。处理器1201通过执行ROM 1202和/或RAM1203中的程序来执行根据本发明实施例的方法流程的各种操作。需要注意，程序也可以存储在除ROM 1202和RAM 1203以外的一个或多个存储器中。处理器1201也可以通过执行存储在一个或多个存储器中的程序来执行根据本发明实施例的方法流程的各种操作。

根据本发明的实施例，电子设备1200还可以包括输入/输出（I/O）接口1205，输入/输出（I/O）接口1205也连接至总线1204。系统1200还可以包括连接至I/O接口1205的以下部件中的一项或多项：包括键盘、鼠标等的输入部分1206；包括诸如阴极射线管（CRT）、液晶显示器（LCD）等以及扬声器等的输出部分1207；包括硬盘等的存储部分1208；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分1209。通信部分1209经由诸如因特网的网络执行通信处理。驱动器1210也根据需要连接至I/O接口1205。可拆卸介质1211，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器1210上，以便于从其上读出的计算机程序根据需要被安装入存储部分1208。

根据本发明的实施例，根据本发明实施例的方法流程可以被实现为计算机软件程序。例如，本发明的实施例包括一种计算机程序产品，其包括承载在计算机可读存储介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分1209从网络上被下载和安装，和/或从可拆卸介质1211被安装。在该计算机程序被处理器1201执行时，执行本发明实施例的系统中限定的上述功能。根据本发明的实施例，上文描述的系统、设备、装置、模块、单元等可以通过计算机程序模块来实现。

本发明还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的设备/装置/系统中所包含的；也可以是单独存在，而未装配入该设备/装置/系统中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被执行时，实现根据本发明实施例的方法。

根据本发明的实施例，计算机可读存储介质可以是非易失性的计算机可读存储介质。例如可以包括但不限于：便携式计算机磁盘、硬盘、随机访问存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、便携式紧凑磁盘只读存储器（CD-ROM）、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

例如，根据本发明的实施例，计算机可读存储介质可以包括上文描述的ROM 1202和/或RAM 1203和/或ROM 1202和RAM 1203以外的一个或多个存储器。

本发明的实施例还包括一种计算机程序产品，其包括计算机程序，该计算机程序包含用于执行本发明实施例所提供的方法的程序代码，当计算机程序产品在电子设备上运行时，该程序代码用于使电子设备实现本发明实施例所提供的上述方法。

在该计算机程序被处理器1201执行时，执行本发明实施例的系统/装置中限定的上述功能。根据本发明的实施例，上文描述的系统、装置、模块、单元等可以通过计算机程序模块来实现。

在一种实施例中，该计算机程序可以依托于光存储器件、磁存储器件等有形存储介质。在另一种实施例中，该计算机程序也可以在网络介质上以信号的形式进行传输、分发，并通过通信部分1209被下载和安装，和/或从可拆卸介质1211被安装。该计算机程序包含的程序代码可以用任何适当的网络介质传输，包括但不限于：无线、有线等等，或者上述的任意合适的组合。

根据本发明的实施例，可以以一种或多种程序设计语言的任意组合来编写用于执行本发明实施例提供的计算机程序的程序代码，具体地，可以利用高等级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。程序设计语言包括但不限于诸如Java，C++，Python，“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网（LAN）或广域网（WAN），连接到用户计算设备，或者，可以连接到外部计算设备（例如利用因特网服务提供商来通过因特网连接）。

附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。本领域技术人员可以理解，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合，即使这样的组合或结合没有明确记载于本发明中。特别地，在不脱离本发明精神和教导的情况下，本发明的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本发明的范围。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本发明的范围由所附权利要求及其等同物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (10)

1.一种延迟调节方法，其特征在于，所述延迟调节方法应用于分数锁相环中的锁定指示电路，所述延迟调节方法包括：

基于第一配置信息和所述锁定指示电路中的初始波信号，确定第一时间差，所述第一配置信息包括所述分数锁相环中电荷泵的偏移电流量和充放电支路的支路电流值；

基于所述第一时间差和预设时间差，确定延迟时间，所述延迟时间表征为所述初始波信号与延迟波信号的波形延迟时间；

基于所述延迟时间控制所述锁定指示电路中的延迟单元执行延迟操作，得到所述延迟波信号，其中，所述锁定指示电路被配置为基于所述延迟波信号指示所述分数锁相环的锁定状态。

2.根据权利要求1所述的延迟调节方法，其特征在于，所述分数锁相环包括鉴频鉴相器，所述鉴频鉴相器基于所述偏移电流量输出带有偏移相位差信息的所述初始波信号至所述锁定指示电路。

3.根据权利要求1所述的延迟调节方法，其特征在于，所述基于第一配置信息和所述锁定指示电路中的初始波信号，确定第一时间差包括采用如下公式（1）：

t_offset=(I_{CPoffset<N1:0>}/I_CPM)/f_pd（1）；

其中，t_offset为所述第一时间差，I_{CPoffset<N1:0>}为所述偏移电流量，I_CPM为所述充放电支路的支路电流值，f_pd为所述初始波信号的频率。

4.根据权利要求3所述的延迟调节方法，其特征在于，基于所述第一时间差和预设时间差，确定延迟时间包括采用如下公式（2）：

ΔT= t_offset+t_sym=(I_{CPoffset<N1:0>}/I_CPM)/f_pd+t_sym（2）；

其中，ΔT为延迟时间，t_sym为所述预设时间差。

5.根据权利要求1所述的延迟调节方法，其特征在于，所述基于所述延迟时间控制所述锁定指示电路中的延迟单元执行延迟操作，得到所述延迟波信号包括：

基于所述延迟时间，控制所述延迟单元中延迟子单元的接通数量；

基于预设延迟子电流和所述延迟子单元的接通数量，延迟所述初始波信号的传输时间，得到所述延迟波信号。

6.根据权利要求5所述的延迟调节方法，其特征在于，所述延迟子单元包括：

多个晶体管组，每个所述晶体管组包括PMOS晶体管和NMOS晶体管，所述PMOS晶体管的第一漏极和所述NMOS晶体管的第二漏极连接，所述PMOS晶体管的第一栅极和所述NMOS晶体管的第二栅极连接；

多个电流源，分别与所述PMOS晶体管的第一源极和所述NMOS晶体管的第二源极连接，多个所述电流源和多个所述晶体管组被配置为调节所述延迟子单元的预设延迟子电流；

多个充电支路，连接在所述晶体管组之间，所述充电支路包括电容，所述延迟子单元基于所述预设延迟子电流对所述电容充电或放电，延迟所述初始波信号的传输时间。

7.一种应用于分数锁相环的锁定指示方法，其特征在于，包括：

利用如上述权利要求1-6中任一项所述的延迟调节方法，得到延迟波信号；

利用所述延迟波信号触发触发器，以使所述触发器输出检测电平；以及

在确定所述检测电平超过预设电平的情况下，表示锁定完成。

8.一种延迟调节装置，其特征在于，包括：

第一确定模块，用于基于第一配置信息和锁定指示电路中的初始波信号，确定第一时间差，所述第一配置信息包括分数锁相环中电荷泵的偏移电流量和充放电支路的支路电流值；

第二确定模块，用于基于所述第一时间差和预设时间差，确定延迟时间，所述延迟时间表征为所述初始波信号与延迟波信号的波形延迟时间；

控制模块，用于基于所述延迟时间控制所述锁定指示电路中的延迟单元执行延迟操作，得到所述延迟波信号，其中，所述锁定指示电路被配置为基于所述延迟波信号指示所述分数锁相环的锁定状态。

9.一种锁定指示装置，其特征在于，包括：

得到模块，用于利用如上述权利要求1-6中任一项所述的延迟调节方法，得到延迟波信号；

触发模块，用于利用所述延迟波信号触发触发器，以使所述触发器输出检测电平；

第三确定模块，用于在确定所述检测电平超过预设电平的情况下，表示锁定完成。

10.一种电子设备，其特征在于，包括：

一个或多个处理器；以及

存储器，被配置为存储一个或多个程序，

其中，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现权利要求1~6中任一项所述的延迟调节方法。