CN110720177A - 用于改善锁定时间的装置和方法 - Google Patents

用于改善锁定时间的装置和方法 Download PDF

Info

Publication number
CN110720177A
CN110720177A CN201880037742.8A CN201880037742A CN110720177A CN 110720177 A CN110720177 A CN 110720177A CN 201880037742 A CN201880037742 A CN 201880037742A CN 110720177 A CN110720177 A CN 110720177A
Authority
CN
China
Prior art keywords
delay
oscillator
frequency
code
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880037742.8A
Other languages
English (en)
Inventor
W·李
M·纳斯罗拉西
K·恩谷因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110720177A publication Critical patent/CN110720177A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种用于改善锁相环的锁定时间的装置，其中，该装置包括：环形振荡器，其包括至少两个延迟级，其中每个延迟级具有可控制的延迟；以及多相频率监测器，耦接到环形振荡器以监测环形振荡器的至少两个延迟级的输出处的频率。

Description

用于改善锁定时间的装置和方法
优先权要求
本申请要求于2017年7月7日提交的题为“用于改善锁定时间的装置和方法”的序列号为62/530,063的美国临时申请的优先权权益，出于所有目的将其通过引用整体并入本文。
背景技术
在使用基于环形振荡器的锁相环的时钟系统中，多频带振荡器通常用于功率均衡、动态范围和温度漂移的调整范围。然而，现有的时钟源具有长的锁定时间，这增加了进入低功耗状态的延迟或从低功耗状态进入和离开时存在的延迟。
附图说明
通过以下给出的详细描述以及本公开的各个实施例的附图，将更充分地理解本公开的实施例，然而，不应将其理解为将本公开限制为特定的实施例，而是仅用于解释和理解。
图1A示出了根据一些实施例的能够进行粗粒度/细粒度延迟调整的环形振荡器。
图1B示出了根据一些实施例的示出针对不同的粗粒度调整和细粒度调整的频率和代码的曲线图。
图2示出了根据本公开的一些实施例的基于计数器的频率测量装置。
图3示出了根据本公开的一些实施例的具有耦接至环形振荡器的多相频率测量装置的时钟系统。
图4示出了根据本公开的一些实施例的具有用于改善锁定时间的装置的锁相环(PLL)。
图5A示出了示出传统PLL的锁定时间的时序图。
图5B示出了根据一些实施例的示出使用多相频率测量装置的PLL的减小的锁定时间的时序图。
图6示出了根据本公开的一些实施例的具有用于改善锁定时间的装置的PLL。
图7示出了根据一些实施例的用于减少锁定时间的方法的流程图。
图8示出了根据本公开的一些实施例的具有用于改善锁定时间的装置的芯片智能设备或计算机系统或SoC(片上系统)。
具体实施方式
为了节省功率，需要用于锁相环(PLL)的环形振荡器的较窄的调整范围，而其正好足以覆盖电压和温度(例如-40至125℃)漂移。为了覆盖较宽的频率范围，根据应用情况使用粗粒度调整。例如，用于诸如通用处理器之类的处理器的核心时钟的粗粒度调整范围可以在1.6GHz至4.0GHz的范围内，而细粒度调范围可以在+/-10％的范围内。在此，术语“粗粒度代码”是指用于以粗粒度的量校准或调整诸如通过电路元件的传播延迟的电参数的数字代码。
相反，术语“细粒度代码”是指用于以比由粗粒度代码使用的粗粒度的量更小的量来校准或调整电参数的数字代码。通常，在应用细粒度代码之前将粗粒度代码应用至电路元件。参照粗/细属性的术语“调整”或“校准”通常是指调节粗粒度代码或细粒度代码的值。在此，术语“代码”是指两个或更多个比特的数字签名。
校准环形振荡器的粗粒度调整/细粒度调整以选择正确的频带或目标频带可以直接影响锁相环PLL(或锁频环FLL)的锁定时间。锁定时间是一个性能参数，指示PLL或FLL何时已获得相对于参考时钟的相位和/或频率锁定。通常，当PLL被声明为锁定时，下游逻辑可以安全地使用PLL的输出。锁定时间可能会影响系统进入低功耗模式(例如睡眠状态)并返回活动模式(例如操作状态)以节省功率的频率。例如，在PLL宣告成功锁定之后，将宣告操作状态或活动状态。在某些低功耗状态下，PLL电源电压会降低或关闭，从而导致PLL失锁。为了重新获得锁定，PLL必须开始相位和频率调节，直到再次获得锁定为止。该过程耗时，并且直接影响处理器从低功耗状态进入操作状态的速度。
当加速调节粗粒度/细粒度代码的调整过程以改善锁定时间时，可能导致精度损失。由于粗粒度/细粒度校准的加速而导致的频率调整不准确可能会导致较长的锁定时间(例如，周期滑动)或在极端情况下无法锁定。
各个实施例通过多相频率测量来改善锁定时间。一些实施例描述了一种装置，该装置通过利用环形振荡器中可用的中间相位以相同的精度(如在长的或传统的频率测量时间的情况下)缩短频率测量时间。例如，监测来自环形振荡器中的各个延迟级或元件的中间相位以确定振荡器的频率。然后，将来自中间相位的该频率信息用于校准粗粒度代码，这导致朝着目标频率更快地调节振荡器频率。确定粗粒度代码后，调节细粒度代码以细调节振荡器频率以达到目标频率或所需频率。一些实施例直接示出了与环形振荡器中的级数成正比的锁定时间的改进。由于锁定时间主要由粗粒度调整决定，因此缩短的频率测量时间可以直接缩短PLL中的锁定时间。从各种实施例和附图，其他技术效果将变得明显。
在以下描述中，讨论了许多细节以提供对本公开的实施例的更彻底的解释。然而，对于本领域的技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，以框图的形式而不是详细地示出了公知的结构和装置，以避免使本公开的实施例不清楚。
注意，在实施例的相应附图中，信号用线表示。一些线可能更粗，以指示更多的组成信号路径，和/或在一个或多个末端具有箭头，以指示主要信息流向。这样的指示并不旨在是限制性的。而是，将这些线与一个或多个示例性实施例结合使用，以促进对电路或逻辑单元的更容易理解。如设计需要或倾向所指示的，任何表示的信号实际上可以包括一个或多个信号，这些信号可以沿任一方向传播，并且可以用任何合适类型的信号方案来实施。
在整个说明书中以及在权利要求书中，术语“连接”是指被连接物体之间的直接连接，例如电连接、机械连接或磁连接，而没有任何中间设备。术语“耦接”是指通过一个或多个无源或有源中间设备的直接或间接连接，例如所连接的物体之间的直接电连接、机械连接或磁性连接或间接连接。术语“电路”或“模块”可以指被布置为彼此协作以提供期望功能的一个或多个无源和/或有源组件。术语“信号”可以指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一个”、“一种”和“该”的含义包括复数形式。“在...中”的含义包括“在...中”和“在...上”。
术语“缩放”通常是指将设计(示意性和布局)从一种处理技术转换为另一种处理技术，并且随后减小其布局面积。术语“缩放”通常还指缩小同一技术节点内的布局和设备。术语“缩放”还可以指相对于另一参数(例如，电源电平)调节(例如，减慢或加速-即分别缩小或放大)信号频率。术语“基本上”、“接近”、“近似”、“靠近”和“大约”通常是指在目标值的+/-10％以内。
除非另外指定，否则使用序数形容词“第一”、“第二”和“第三”等来描述一个共同的对象，仅表示相似对象的不同实例正在被引用和并非旨在暗示如此描述的对象必须在时间、空间、等级或任何其他方式上给定顺序。
为了本公开的目的，短语“A和/或B”和“A或B”是指(A)，(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
在说明书和权利要求书中，术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“上方”、“下方”等(如果有)用于描述目的，而不一定用于描述永久性的相对位置。为了本公开的目的，等同地使用术语“自旋”和“磁矩”。更严格地讲，自旋的方向与磁矩的方向相反，并且粒子的电荷为负(例如在电子的情况下)。
为了实施例的目的，此处描述的各种电路和逻辑框中的晶体管是金属氧化物半导体(MOS)晶体管或其衍生物，其中MOS晶体管包括漏极、源极、栅极和体端子。晶体管和/或MOS晶体管衍生物还包括Tri-Gate和FinFET晶体管、圆柱型全包围栅极晶体管、隧穿FET(TFET)、方线或矩形带状晶体管、铁电FET(FeFET)或其他实现晶体管功能的设备，例如碳纳米管或自旋电子设备。MOSFET对称的源极端子和漏极端子是相同的端子，在此可以互换使用。另一方面，TFET设备具有不对称的源极和漏极端子。本领域技术人员将理解，可以使用其他晶体管，例如双极结型晶体管(BJT PNP/NPN)、BiCMOS、CMOS等，而不会脱离本公开的范围。
应当指出，图3的那些具有与任何其他附图的元件相同的附图标记(或名称)的元件可以以与所描述的方式类似的任何方式来操作或作用，但不限于此。
图1A示出了根据一些实施例的能够进行粗粒度/细粒度延迟调整的环形振荡器100。图1A示出了粗粒度/细粒度调整架构的示例，其中，粗粒度调整设定了频率目标，而细粒度调整则基于操作环境通过电容式调整来调节频率。
在该示例中，环形振荡器100具有五个延迟级或元件101。每个延迟级包括电路旋钮(circuit knobs)，以将其传播延迟(例如，从输入“in”到输出“out”的延迟)以粗粒度量和细粒度量进行调整。在一些实施例中，延迟级101包括彼此并联耦接的多个反向器(例如，101a1至101aN)，并且反向器可以被启用或禁用以增加或减小延迟级的驱动强度。在一些实施例中，可以通过打开或关闭耦接到反向器的设备MP和MN来启用或禁用每个反向器(例如101a1)。这些设备接收一个粗粒度代码，该代码确定要打开或关闭的设备，因此确定启用的反向器。在这里，粗粒度调整设备是MP1至MPN和MN1至MNN。这些设备与反向器的晶体管串联耦接。例如，反向器的p型晶体管与MP设备串联耦接，而反向器的n型晶体管与MN设备串联耦接。在一些实施例中，由电容设备C1至CN执行细粒度调整，电容设备C1至CN使用可控开关SW1至SWN耦接到延迟级的输出“out”。细代码被应用到开关SW1至SWN，其将电容设备耦接或解耦至输出节点。
在一些实施例中，开关SW1至SWN被实现为诸如n型晶体管、p型晶体管或两者的组合的设备。在一些实施例中，电容设备被实现为被配置为电容器的晶体管、金属电容器，或者晶体管和金属电容器的混合体。各个实施例不限于环形振荡器的特定架构。例如，代替MP1至MPN和MN1至MNN的粗调整设备，环形振荡器的每个延迟级可以包括用于粗调整的大电容设备和用于细调整的小电容设备，可以使用数字控制开关将电容设备添加到输出节点。虽然示出了具有五个延迟级的环形振荡器100，但是环形振荡器可以具有至少两个延迟级，它们以环形形式耦接在一起。延迟级的最大数量可以基于目标频率要求。
图1B示出了根据一些实施例的示出了针对不同的粗粒度调整和细粒度调整的频率和代码的曲线图120。该图示出，粗粒度设置选择由代码code1至codeN所标识的主频率范围，然后细粒度调整实现所选粗代码的操作频率目标，以补偿过程、电压和温度(PVT)的漂移。如上所述，PLL锁定时间性能直接受粗粒度/细粒度代码选择的影响。例如，为目标频率缓慢选择目标粗粒度代码可能会减慢PLL锁定时间。相反，尝试快速选择粗粒度代码可能会导致PLL环路稳定性问题和其他不准确性。
图2示出了根据本公开的一些实施例的基于计数器的频率测量装置200。在一些实施例中，装置200的电路耦接到振荡器101的每个延迟级。例如，振荡器100的延迟级101的输出耦接到计数器202，并且振荡器100的另一个延迟级101的输出耦接到另一个计数器202(未示出)。在一些实施例中，计数器202是递增计数器，其对耦接到计数器的延迟级的节点“out”处的信号的上升沿和/或下降沿进行计数。这样，计数器202确定延迟级的输出的频率。在其他实施例中，计数器202可以是从已知值开始递减计数的递减计数器。任何合适的计数器均可以用于实现计数器202。
在某些实施例中，计数器202的输出由触发器203采样，其中触发器203使用比PLL的参考时钟慢的时钟。例如，提供分频器205，该分频器205将参考时钟RefClk除以因子“N”，并将分频后的时钟Clk提供给触发器203以对计数器202的输出进行采样。通过使用分频后的时钟对计数器202的输出进行采样202，引入了一种过滤机制。这样，确定了更准确的频率。触发器203的输出是由振荡器的延迟级产生的信号的经测量的频率。
在各个实施例中，提供了有限状态机(FSM)204，其从环形振荡器的两个或多个延迟级的输出接收经测量的频率数据，并使用该数据来确定平均频率。然后，FSM 204将平均频率与目标频率进行比较，以确定是增加还是减少粗粒度代码的值。然后，将粗粒度代码提供给环形振荡器的所有延迟级，以进行粗粒度调整。在一示例中，测量精度为2/N(fREF)，其中，fREF是参考时钟的频率。在最小频带间隔为20MHz的环形振荡器中，所需的精度为10MHz。使用100MHz参考时钟，N为20。采用10比特粗粒度调整设计的二进制搜索算法，找到最佳频段将花费200个时钟周期。这可能会导致2微秒的锁定时间的耗费。在一些实施例中，FSM204应用图7的流程图来实现快速锁定架构。
图3示出了根据本公开的一些实施例的具有耦接至环形振荡器100的多相频率测量装置301的时钟系统300。
通过分接振荡器100的中间节点，更多的边缘(信息)可用。在一些实施例中，对于每个延迟级，多相频率监测器301具有如图2所示的结构(减去FSM 204和振荡器延迟级)。通过分接到不同的相位，频率测量精度提高了M倍。例如，对于相同数量的参考时钟周期，提高的精度为(2/(MN))fREF。为了达到相同的精度，如上所述，根据一些实施例，将锁定时间减少了M倍。在一些实施例中，由FSM 304/204对来自耦接到其相应的延迟级分接头的各种计数器的结果进行平均。平均结果提高了准确性。
为了说明如何提高精度，假设振荡频率(fosc)是40.4fREF。在对振荡器100的最终输出进行计数的原始方案中，理想的测量结果是在一个参考时钟周期之后为“41”。然而，在图3中，假设使用5级振荡器，并且在每个延迟级的输出处对频率进行计数的结果为[41 4140 40 40]。平均结果为“40.4”。通过分接不同的相位，分数精度得以提高。可以通过测量上升沿和下降沿来进行进一步的优化，从而将粗粒度的锁定时间减少2倍，例如，节省10倍的锁定时间。这样，处理器的锁定时间得以改善，从而提高了系统响应速度。改善的系统响应能力可在关闭时钟时最大化进入低功耗状态的机会。
图4示出了根据本公开的一些实施例的具有用于改善锁定时间的装置的锁相环(PLL)400。在一些实施例中，PLL 400包括如图所示耦接在一起的相位检测器(PD)、相位频率检测器(PFD)或时间-数字转换器(TDC)401、控制机402、数字环路滤波器(DLF)403、振荡器100、多相频率监测器404、分频器405、锁定检测器406和∑-Δ调制器407。PD、PFD 401根据参考时钟(RefClk)和反馈时钟(FbClk)之间的相位差来产生上/下脉冲或信号。PD是一种生成上信号和下信号的电路，这些信号代表RefClk和FbClk之间的相位差。PFD可以产生包含RefClk和FbClk之间的相位和频率差的上脉冲和下脉冲。
控制机402接收上/下脉冲并生成用于粗粒度调整和细粒度调整的数字代码。然后，数字代码由数字环路滤波器(DLF)进行滤波。DLF的输出是粗F和细F，其用于调节振荡器100的每个延迟级的延迟。分频器405接收振荡器100的输出“振荡器时钟”并将其分频以生成反馈时钟(FbClk)。在一些实施例中，∑-Δ调制器407用于产生分频器的分频比N。分频比N可以是整数或分数。
这里，示出了两个反馈环路。第一反馈环路是短环路，并且包括控制机402、DLF403、振荡器100和多相频率监测器404。第二反馈环路是较长的环路，并且包括PD或PFD、401、控制机402、DLF 403、振荡器100和分频器405。在一些实施例中，当PLL从需要PLL重新锁定的复位或低功率状态唤醒时，第一反馈环路被启用。第一反馈环路用于快速确定使振荡器输出接近目标频率的粗代码。在第一反馈环路中，分频器405和PFD 401被旁通以实现更快的响应。在一个这样的实施例中，来自PFD 401的输出上行和下行被控制机402忽略，并且来自多相频率监测器404的输出测量值被用于确定粗粒度代码。在一些实施例中，数字环路滤波器403也可以在第一反馈环路中被旁通。
在一些实施例中，多相频率监测器404监测振荡器100的每个延迟级的输出out1至outN处的频率，并确定每个延迟级的输出处的时钟频率。然后，来自每个延迟级的频率由FSM 304(这里是多相频率监测器404的一部分)平均，并且该平均输出为测量值。然后由控制机器402接收输出测量值，该控制机器调节粗粒度和/或细粒度代码以加快锁定时间。锁定检测器根据上/下信号和/或参考时钟(RefClk)和反馈时钟(FbClk)输出锁定指示器。
在FSM 304确定振荡器时钟频率接近目标频率(例如，在10％之内)之后，禁用第一反馈环路，并启用第二反馈环路。例如，控制机402现在使用上信号和下信号来控制粗粒度代码和细粒度代码，并旁通输出测量值。该切换机制可以由多路复用器(未示出)实现。由于已经由第一反馈环路确定了粗粒度代码，因此第二反馈环路使用由第一反馈环路产生的粗粒度代码来执行细粒度调节。
在一些实施例中，PD或PFD 401被时间-数字转换器(TDC)401代替，该时间-数字转换器生成指示RetClk和FbClk之间的相位误差的数字比特流。该数字比特流代替了上行/下行信号。TDC是将RefClk和FbClk之间的相位误差转换为数字输出的电路。数字输出可以采用上/下信号的形式，也可以采用其他格式编码。这些其他格式可以包括可以是表示相位误差的实数的输出。例如，实数可以指示RefClk领先FbClk 10ps。在另一个示例中，另一种格式可以指示诸如RefClk领先FbClk(例如，输出＝1)或RefClk落后于FbClk(例如，输出＝0)之类的数字。
在一些实施例中，锁定检测器406接收数字输出TDC 401以确定何时指示锁定。例如，当数字输出指示低于阈值(例如，预定的或可编程的)的误差时，锁定检测器406然后指示锁定。在一些实施例中，当启用第一反馈环路时，控制机器402忽略TDC 401的输出，并且使用输出测量来调节粗粒度代码(然后由数字环路滤波器403滤波)。一旦确定了目标粗粒度代码，就禁用第一反馈环路，然后控制机器402使用TDC 401的数字输出来调节细粒度代码。
图5A示出了时序图500，其示出了传统锁相环的锁定时间。图5B示出了根据一些实施例的示出了使用多相频率测量装置的锁相环的减少的锁定时间的时序图520。在时序图500中，锁定时间在复位之后开始(例如，导致PLL开始锁定的信号)。复位后，PLL使用其传统的反馈环路来确定粗粒度代码。一旦确定了粗粒度代码，就确定“完成”信号，并设置细粒度代码以用于最终锁定PLL。在时序图500中，使用短反馈环路在复位后立即开始从粗粒度代码搜索。这样，与在时序图500的传统情况下相比，确定粗粒度代码要更快(例如，快10倍)。一旦确定了粗粒度代码，就确定信号“完成”，并且第一反馈环路(或短反馈环路)被禁用，第二个反馈环路(或正常的长反馈环路)被启用以确定细粒度代码。一旦设置细粒度代码(例如，在容限之内)，就确定锁定信号。
图6示出了根据本公开的一些实施例的具有用于改善锁定时间的装置的PLL 600。PLL 600包括PD、PFD或TDC 601、环路滤波器603、振荡器100、多相频率监测器404、分频器405、锁定检测器606和∑-Δ调制器407。PD、PFD或TDC 601根据参考时钟(RefClk)和反馈时钟(FbClk)之间的相位差生成相位误差。如参考图4所讨论的，当使用PD、PFD时，产生上脉冲或信号和下脉冲或信号以指示相位误差。同样，当使用TDC 601时，将生成数字比特流以指示相位误差。在图6中，TDC 601用于说明该装置。环路滤波器602对相位误差进行滤波并生成细粒度代码。在这种情况下，在其容限范围内，先于细粒度代码设置确定粗粒度代码。与图4相比，此处的第一反馈环路要短得多，并用于确定粗粒度代码。第一反馈环路包括振荡器100和多相频率监测器404。第二反馈环路包括PD或TDC 601、环路滤波器602、振荡器100和分频器405。在该实施例中，粗粒度代码不通过环路滤波器602。一旦确定了粗粒度代码，则第一反馈环路被禁用并且粗粒度代码被锁定。然后，PLL使用传统的长环路(或第二环路)来调节细粒度代码。当细粒度代码接近预定的容限水平时，相位误差足够小，以使时钟检测器606声明锁定。
图7示出了根据一些实施例的用于减少锁定时间的方法的流程图700。在框701，PLL开始锁定(例如，在复位之后，时钟断电之后)。在框702处，启用第一反馈环路(或短环路)以确定粗粒度代码。在框703，FSM 304确定粗粒度代码是否导致振荡频率接近目标频率。例如，如图1B所示，选择导致目标频率基本上在该粗粒度代码的范围的中间的粗粒度代码。如果粗粒度代码仍然很远，并且需要通过粗粒度代码进一步调节延迟级的传播延迟，则过程继续到框702，并选择另一个粗粒度代码。在另一个实施例中，当目标频率大约在粗粒度代码的范围的中间时，如框704所示冻结粗粒度代码。然后，过程继续到框705，在框705中，第二反馈循环(或正常反馈模式)已启用，并且设置了细粒度代码。当细粒度代码在目标频率附近抖动时，PLL宣告锁定。
图8示出了根据本公开的一些实施例的具有用于改善锁定时间的装置的智能设备或计算机系统或SoC(片上系统)。在一些实施例中，计算设备1600代表移动计算设备，诸如计算平板、移动电话或智能电话，无线启用的电子阅读器或其他无线移动设备。将理解，一般性地示出了某些组件，并且未在计算设备1600中示出这种设备的所有组件。
在一些实施例中，根据所讨论的一些实施例，计算设备1600包括具有用于改善锁定时间的装置的第一处理器1610。根据一些实施例，计算设备1600的其他框也可以包括用于改善锁定时间的装置。本公开的各个实施例还可以包括诸如无线接口之类的在1670内的网络接口，从而可以将系统实施例结合到无线设备中，例如蜂窝电话或个人数字助理。
在一些实施例中，处理器1610(和/或处理器1690)可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑设备或其他处理装置。由处理器1610执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或其他设备的I/O(输入/输出)有关的操作、与电源管理有关的操作和/或与将计算设备1600连接到另一个设备有关的操作。处理操作还可包括与音频I/O和/或显示I/O有关的操作。
在一些实施例中，计算设备1600包括音频子系统1620，其表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。可以将用于这种功能的设备集成到计算设备1600中，或者连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收和处理的音频命令来与计算设备1600交互。
在一些实施例中，计算设备1600包括显示子系统1630。显示子系统1630表示硬件(例如，显示设备)和软件(例如，驱动器)组件，其提供视觉和/或触觉显示以供用户与计算设备1600交互。显示子系统1630包括显示界面1632，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示界面1632包括与处理器1610分离的逻辑，以执行与显示器有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入两者的触摸屏(或触摸板)设备。
在一些实施例中，计算设备1600包括I/O控制器1640。I/O控制器1640表示与与用户的交互有关的硬件设备和软件组件。I/O控制器1640可操作为管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。另外，I/O控制器1640示出了用于连接到计算设备1600的附加设备的连接点，用户可以通过附加设备与系统进行交互。例如，可以连接到计算设备1600的设备可能包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或按键设备或其他与诸如读卡器之类的特定应用程序一起使用的I/O设备或其他设备。
如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其他音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。此外，可以提供音频输出来代替，或附加到显示输出。在另一示例中，如果显示子系统1630包括触摸屏，则显示设备还充当输入设备，其可以至少部分地由I/O控制器1640管理。计算设备1600上还可以有附加按钮或开关以提供由I/O控制器1640管理的I/O功能。
在一些实施例中，I/O控制器1640管理诸如加速度计、照相机、光传感器或其他环境传感器之类的设备，或者可以包括在计算设备1600中的其他硬件。输入可以是直接用户交互的一部分，以及向系统提供环境输入以影响其操作(诸如过滤噪声、调节显示以进行亮度检测、为相机应用闪光灯或其他特征)。
在一些实施例中，计算设备1600包括电源管理1650，其管理电池电量使用、电池充电以及与省电操作有关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储设备。存储器可以包括非易失性(如果中断给存储设备的电源，则状态不会改变)和/或易失性(如果中断给存储设备的电源，则状态不确定)存储设备。存储器子系统1660可以存储应用程序数据、用户数据、音乐、照片、文档或其他数据，以及与计算设备1600的应用程序和功能的执行有关的系统数据(无论是长期的还是临时的)。
实施例的元件也被提供为机器可读介质(例如，存储器1660)用于存储计算机可执行指令(例如，用于实现本文讨论的任何其他过程的指令)。机器可读介质(例如，存储器1660)可以包括但不限于闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)或适合于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)下载，该计算机程序可以经由计算机经由通信链接(例如，调制解调器或网络连接)通过数据信号从远程计算机(例如，服务器)传输到请求计算机(例如，客户端)。
在一些实施例中，计算设备1600包括连通性1670。连接1670包括硬件设备(例如，无线和/或有线连接器和通信硬件)和软件组件(例如，驱动器、协议栈)，以使计算设备1600能够与外部装置进行通信。计算设备1600可以是单独的设备，诸如其他计算设备、无线接入点或基站以及外围设备，例如头戴式耳机、打印机或其他设备。
连接1670可包括多种不同类型的连接。概括地说，计算设备1600被示出为具有蜂窝连接1672和无线连接1674。蜂窝连接1672通常是指由无线运营商提供的蜂窝网络连接，诸如经由GSM(全球移动通信系统)或变体或衍生产品、CDMA(码分多址)或变体或衍生产品、TDM(时分多路复用)或变体或衍生产品，或其他蜂窝服务标准提供的蜂窝网络连接。无线连接(或无线接口)1674是指非蜂窝式的无线连接，可以包括个人区域网络(例如蓝牙、近场等)，局域网(例如Wi-Fi)和/或广域网区域网络(例如WiMax)或其他无线通信。
在一些实施例中，计算设备1600包括外围连接1680。外围连接1680包括进行外围连接的硬件接口和连接器以及软件组件(例如，驱动器、协议栈)。将理解的是，计算设备1600既可以是到其他计算设备的外围设备(“到”1682)，也可以具有连接到其上的外围装置(“来自”1684)。计算设备1600通常具有“对接”连接器以出于诸如管理(例如，下载和/或上传、改变、同步)计算设备1600上的内容的目的而连接到其他计算设备。另外，对接连接器可以允许计算设备连接到某些外围设备1600，该外围设备允许计算设备1600控制内容输出到例如视听或其他系统。
除了专有的对接连接器或其他专有的连接硬件之外，计算设备1600还可以经由公共或基于标准的连接器进行外围连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括许多不同的硬件接口中的任何一个)、包括迷你显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)、火线接口或其他类型。
说明书中对“一个实施例”、“一实施例”、“一些实施例”或“其他实施例”的引用是指结合包括在至少一些实施例的实施例描述的特定特征、结构或特性，但不一定是所有实施例。“一个实施例”、“一实施例”或“一些实施例”的多种出现不一定都指相同的实施例。如果说明书说明组件、特征、结构或特性“可”、“可能”或“可以”被包括在内，则可以不要求包括该特定组件、特征、结构或特性。如果说明书或权利要求书提及“一个”或“一种”元件，则并不意味着仅存在一个元件。如果说明书或权利要求书提及“附加”元件，则不排除存在一个以上附加元件。
此外，在一个或多个实施例中，可以以任何合适的方式组合特定的特征、结构、功能或特性。例如，在与第一实施例和第二实施例相关联的特定特征、结构、功能或特性不互斥的任何地方，第一实施例可以与第二实施例组合。
尽管已经结合本公开的特定实施例描述了本公开，但是根据前述描述，这些实施例的许多替代、修改和变化对于本领域技术人员将是显而易见的。本公开的实施例旨在涵盖落入所附权利要求的广泛范围内的所有这样的替代、修改和变化。
另外，为了简化图示和讨论，并且不会使本公开不清楚，在所呈现的附图中可能会或可能不会显示与集成电路(IC)芯片和其他组件的众所周知的电源/接地连接。此外，为便避免使本公开不清楚，并且还鉴于以下事实：关于这种框图布置的实现的细节高度依赖于将要实施的本公开在其内的平台(即，这些细节应该完全在本领域技术人员的能力范围内)，可以以框图形式示出布置。在阐述具体细节(例如，电路)以便描述本公开的示例实施例的情况下，对于本领域的技术人员应当显而易见的是，可以在没有这些具体细节的情况下或以这些具体细节的变化来实践本公开。因此，该描述应被认为是说明性的而不是限制性的。
以下示例涉及另外的实施例。在一个或多个实施例中的任何地方都可以使用示例中的细节。本文描述的装置的所有可选特征也可以相对于方法或过程来实现。
示例1：一种装置，包括：振荡器，其包括至少两个以环形形式耦接在一起的延迟电路，其中，每个延迟电路具有可调节的传播延迟；以及第一计数器，其耦接到至少两个延迟电路的第一延迟电路的输出；第二计数器，其耦接到至少两个延迟电路的第二延迟电路的输出，其中，根据第一计数器和第二计数器的输出来调节至少两个延迟电路的延迟。
示例2：示例1的装置，其中每个延迟电路包括控制延迟电路的第一延迟的第一电路和控制延迟电路的第二延迟的第二电路，其中第一延迟大于第二延迟。
示例3：示例1的装置包括：第一时序电路，其耦接到第一计数器的输出；第二时序电路，其耦接到第二计数器的输出。
示例4：示例3的装置包括耦接到第一时序电路和第二时序电路的分频器，其中该分频器提供时钟以对第一时序电路和第二时序电路的输入进行采样。
示例5：示例1的装置包括用于产生第一时序电路和第二时序电路的输出的平均值的逻辑。
示例6：示例1的装置包括耦接到振荡器的输出的分频器。
示例7：示例6的装置包括耦接到振荡器的输出的相位检测器、相位频率检测器或时间-数字转换器中的一个。
示例8：示例7的装置包括耦接到相位频率检测器的输出的锁定检测器。
示例9：示例8的装置包括环路滤波器，用于接收相位频率检测器的输出，其中，环路滤波器的输出耦接到振荡器。
示例10：示例9的装置，其中环路滤波器的输出用于将每个延迟电路的延迟调节第一延迟量，其中第一计数器和第二计数器的输出用于将每个延迟电路的延迟调节第二延迟量，并且其中第一延迟量短于第二延迟量。
示例11：一种装置，包括：环形振荡器，其包括至少两个延迟级，其中每个延迟级具有可控制的延迟；以及多相频率监测器，耦接到环形振荡器，以监测环形振荡器的至少两个延迟级的输出处的频率。
示例12：示例11的装置，其中，所述多相频率监测器包括对所述至少两个延迟级的相应频率进行计数的至少两个计数器。
示例13：示例11的装置包括基于至少两个延迟级的相应频率来生成平均频率的逻辑。
示例14：示例13的装置，其中所述逻辑是根据平均频率来调节环形振荡器的至少两个延迟级的延迟。
示例15：示例11的装置，其中每个延迟级包括控制该延迟级的第一延迟的第一电路和控制延迟级的第二延迟的第二电路，其中第一延迟大于第二延迟。
示例16：示例11的装置，其中，环形振荡器是锁相环的一部分。
示例17：一种系统，包括：存储器；耦接到存储器的处理器，其中处理器包括锁相环，该锁相环包括根据示例1至示例10中任一个的装置；无线接口，允许处理器与另一个设备通信。
示例18：一种系统，包括：存储器；与存储器耦接的处理器，其中处理器包括锁相环，该锁相环包括根据示例11至示例15中的任一个的装置；无线接口，允许处理器与另一设备通信。
示例19：一种装置，其包括：用于启用第一电环路的装置，该第一电环路包括振荡器和耦接至该振荡器的多相监测器；用于确定第一代码以调节振荡器的延迟电路的传播延迟的装置，其中根据多相监测器的一个或多个输出确定第一代码；用于将第一代码应用于延迟电路的装置；当锁定指示器指示振荡器的频率基本上接近目标频率时，冻结第一代码的装置；用于禁用第一电环路的装置；用于启用第二电环路的装置，第二电环路包括分频器、相位检测器、滤波器和振荡器，其中第二电环路向振荡器提供第二代码以调节延迟电路的延迟。
示例20：示例19的装置，包括用于监测相位误差并确定是增大还是减小第二代码的值的装置。
示例21：一种方法，包括：启用第一电环路，第一电环路包括振荡器和耦接到所述振荡器的多相监测器；确定第一码以调节振荡器的延迟电路的传播延迟，其中，根据多相监测器的一个或多个输出来确定第一码；将第一代码应用于延迟电路；当锁定指示器指示振荡器的频率基本接近目标频率时，冻结第一代码；禁用第一电环路；启用第二电环路，第二电环路包括分频器、位检测器、滤波器和振荡器，其中第二电环路向振荡器提供第二代码以调节延迟电路的延迟。
示例22：示例21的方法包括监测相位误差并确定是增加还是减少第二代码的值。
提供了将允许读者确定技术公开的本质和要旨的摘要。提交摘要时应理解为不会用于限制权利要求的范围或含义。所附权利要求据此被结合到详细描述中，其中每个权利要求独立地代表单独的实施例。

Claims (22)

1.一种装置，包括：
振荡器，包括至少两个以环形形式耦接在一起的延迟电路，其中每个延迟电路具有可调节的传播延迟；
第一计数器，耦接到所述至少两个延迟电路的第一延迟电路的输出；和
第二计数器，耦接到所述至少两个延迟电路的第二延迟电路的输出，其中，根据所述第一计数器和第二计数器的输出来调节所述至少两个延迟电路的延迟。
2.根据权利要求1所述的装置，其中每个延迟电路包括控制所述延迟电路的第一延迟的第一电路和控制所述延迟电路的第二延迟的第二电路，其中所述第一延迟大于所述第二延迟。
3.根据权利要求1所述的装置，包括：
第一时序电路，耦接到所述第一计数器的输出；和
第二时序电路，耦接到所述第二计数器的输出。
4.根据权利要求3所述的装置，包括耦接到所述第一时序电路和第二时序电路的分频器，其中，所述分频器提供时钟以对所述第一时序电路和第二时序电路的输入进行采样。
5.根据权利要求1所述的装置，包含用以产生所述第一时序电路和第二时序电路的输出的平均值的逻辑。
6.根据权利要求1所述的装置，包括耦接到所述振荡器的输出的分频器。
7.根据权利要求6所述的装置，包括耦接到所述振荡器的输出的相位检测器、相位频率检测器或时间-数字转换器中的一个。
8.根据权利要求7所述的装置，包括耦接到所述相位频率检测器的输出的锁定检测器。
9.根据权利要求8所述的装置，包括环路滤波器，以接收所述相位频率检测器的输出，其中所述环路滤波器的输出耦接到所述振荡器。
10.根据权利要求9所述的装置，其中，所述环路滤波器的输出用于将每个延迟电路的延迟调节第一延迟量，其中，所述第一计数器和第二计数器的输出用于将每个延迟电路的延迟调节第二延迟量，其中所述第一延迟量短于所述第二延迟量。
11.一种装置，包括：
环形振荡器，包括至少两个延迟级，其中每个延迟级具有可控制的延迟；和
多相频率监测器，耦接到所述环形振荡器，用于监测所述环形振荡器的至少两个延迟级的输出处的频率。
12.根据权利要求11所述的装置，其中，所述多相频率监测器包括对所述至少两个延迟级的相应频率进行计数的至少两个计数器。
13.根据权利要求11所述的装置，包括用于基于所述至少两个延迟级的相应频率来产生平均频率的逻辑。
14.根据权利要求13所述的装置，其中，所述逻辑用于根据所述平均频率来调节所述环形振荡器的所述至少两个延迟级的延迟。
15.根据权利要求11所述的装置，其中，每个延迟级包括控制所述延迟级的第一延迟的第一电路，以及控制所述延迟级的第二延迟的第二电路，其中，所述第一延迟大于所述第二延迟。
16.根据权利要求11所述的装置，其中，所述环形振荡器是锁相环的一部分。
17.一种系统，包括：
存储器；
处理器，耦接到所述存储器，其中，所述处理器包括锁相环，所述锁相环包括根据权利要求1至10中的任一项所述的装置；和
无线接口，允许所述处理器与另一设备通信。
18.一种系统，包括：
存储器；
处理器，耦接到所述存储器，其中，所述处理器包括锁相环，所述锁相环包括根据权利要求11至15中的任一项所述的装置；和
无线接口，允许所述处理器与另一个设备通信。
19.一种装置，包括：
用于启用第一电环路的装置，所述第一电环路包括振荡器和耦接到所述振荡器的多相监测器；
用于确定第一代码以调节所述振荡器的延迟电路的传播延迟的装置，其中根据所述多相监测器的一个或多个输出确定所述第一代码；
用于将所述第一代码应用于所述延迟电路的装置；
当锁定指示器指示所述振荡器的频率基本上接近目标频率时，冻结所述第一代码的装置；
用于禁用所述第一电环路的装置；和
用于启用第二电环路的装置，所述第二电环路包括分频器、相位检测器、滤波器和振荡器，其中，所述第二电环路向所述振荡器提供第二代码，以调节延迟电路的延迟。
20.根据权利要求19所述的装置，包括用于监测相位误差且确定是增加还是减少所述第二代码的值的装置。
21.一种方法，包括：
启用第一电环路，所述第一电环路包括振荡器和耦接到所述振荡器的多相监测器；
确定第一码以调节所述振荡器的延迟电路的传播延迟，其中，根据所述多相监测器的一个或多个输出来确定所述第一代码；
将所述第一代码应用于所述延迟电路；
当锁定指示器指示所述振荡器的频率基本接近目标频率时，冻结所述第一代码；
禁用所述第一电环路；以及
启用第二电环路，所述第二电环路包括分频器、相位检测器、滤波器和振荡器，其中所述第二电环路向所述振荡器提供第二代码以调节所述延迟电路的延迟。
22.根据权利要求21所述的方法，包括：监测相位误差并确定是增加还是减少所述第二代码的值。
CN201880037742.8A 2017-07-07 2018-06-29 用于改善锁定时间的装置和方法 Pending CN110720177A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762530063P 2017-07-07 2017-07-07
US62/530,063 2017-07-07
PCT/US2018/040349 WO2019010088A1 (en) 2017-07-07 2018-06-29 APPARATUS AND METHOD FOR REDUCING LATCH TIME

Publications (1)

Publication Number Publication Date
CN110720177A true CN110720177A (zh) 2020-01-21

Family

ID=64950325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880037742.8A Pending CN110720177A (zh) 2017-07-07 2018-06-29 用于改善锁定时间的装置和方法

Country Status (4)

Country Link
US (2) US10868523B2 (zh)
EP (1) EP3649735A4 (zh)
CN (1) CN110720177A (zh)
WO (1) WO2019010088A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111817712A (zh) * 2020-09-08 2020-10-23 深圳市汇顶科技股份有限公司 基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法
CN113225071A (zh) * 2021-07-07 2021-08-06 成都爱旗科技有限公司 一种相位校准方法、锁相环电路和电子设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202439A (ja) 2019-06-06 2020-12-17 ソニーセミコンダクタソリューションズ株式会社 位相同期回路、電子装置、および、位相同期回路の制御方法
US10756711B1 (en) * 2019-11-13 2020-08-25 Xilinx, Inc. Integrated circuit skew determination
FR3129549A1 (fr) * 2021-11-19 2023-05-26 Stmicroelectronics (Grenoble 2) Sas Générateur d'un signal vobulé
WO2024123477A1 (en) * 2022-12-06 2024-06-13 Bnsf Railway Company Computational heuristic encoder enhancement relay system
US11909405B1 (en) * 2023-01-09 2024-02-20 Infineon Technologies Ag Digital coarse locking in digital phase-locked loops
CN116582126B (zh) * 2023-07-13 2023-09-22 南京齐芯半导体有限公司 一种基于锁相回路的频带搜索方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955928A (en) * 1996-12-26 1999-09-21 Micro Magic, Inc. Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
US5815043A (en) * 1997-02-13 1998-09-29 Apple Computer, Inc. Frequency controlled ring oscillator having by passable stages
KR100422585B1 (ko) * 2001-08-08 2004-03-12 주식회사 하이닉스반도체 링 - 레지스터 제어형 지연 고정 루프 및 그의 제어방법
JP3808338B2 (ja) * 2001-08-30 2006-08-09 株式会社ルネサステクノロジ 位相同期回路
US6900675B2 (en) * 2003-09-02 2005-05-31 Standard Microsystems Corporation All digital PLL trimming circuit
US7370245B1 (en) * 2005-02-25 2008-05-06 Xilinx, Inc. Cross-correlation of delay line characteristics
JP4435723B2 (ja) * 2005-08-08 2010-03-24 株式会社ルネサステクノロジ 位相同期回路およびそれを用いた半導体集積回路装置
US7463096B2 (en) * 2006-12-07 2008-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic voltage and frequency management in integrated circuits
KR100944497B1 (ko) * 2007-06-25 2010-03-03 삼성전자주식회사 디지털 주파수 검출기 및 이를 이용한 디지털 ｐｌｌ
GB0725317D0 (en) * 2007-12-28 2008-02-06 Nokia Corp A delay chain circuit
US8456206B2 (en) 2011-06-20 2013-06-04 Skyworks Solutions, Inc. Phase-locked loop lock detect
JP2013042353A (ja) * 2011-08-16 2013-02-28 Elpida Memory Inc 半導体装置
EP2932610A4 (en) * 2012-09-07 2016-10-05 Univ Virginia Patent Found SMALL POWER TRIGGER SOURCE
US8773182B1 (en) * 2013-02-01 2014-07-08 Intel Corporation Stochastic beating time-to-digital converter (TDC)
SG11201602929XA (en) 2013-10-22 2016-05-30 Univ Michigan Dual-loop programmable and dividerless clock generator for ultra low power applications
JP6329024B2 (ja) * 2014-07-28 2018-05-23 株式会社メガチップス クロック生成回路
US10566980B2 (en) * 2018-03-19 2020-02-18 Stmicroelectronics International N.V. Use of a raw oscillator and frequency locked loop to quicken lock time of frequency locked loop

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111817712A (zh) * 2020-09-08 2020-10-23 深圳市汇顶科技股份有限公司 基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法
CN111817712B (zh) * 2020-09-08 2021-02-23 深圳市汇顶科技股份有限公司 基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法
CN113225071A (zh) * 2021-07-07 2021-08-06 成都爱旗科技有限公司 一种相位校准方法、锁相环电路和电子设备

Also Published As

Publication number Publication date
US11387815B2 (en) 2022-07-12
EP3649735A1 (en) 2020-05-13
WO2019010088A1 (en) 2019-01-10
EP3649735A4 (en) 2021-03-24
US10868523B2 (en) 2020-12-15
US20200127647A1 (en) 2020-04-23
US20210143803A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
US11387815B2 (en) Apparatus and method for improving lock time
US10712768B2 (en) Apparatus and method for extending frequency range of a circuit and for over-clocking and under-clocking
KR101754728B1 (ko) 고속 위상 고정을 위한 장치와 방법
US10707878B2 (en) Apparatus and system for digitally controlled oscillator
US9209820B2 (en) Apparatus for symmetric and linear time-to-digital converter (TDC)
US10374616B2 (en) Phase frequency detector
US11461504B2 (en) Apparatus for autonomous security and functional safety of clock and voltages including adjustment of a divider ratio
US20110215875A1 (en) Phase-locked loop circuit, semiconductor integrated circuit, electronic device, and control method of phase-locked loop circuit
US10205459B2 (en) Multi-phase fractional divider
WO2019182697A1 (en) Apparatus to improve lock time of a frequency locked loop
US9768788B2 (en) Phase-locked loop with lower power charge pump

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination