CN116454032A - 一种功率模块封装结构及制造方法 - Google Patents

一种功率模块封装结构及制造方法 Download PDF

Info

Publication number
CN116454032A
CN116454032A CN202310409961.7A CN202310409961A CN116454032A CN 116454032 A CN116454032 A CN 116454032A CN 202310409961 A CN202310409961 A CN 202310409961A CN 116454032 A CN116454032 A CN 116454032A
Authority
CN
China
Prior art keywords
chip
circuit board
conductive
block
clamping piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310409961.7A
Other languages
English (en)
Inventor
王志超
王申新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Century Goldray Semiconductor Co ltd
Original Assignee
Beijing Century Goldray Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Century Goldray Semiconductor Co ltd filed Critical Beijing Century Goldray Semiconductor Co ltd
Priority to CN202310409961.7A priority Critical patent/CN116454032A/zh
Publication of CN116454032A publication Critical patent/CN116454032A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Power Conversion In General (AREA)

Abstract

本申请公开了一种功率模块封装结构及制造方法，所述封装结构包括：电路板，电路板的同一侧具有第一导电区块和第二导电区块；第一导电区块连接有正极端，第二导电区块连接有交流端；固定在第一导电区块表面上的至少一个第一芯片，第一芯片朝向电路板的第一极与第一导电区块电连接；固定在第二导电区块表面上的至少一个第二芯片，第二芯片朝向电路板的第一极与第二导电区块电连接；第一导电夹片，第一芯片背离电路板一侧的第二极通过第一导电夹片与第二导电区块电连接；第二导电夹片，第二芯片背离电路板一侧的第二极通过第二导电夹片与负极端电连接；在垂直于电路板的方向上，第一导电夹片与第二导电夹片形成叠层结构，且具有间隙。

Description

一种功率模块封装结构及制造方法
技术领域
本申请涉及半导体领域，更具体的说，涉及一种功率模块封装结构及制造方法。
背景技术
SiC作为一种新兴功率半导体材料的代表，具有高频、耐高温和高压等特点，可以有效实现电力电子系统的高效率、小型化和轻量化，有助于设备节能及节省设备占地空间，已成为电力电子器件研究的重点。由于SiC MOSFET器件开关速度快，对回路寄生参数有比较高的要求，因而低寄生电感的模块设计，更能发挥出SiC MOSFET器件的高开关速度。
现有基于SiC MOSFET器件的功率模块的寄生电感普遍在15nH以上，由于SiCMOSFET器件开关速度快，较高的回路寄生电感，将导致不必要的振荡以及关断时刻的电压尖峰问题，从而影响模块工作运行的稳定性，容易发生模块失效。
发明内容
有鉴于此，本申请提供了一种功率模块封装结构及制造方法，所述封装结构包括：
电路板，所述电路板的同一侧具有第一导电区块和第二导电区块；所述第一导电区块连接有正极端，所述第二导电区块连接有交流端；
固定在所述第一导电区块表面上的至少一个第一芯片，所述第一芯片朝向所述电路板的第一极与所述第一导电区块电连接；
固定在所述第二导电区块表面上的至少一个第二芯片，所述第二芯片朝向所述电路板的第一极与所述第二导电区块电连接；
第一导电夹片，所述第一芯片背离所述电路板一侧的第二极通过所述第一导电夹片与所述第二导电区块电连接；
第二导电夹片，所述第二芯片背离所述电路板一侧的第二极通过所述第二导电夹片与负极端电连接；
在垂直于所述电路板的方向上，所述第一导电夹片与所述第二导电夹片形成叠层结构，且具有间隙。
优选的，在上述封装结构中，具有至少一个第一芯片组，所述第一芯片组包括在第一方向上依次排布的多个所述第一芯片；同一所述第一芯片组中，所述第一芯片的第二极通过同一所述第一导电夹片与所述第二导电区块连接；
具有至少一个第二芯片组，所述第二芯片组包括在第一方向上依次排布的多个所述第二芯片；同一所述第二芯片组中，所述第二芯片的第二极通过同一所述第二导电夹片与所述负极端连接；
其中，所述第一方向平行于所述电路板，且平行于所述第一导电区块与所述第二导电区块在所述电路板上的排布方向。
优选的，在上述封装结构中，具有N个所述第一芯片组和N个所述第二芯片组，N为大于1的正整数；
不同所述第一芯片组对应不同的所述第一导电夹片，不同所述第二芯片组对应不同的所述第二导电夹片；
对于在所述第一方向上相对的一所述第一芯片组与一所述第二芯片组，所述第一芯片组所对应的第一导电夹片与所述第二芯片组所对应的第二导电夹片在垂直于所述电路板的方向上相对设置，且具有间隙。
优选的，在上述封装结构中，在所述第一方向上，所述第一导电区块背离所述第二导电区块的一侧具有所述正极端和所述负极端，所述第二导电区块背离所述第一导电区块的一侧设置有所述交流端；
其中，在垂直于所述电路板的方向上，所述正极端背离所述电路板的一侧具有所述负极端。
优选的，在上述封装结构中，所述第一芯片背离所述电路板一侧的控制极与第一驱动端连接；
所述第二芯片背离所述电路板一侧的控制极与第二驱动端连接。
优选的，在上述封装结构中，所述封装结构还包括：
散热底板，具有相对的第一表面和第二表面；所述电路板背离所述第一导电区块的一侧与所述第一表面热接触；
与所述第一表面的四周封装固定的壳体，所述电路板、所述第一芯片和所述第二芯片位于所述壳体内；
其中，所述第一驱动端、所述第二驱动端、所述正极端、所述负极端和所述交流端均具有露出所述壳体的外接部分。
优选的，在上述封装结构中，所述第一导电夹片与所述第一芯片和所述第二导电区块焊接固定；
所述第二导电夹片与所述第二芯片和所述负极端焊接固定。
本申请另一方面还提供了一种功率模块封装结构的制造方法，所述制造方法包括：
提供一电路板；
在所述电路板的同一侧设置第一导电区块和第二导电区块；所述第一导电区块连接有正极端，所述第二导电区块连接有交流端；
在所述第一导电区块表面上至少固定一个第一芯片，在所述第二导电区块表面上至少固定一个第二芯片；其中，所述第一芯片朝向所述电路板的第一极与所述第一导电区块电连接；所述第二芯片朝向所述电路板的第一极与所述第二导电区块电连接；
将所述第一芯片背离所述电路板一侧的第二极通过第一导电夹片与所述第二导电区块电连接；
将所述第二芯片背离所述电路板一侧的第二极通过第二导电夹片与负极端电连接；
其中，在垂直于所述电路板的方向上，所述第一导电夹片与所述第二导电夹片形成叠层结构，且具有间隙。
优选的，在上述制造方法中，在所述电路板上固定所述第一芯片和所述第二芯片之后，还包括：
将所述第一芯片背离所述电路板一侧的控制极与第一驱动端连接，将所述第二芯片背离所述电路板一侧的控制极与第二驱动端连接。
优选的，在上述制造方法中，所述制造方法还包括：
在所述电路板背离所述第一导电区块的一侧设置散热底板，所述散热底板具有相对的第一表面和第二表面；所述电路板背离所述第一导电区块的一侧与所述第一表面热接触；
在所述第一表面的四周封装固定壳体，所述电路板、所述第一芯片和所述第二芯片位于所述壳体内；
其中，所述第一驱动端、所述第二驱动端、所述正极端、所述负极端和所述交流端均具有露出所述壳体的外接部分。
基于上述可知，本申请提出了一种功率模块封装结构及制造方法，在该封装结构中，第一芯片背离电路板一侧的第二极通过第一导电夹片与第二导电区块电连接；第二芯片背离电路板一侧的第二极通过第二导电夹片与负极端电连接；且在垂直于电路板的方向上，第一导电夹片与第二导电夹片形成叠层结构，使得整个换流回路的寄生参数大幅度的降低，从而提高了功率模块工作时的稳定性。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
图1为本申请一实施例提供的一种功率模块封装结构的剖面图；
图2为图1所示功率模块封装结构的俯视图；
图3为本申请又一实施例提供的一种功率模块封装结构的剖面图；
图4为图3所示功率模块封装结构的俯视图；
图5为本申请又一实施例提供的一种功率模块封装结构的剖面图；
图6为本申请又一实施例提供的一种功率模块封装结构的电路拓扑图；
图7-图10所示为本申请又一实施例提供的一种功率模块封装结构的制作方法在不同工艺步骤中的产品结构图
图11为本申请又一实施例提供的一种功率模块封装结构的制作方法在不同工艺步骤中的产品结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图1，图1为本申请一实施例提供的一种功率模块封装结构的剖面图，所述封装结构包括：
电路板1，电路板的同一侧具有第一导电区块11和第二导电区块12；第一导电区块11连接有正极端2，第二导电区块12连接有交流端3；
固定在第一导电区块11表面上的至少一个第一芯片5，第一芯片5朝向电路板1的第一极与第一导电区块11电连接；
固定在第二导电区块12表面上的至少一个第二芯片6，第二芯片6朝向电路板1的第一极与第二导电区块12电连接；
第一导电夹片7，第一芯片5背离电路板1一侧的第二极通过第一导电夹片7与第二导电区块12电连接；
第二导电夹片8，第二芯片6背离电路板1一侧的第二极通过第二导电夹片8与负极端4电连接；
在垂直于电路板1的方向上，第一导电夹片7与第二导电夹片8形成叠层结构，且具有间隙。
在该封装结构的功率模块中，一方面使用导电夹片连接芯片和导电区块，增加了芯片与导电区块的连接稳定性，从而避免芯片的翘曲和脱落，且基于导电夹片连接可使得芯片与导电区块的导通性更好，连接更加稳固；另一方面，在垂直于电路板1的方向上第一导电夹片7与第二导电夹片8形成叠层结构，且第一导电夹片7与第二导电夹片8之间存在间隙，从而能够有效的降低整个功率模块的换流回路中的寄生电感。
其中，在图1所示结构中，第一芯片5与第二芯片6可以均为功率芯片，如可以为SiCMOSFET功率芯片，且该功率芯片包括但不限于SiC MOSFET功率芯片，只需满足基于该功率芯片可形成该功率模块封装结构即可，第一电极为功率芯片的漏极，第二电极为功率芯片的源极；电路板1为PCB电路板，第一导电区块11和第二导电区12块均为位于PCB电路板上不同位置处的覆铜层，该电路板1、第一导电区块11与第二导电区块12包括但不限于上述材质的电路板1、第一导电区块11与第二导电区块12。显然，在本发明中是将功率芯片的漏极与第一导电区块11和第二导电区块12电接触连接，将功率芯片的源极基于导电夹片与其对应连接的导电区块进行连接。
在图1所示功率模块封装结构中，在第一方向上，第一导电区块11背离第二导电区块12的一侧具有正极端2和负极端4，第二导电区12背离第一导电区块11的一侧设置有交流端3；
其中，在垂直于电路板1的方向上，正极端2背离电路板1的一侧具有负极端4。
在图1所示功率模块封装结构中，具有正极端2、负极端4和交流端3。同时正极端2、负极端4和交流端3均采用平面设计，且正极端2与负极端4在第一导电区块11背离第二导电区块12的一侧采用叠层方式设置，且在实际应用中，一般采用超声波焊接方式将正极端2与负极端4和外部母排进行电气连接。
参考图1和图2，图2为图1所示功率模块封装结构的俯视图，在该方式中，具有至少一个第一芯片组，第一芯片组包括在第一方向上依次排布的多个第一芯片5；同一第一芯片组中，第一芯片5的第二极通过同一第一导电夹片7与第二导电区块12连接；
具有至少一个第二芯片组，第二芯片组包括在第一方向上依次排布的多个第二芯片6；同一第二芯片组中，第二芯片6的第二极通过同一第二导电夹片8与负极端4连接；
其中，第一方向平行于电路板1，且平行于第一导电区块11与所述第二导电区块12在电路板1上的排布方向。
图2所示方式中的电路板1上包括2个第一芯片组，2个第一芯片组均包括2个在第一方向上依次排布的第一芯片5，且在同一第一芯片组中的2个第一芯片5的第二极通过第一导电夹片7连通，从而增加两个第一芯片5之间连接的稳固性，且第一导电区块11和第二导电区块12基于第一导电夹片7连通；2个第二芯片组均包括2个在第一方向上依次排布的第二芯片6，且在同一第二芯片组中的2个第二芯片6的第二极通过第二导电夹片8连通，从而增加两个第二芯片6之间连接的稳固性。其中，位于第一导电区块11上的4个第一芯片5与位于第二导电区块上的4个第二芯片均为SiC MOSFET芯片，且在其它实施例中第一芯片5与第二芯片6也可不相同，第一芯片5和第二芯片6的数量和种类的选择包括但不限于上述芯片种类和数量，可基于实际需求设置芯片数量，确定芯片种类。
在本申请又一实施例提供的一种功率模块封装结构中，具有N个第一芯片组和N个第二芯片组，N为大于1的正整数；
不同第一芯片组对应不同的第一导电夹片7，不同第二芯片组对应不同的第二导电夹片8；
对于在第一方向上相对的一第一芯片组与一第二芯片组，第一芯片组所对应的第一导电夹片7与第二芯片组所对应的第二导电夹片8在垂直于电路板1的方向上相对设置，且具有间隙。
在图2所示的功率模块结构中包括2个第一芯片组和2个第二芯片组，在第二方向上，2个第一芯片组依次设置在第一导电区块11上；在第二方向上，2个第二芯片组依次设置在第二导电区块12上；其中，2个第一芯片组均对应设置一个第一导电夹片7，2个第二芯片组均对应设置一个第二导电夹片8，且对于在第一方向上相对设置的一第一芯片组对应的第一导电夹片7与一第二芯片组对应的第二导电夹片8在垂直于电路板1的方向上相对设置，如2图中的第一导电夹片7位于第二导电夹片8的下方，且第一导电夹片7在电路板1的阴影位于第二导电夹片8在电路板1的阴影内，在连接第二导电夹片8的过程中要使得第一导电夹片7和该第二导电夹片8之间形成间隙，防止短接的同时降低功率模块中换流回路的寄生电感。
参考图3和图4，图3为本申请又一实施例提供的一种功率模块封装结构的剖面图，图4为图3所示功率模块封装结构的俯视图，其中，图3为图4在A-A’方向的切面图。该方式中，第一芯片5背离电路板1一侧的控制极与第一驱动端9连接；
第二芯片6背离电路板1一侧的控制极与第二驱动端10连接。
在图3和图4所示方式中，在第一导电区块11设置有第一驱动端9，且第一驱动端包9括第一子驱动端91和第二子驱动端92；第二导电区块12设置有第二驱动端10，且第二驱动端10包括第三子驱动端101和第四子驱动端102。第一子驱动端91与位于第一导电区块11上的第一芯片5的控制极连接，第二子驱动端92与位于第一导电区块11上的第一芯片5表面引出的辅助源极连接；第三子驱动端101与位于第二导电区块12上的第二芯片6的控制极连接，第四子驱动端102与位于第二导电区块12上的第二芯片6表面引出的辅助源极连接，其中，第一芯片5的控制极为第一芯片5的栅极，第二芯片6的控制极为第二芯片6的栅极。当第一导电区块11上包括多个第一芯片5时，多个第一芯片5的栅极均通过打线与第一子驱动端91连接，多个第一芯片5表面引出的辅助源极均通过打线与第二子驱动端92连接；当第二导电区块12上包括多个第二芯片6时，多个第二芯片6的栅极均通过打线与第三子驱动端101连接，多个第二芯片6表面引出的辅助源极均通过打线与第四子驱动端102连接。其中，第一驱动端9与第二驱动端10均用于与外部驱动电极连接。
参考图5，图5为本申请又一实施例提供的一种功率模块封装结构的剖面图，所述封装结构还包括：
散热底板13，具有相对的第一表面S1和第二表面S2；电路板1背离第一导电区块11的一侧与第一表面S1热接触；
与第一表面S1的四周封装固定的壳体14，电路板1、第一芯片5和第二芯片6位于壳体14内；
其中，第一驱动端9、第二驱动端10、正极端2、负极端4和交流端3均具有露出壳体14的外接部分。
在图5所示封装结构中，第二表面S2设置有多个散热组件131，本实施例中以该散热组件131为铜柱为例进行说明，在该散热底板13的第二表面S2设置多个铜柱，基于多个铜柱与封装结构外部的水冷散热器相配套使用可以提高功率模块封装结构的散热效率。壳体14与散热底板13第一表面S1的四周封装固定，且电路板1、第一芯片5和第二芯片6均位于壳体14之内，从而对该功率模块内部器件进行有效的封装保护。其中，正极端2、负极端4、交流端3、第一驱动端9和第二驱动端10均具有露出壳体14的外接部分，外接部分用于与外部元器件连接。
在上述实施例中，所述第一导电夹片7与所述第一芯片5和所述第二导电区块12焊接固定；
所述第二导电夹片8与所述第二芯片6和所述负极端4焊接固定。
在上述实施例中，多个第一芯片5的源极基于第一导电夹片7和第二导电区块12连接，多个第二芯片6基于第二导电夹片8和负极端4连接。第一导电夹片7通过纳米银烧结工艺与第一芯片5和第二导电区块12表面电气互联，第二导电夹片8通过纳米银烧结工艺与第二芯片6和负极端4表面电气互联。采用纳米银烧结工艺焊接芯片与导电夹片是因为纳米银烧结后的烧结层熔点又恢复到银的常规熔点，可满足电子产品在高温下正常使用，并且银具有优异的导热导电性和良好的化学稳定性。
参考图5和图6，图6为本申请又一实施例一种功率模块封装结构的电路拓扑图，在图6中仅表示出一第一芯片5和一第二芯片6的电路连接，当为多芯片时的电路图为多个该图的并联形成，在该图中，端口A1为第二芯片6的第二极，用于与负极端4连接，端口A2为第一芯片5的第一极，用于与正极端2连接，端口A3/A4用于与交流端3连接，端口A5为第一芯片5的控制极，端口A6为第一芯片5表面引出的辅助源极，端口A7为第二芯片6的控制极，端口A8为第二芯片6表面引出的辅助源极，端口A5、端口A6、端口A7和端口A8均用于与外部驱动电极连接，第一芯片5的控制极为第一芯片5的栅极，第二芯片6的控制极为第二芯片6的栅极。其中，第一芯片5和第二芯片6是通过第一导电夹片7将第一芯片5的第二极与第二导电区块12连接，第二导电区块12与第二芯片6的第一极电连接，从而连通第一芯片5和第二芯片6。通过第二导电夹片8将第二芯片6与负极端4连通，从而使得在垂直于电路板1的方向上，第一导电夹片7与第二导电夹片8形成叠层结构，且具有间隙，基于该叠层结构，可以有效的降低整个功率模块的换流回路中的寄生电感。
本申请又一实施例还提出了一种功率模块封装结构的制造方法，所述制造方法如图7-图10所示，图7-图10所示为本申请又一实施例提供的一种功率模块制作方法在不同工艺步骤中的产品结构图，包括：
步骤S11：如图7所示，提供一电路板1；
步骤S12：如图8所示，在电路板1的同一侧设置第一导电区块11和第二导电区块12；第一导电区块11连接有正极端2，第二导电区块12连接有交流端3连接；
步骤S13：如图9所示，在第一导电区块11表面上至少固定一个第一芯片5，在第二导电区块12表面上至少固定一个第二芯片6；其中，第一芯片5朝向电路板1的第一极与第一导电区块11电连接；第二芯片6朝向电路板1的第一极与第二导电区块12电连接；
步骤S14：如图10所示，将第一芯片5背离电路板1一侧的第二极通过第一导电夹片7与第二导电区块12电连接；
步骤S15：如图1所示，将第二芯片6背离电路板1一侧的第二极通过第二导电夹片8与负极端4电连接；
其中，在垂直于电路板1的方向上，第一导电夹片7与第二导电夹片8形成叠层结构，且具有间隙。
在本实施例中的功率模块封装结构的制造方法中，在第一导电区块11上包括多个第一芯片5，将多个第一芯片5的第二极通过第一导电夹片7与第二导电区块12连接；在第二导电区块12上包括多个第二芯片6，将多个第二芯片6的第二极通过第二导电夹片8与负极端4电连接；其中，在连接过程中，要求第一导电夹片7和第二导电夹片8在垂直于电路板1的方向上形成叠层结构，且在该方向上，第一导电夹片7和第二导电夹片8之间具有间隙，从而能够有效的降低整个功率模块的换流回路中的寄生电感。
参考图3，本申请又一实施例提出了一种功率模块封装结构的制造方法，所述制造方法还包括在电路板1上固定第一芯片5和第二芯片6之后，还包括：
步骤S16：如图3所示，将第一芯片5背离电路板1一侧的控制极与第一驱动端9连接，将第二芯片6背离电路板1一侧的控制极与第二驱动端10连接。
参考图11和图5，图11为本申请又一实施例提供的一种功率模块制作方法在不同工艺步骤中的产品结构图，所述制造方法还包括：
步骤S17：如图11所示，在电路板1背离第一导电区块11的一侧设置散热底板13，散热底板13具有相对的第一表面S1和第二表面S2；电路板1背离第一导电区块11的一侧与第一表面S1热接触；
步骤S18：如图5所示，在第一表面S1的四周封装固定壳体14，电路板1、第一芯片5和第二芯片6位于壳体14内；
其中，第一驱动端9、第二驱动端10、正极端2、负极端4和交流端3均具有露出壳体14的外接部分。
在本申请又一实施例的功率模块封装结构的制造方法中，该制造方法还包括在电路板1背离导电区块的一侧设置散热底板13和在该散热底板13的第一表面S1的四周封装固定壳体14，且在该散热底板13上设置散热组件131，增加散热效率。其中，形成功率模块封装结构的具体工艺流程包括：第一步：芯片一次焊接，芯片一次焊接是指将该功率模块内的所有芯片与电路板进行焊接；第二步：一次键合，一次键合是指将芯片栅极与芯片表面的辅助源极与导电区块上的驱动端进行连接；第三步：电路板(DBC)焊接，电路板焊接是指将电路板1与散热底板13进行焊接固定；第四步：外壳装配，将与散热底板1第一表面S1固定的部分壳体进行封装；第五步：二次键合，二次键合是指将导电夹片和芯片或导电区块连接；第六步：灌胶固化和外盖装配。
基于上述可知，本申请提出了一种功率模块封装结构及制造方法，在该封装结构的功率模块中，第一芯片5背离电路板1一侧的第二极通过第一导电夹片7与第二导电区块12电连接；第二芯片6背离电路板1一侧的第二极通过第二导电夹片8与负极端4电连接；且在垂直于电路板1的方向上，第一导电夹片7与第二导电夹片8形成叠层结构。该封装结构一方面使用导电夹片连接芯片和导电区块，增加芯片与导电区块的连接稳定性，避免芯片的翘曲和脱落，且基于导电夹片连接可使得芯片与导电区块的导通性更好，连接更加稳固；另一方面，在垂直于电路板1的方向上，使得第一导电夹片7与第二导电夹片8形成叠层结构，且存在间隙，从而有效的降低整个功率模块的换流回路中的寄生电感。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于其与实施例公开的结构相对应，所以描述的比较简单，相关之处参见结构部分说明即可。
需要说明的是，在本申请的描述中，需要理解的是，幅图和实施例的描述是说明性的而不是限制性的。贯穿说明书实施例的同样的幅图标记标识同样的结构。另外，处于理解和易于描述，幅图可能夸大了一些层、膜、面板、区域等厚度。同时可以理解的是，当诸如层、膜、区域或基板的元件被称作“在”另一元件“上”时，该元件可以直接在其他元件上或者可以存在中间元件。另外，“在…上”是指将元件定位在另一元件上或者另一元件下方，但是本质上不是指根据重力方向定位在另一元件的上侧上。
术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种功率模块封装结构，其特征在于，所述封装结构包括：
电路板，所述电路板的同一侧具有第一导电区块和第二导电区块；所述第一导电区块连接有正极端，所述第二导电区块连接有交流端；
固定在所述第一导电区块表面上的至少一个第一芯片，所述第一芯片朝向所述电路板的第一极与所述第一导电区块电连接；
固定在所述第二导电区块表面上的至少一个第二芯片，所述第二芯片朝向所述电路板的第一极与所述第二导电区块电连接；
第一导电夹片，所述第一芯片背离所述电路板一侧的第二极通过所述第一导电夹片与所述第二导电区块电连接；
第二导电夹片，所述第二芯片背离所述电路板一侧的第二极通过所述第二导电夹片与负极端电连接；
在垂直于所述电路板的方向上，所述第一导电夹片与所述第二导电夹片形成叠层结构，且具有间隙。
2.根据权利要求1所述的封装结构，其特征在于，具有至少一个第一芯片组，所述第一芯片组包括在第一方向上依次排布的多个所述第一芯片；同一所述第一芯片组中，所述第一芯片的第二极通过同一所述第一导电夹片与所述第二导电区块连接；
具有至少一个第二芯片组，所述第二芯片组包括在第一方向上依次排布的多个所述第二芯片；同一所述第二芯片组中，所述第二芯片的第二极通过同一所述第二导电夹片与所述负极端连接；
其中，所述第一方向平行于所述电路板，且平行于所述第一导电区块与所述第二导电区块在所述电路板上的排布方向。
3.根据权利要求2所述的封装结构，其特征在于，具有N个所述第一芯片组和N个所述第二芯片组，N为大于1的正整数；
不同所述第一芯片组对应不同的所述第一导电夹片，不同所述第二芯片组对应不同的所述第二导电夹片；
对于在所述第一方向上相对的一所述第一芯片组与一所述第二芯片组，所述第一芯片组所对应的第一导电夹片与所述第二芯片组所对应的第二导电夹片在垂直于所述电路板的方向上相对设置，且具有间隙。
4.根据权利要求2所述的封装结构，其特征在于，在所述第一方向上，所述第一导电区块背离所述第二导电区块的一侧具有所述正极端和所述负极端，所述第二导电区块背离所述第一导电区块的一侧设置有所述交流端；
其中，在垂直于所述电路板的方向上，所述正极端背离所述电路板的一侧具有所述负极端。
5.根据权利要求1所述的封装结构，其特征在于，所述第一芯片背离所述电路板一侧的控制极与第一驱动端连接；
所述第二芯片背离所述电路板一侧的控制极与第二驱动端连接。
6.根据权利要求5所述的封装结构，其特征在于，所述封装结构还包括：
散热底板，具有相对的第一表面和第二表面；所述电路板背离所述第一导电区块的一侧与所述第一表面热接触；
与所述第一表面的四周封装固定的壳体，所述电路板、所述第一芯片和所述第二芯片位于所述壳体内；
其中，所述第一驱动端、所述第二驱动端、所述正极端、所述负极端和所述交流端均具有露出所述壳体的外接部分。
7.根据权利要求1所述的封装结构，其特征在于，所述第一导电夹片与所述第一芯片和所述第二导电区块焊接固定；
所述第二导电夹片与所述第二芯片和所述负极端焊接固定。
8.一种功率模块封装结构的制造方法，其特征在于，所述制造方法包括：
提供一电路板；
在所述电路板的同一侧设置第一导电区块和第二导电区块；所述第一导电区块连接有正极端，所述第二导电区块连接有交流端；
在所述第一导电区块表面上至少固定一个第一芯片，在所述第二导电区块表面上至少固定一个第二芯片；其中，所述第一芯片朝向所述电路板的第一极与所述第一导电区块电连接；所述第二芯片朝向所述电路板的第一极与所述第二导电区块电连接；
将所述第一芯片背离所述电路板一侧的第二极通过第一导电夹片与所述第二导电区块电连接；
将所述第二芯片背离所述电路板一侧的第二极通过第二导电夹片与负极端电连接；
其中，在垂直于所述电路板的方向上，所述第一导电夹片与所述第二导电夹片形成叠层结构，且具有间隙。
9.根据权利要求8所述的制造方法，其特征在于，在所述电路板上固定所述第一芯片和所述第二芯片之后，还包括：
将所述第一芯片背离所述电路板一侧的控制极与第一驱动端连接，将所述第二芯片背离所述电路板一侧的控制极与第二驱动端连接。
10.根据权利要求9所述的制造方法，其特征在于，所述制造方法还包括：
在所述电路板背离所述第一导电区块的一侧设置散热底板，所述散热底板具有相对的第一表面和第二表面；所述电路板背离所述第一导电区块的一侧与所述第一表面热接触；
在所述第一表面的四周封装固定壳体，所述电路板、所述第一芯片和所述第二芯片位于所述壳体内；
其中，所述第一驱动端、所述第二驱动端、所述正极端、所述负极端和所述交流端均具有露出所述壳体的外接部分。
CN202310409961.7A 2023-04-17 2023-04-17 一种功率模块封装结构及制造方法 Pending CN116454032A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310409961.7A CN116454032A (zh) 2023-04-17 2023-04-17 一种功率模块封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310409961.7A CN116454032A (zh) 2023-04-17 2023-04-17 一种功率模块封装结构及制造方法

Publications (1)

Publication Number Publication Date
CN116454032A true CN116454032A (zh) 2023-07-18

Family

ID=87128346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310409961.7A Pending CN116454032A (zh) 2023-04-17 2023-04-17 一种功率模块封装结构及制造方法

Country Status (1)

Country Link
CN (1) CN116454032A (zh)

Similar Documents

Publication Publication Date Title
CN107195623B (zh) 一种双面散热高可靠功率模块
WO2018227655A1 (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
EP3107120B1 (en) Power semiconductor module
JP4885046B2 (ja) 電力用半導体モジュール
US9159715B2 (en) Miniaturized semiconductor device
TW201921613A (zh) 電子裝置
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
CN112018049A (zh) 一种芯片封装结构及一种电子设备
TWI446462B (zh) 功率模組
JP2012074730A (ja) 電力用半導体モジュール
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
CN116314066A (zh) 一种功率设备和功率模组
CN116454032A (zh) 一种功率模块封装结构及制造方法
CN115064512A (zh) 一种双面散热高频大功率模组及其制作方法
JP7290420B2 (ja) パワー半導体装置
JP2014096412A (ja) 半導体モジュール
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN214672580U (zh) 集成晶闸管模块的新型封装结构
CN219204353U (zh) 一种功率模块和电子设备
CN214672582U (zh) 集成igbt模块的新型封装结构
CN217588898U (zh) 半导体器件的封装结构及电子设备
CN220556592U (zh) 一种dpim三相整流模块
CN215644461U (zh) 一种功率模块及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination