CN116450562A - 一种解耦设计的服务器结构 - Google Patents

一种解耦设计的服务器结构 Download PDF

Info

Publication number
CN116450562A
CN116450562A CN202310476287.4A CN202310476287A CN116450562A CN 116450562 A CN116450562 A CN 116450562A CN 202310476287 A CN202310476287 A CN 202310476287A CN 116450562 A CN116450562 A CN 116450562A
Authority
CN
China
Prior art keywords
server
interface
management
board
cpld
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310476287.4A
Other languages
English (en)
Inventor
田硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202310476287.4A priority Critical patent/CN116450562A/zh
Publication of CN116450562A publication Critical patent/CN116450562A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multi Processors (AREA)

Abstract

本发明涉及一种解耦设计的服务器结构，涉及服务器领域。本发明包括：两个服务器主板，服务器主板电连接水平硬盘背板、后Riser卡，OCP网卡和管理板，水平硬盘背板电连接若干硬盘；在管理板上：BMC芯片利用总线分别连接两个服务器主板；BMC芯片连接RJ45网口；BMC芯片的视频端口连接VGA显示接口和DP显示接口；BMC芯片电连接CPLD，CPLD电连接LED状态指示灯，CPLD通过TACH接口和PWM接口电连接风扇模组；CPLD利用总线分别连接两个服务器主板；两个USB管理控制器分别利用PCIE总线连接两个服务器主板，两个USB管理控制器经多路复用器连接USB接口；时钟生成器为两个服务器主板上的CPU提供外部时钟。本申请能够释放BMC功能，并简化服务器主板。

Description

一种解耦设计的服务器结构
技术领域
本发明涉及服务器设计领域，尤其涉及一种解耦设计的服务器结构。
背景技术
服务器的处理器存在多样化发展，服务器的应用场景，用户需求和软件负载不同。对于客户不同的处理器平台需求，服务器厂商通常会推出相对应的服务器主板，扩展卡，机箱等。这无疑带来许多问题：一个是服务器研发成本高；另一个是相同部件互不兼容导致的重复研发投入与浪费。因此，服务器模块化设计应运而生，此种设计方式将系统分成机箱，主板，管理板，前窗存储，后窗扩展等各模块。将各个模块之间的接口标准化，各个模块内保留客制化空间，允许灵活配置，满足客户对服务器差异化和定制化的需求。以Intel CPU平台2U通用服务器机箱为例机箱由前窗硬盘，垂直硬盘背板，风扇模组，服务器主板，后Riser卡，DCSCM卡，OCP网卡组成。硬盘背板垂直放置于硬盘与风扇模组之间并通过Cable与主板连接；服务器主板为双路主板位于机箱中间位置；DCSCM卡，OCP NIC卡安装于机箱后窗底部，通过金手指与主板共面连接。后Riser卡通过金手指垂直安装于主板对应的PCIE插槽中。BMC采用模块化设计后从传统主板移至DCSCM模块中，通过GENZ 4C+连接器与主板相连，由于4C+金手指PIN资源数量有限，无法满足主板与BMC间信号互联需求，故DCSCM模块中增加FPGA芯片，利用时分复用功能将GPIO，I2C，UART等低速信号整合到LVDS总线传输到主板FPGA芯片。
现有服务器模块化设计方案仅是将服务器的BMC单元做模块化设计，主板的规模尺寸虽有一定的缩小，但就板材利用率来讲并未有显著变化；其二，采用DCSCM模块化设计，整机架构相比传统BMC&CPU On Board方案增加了一个FPGA，不仅增加了物料成本，同时也增加了研发投入。其三，BMC从主板脱离后，BMC到部分主板芯片走线距离增长，导致BMC部分功能无法使用，如PWM、TACH、ADC功能，这也一定程度上造成了资源浪费。此外，通用服务器主板为双路设计，对于单路机箱仍然需要重新开发，兼容性较差，且如果更换其他CPU平台主板，更换CPU主板成本较高。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本发明提供一种解耦设计的服务器结构。
本发明提供一种解耦设计的服务器结构，包括：两个服务器主板，所述服务器主板电连接水平硬盘背板、后Riser卡、OCP网卡和管理板，所述水平硬盘背板电连接若干所述硬盘；
其中：所述管理板上配置包括BMC芯片、CPLD、USB管理控制器和时钟生成器；所述BMC芯片利用总线分别连接两个所述服务器主板；所述BMC芯片连接PHY芯片，所述PHY芯片连接RJ45网口；所述BMC芯片的视频端口连接VGA显示接口和DP显示接口；所述BMC芯片电连接所述CPLD，所述CPLD电连接LED状态指示灯，所述CPLD通过TACH接口和PWM接口电连接风扇模组；所述CPLD利用总线分别连接两个所述服务器主板；两个所述USB管理控制器分别利用PCIE总线连接两个所述服务器主板，两个所述USB管理控制器经多路复用器连接USB接口；所述时钟生成器为两个所述服务器主板上的CPU提供外部时钟。
更进一步地，所述水平硬盘背板、所述服务器主板和所述管理板水平设置于机箱中，所述硬盘设置于所述机箱的前窗，所述OCP网卡设置于所述机箱的后窗，所述风扇模组沿所述机箱宽度方向设置于所述服务器主板和所述管理板之间，所述后Riser卡沿所述机箱的宽度方向垂直设置于所述机箱靠近后窗处。
更进一步地，所述服务器主板配置结构为：CPU插槽，设置于所述CPU插槽的两边并与所述CPU插槽连接的DDR内存插槽，连接所述CPU插槽的CPU_VR和PCIE高速连接器，设置于所述服务器主板一端的GENZ 4C连接器，设置于所述服务器主板另一端的GENZ 4C+连接器和设置于所述服务器主板的HPCE连接器；所述GENZ 4C连接器作为所述服务器主板与所述水平硬盘背板之间的信号连接器，所述GENZ 4C+连接器作为所述服务器主板和所述管理板之间的信号连接器，所述HPCE连接器作为所述服务器主板的电源连接器，所述CPU_VR用于给CPU供电。
更进一步地，所述GENZ 4C+连接器为所述服务器主板和所述管理板之间提供了I3C总线、EDSF总线、UART总线、eSPI总线、I2C总线和PCIE总线对接口。
更进一步地，所述BMC芯片电连接DRAM；所述BMC芯片通过SPI总线连接两个BMC闪存，所述BMC闪存配置BMC芯片固件，支持BMC固件的冗余设置；所述BMC芯片通过EMMC端口连接EMMC存储器。
更进一步地，所述BMC芯片通过板内UART总线、I2C总线和GPIO电连接所述CPLD；所述BMC芯片通过板间的PCIE总线、I3C总线、EDSF总线、eSPI总线和I2C总线分别连接两个所述服务器主板。
更进一步地，所述CPLD通过板内UART总线连接USB转UART控制器，所述USB转USRT控制器连接typeC接口，所述typeC接口通过软件配置支持对两个节点进行管理；所述CPLD通过板间UART总线分别连接两个所述服务器主板。
更进一步地，两个所述USB管理控制器经板间PCIE总线分别连接两个所述服务器主板，两个所述USB管理控制器的USB2.0和USB3.0端口分别通过板内USB总线连接两个MUX，一个MUX作为USB2.0的多路复用器连接一个USB2.0接口，一个MUX作为USB3.0的多路复用器连接一个USB3.0接口，USB2.0接口和USB3.0接口通过软硬件热切换实现双节点分时访问。
更进一步地，所述RJ45网口通过软件配置支持对两个节点进行管理；所述BMC芯片的视频端口连接VGA显示接口和DP显示接口，所述VGA显示接口和所述DP显示接口分别配置为两个节点的显示输出。
更进一步地，所述后Riser卡通过PCIE总线连接所述服务器主板，所述OCP网卡通过OCP接口连接所述服务器主板。
本发明实施例提供的上述技术方案与现有技术相比具有如下优点：
本发明将设置于主板上的风扇模组管理电路和状态指示电路设置于所述管理板上，一方面，所述管理板上的BMC芯片能够通过板内总线与所述CPLD配合控制所述风扇模组、管理服务器状态指示，无需所述管理板和所述服务器主板之间接口及额外FPGA的支持，相比现有技术而言，既释放了所述BMC芯片的功能，避免了资源的浪费，又省去额外的FPGA，降低了总体成本。将风扇模组及相关的管理电路从主板转移到管理板，还降低服务器主板的规模，使得主板更新换代的成本更加低，能够促进产品的升级。
本发明中，所述管理板上的两个USB管理控制器经PCIE总线分别连接两个服务器主板，两个所述USB管理控制器经多路控制器连接USB接口，支持在所述管理板上连接服务器主板所需的USB设备。
本发明中，所述管理板上配置为两个所述服务器主板提供外部时钟的时钟生成器，统一服务器主板时钟，便于管理板管理两个服务器主板所形成的节点。
对于，本发明中的所述服务器主板，由于时钟、风扇模组管理电路、状态指示电路减少，使得主板尺寸规模最小化，PCB成本大幅下降，采用标准化的接口设计也便于通过更换所述服务器主板，将机箱灵活配置为单路，单路双节点，双路服务器，配置更灵活。
所述BMC芯片连接PHY芯片，所述PHY芯片连接RJ45网口。所述RJ45网口通过软件配置支持对两个节点进行管理。所述BMC芯片的视频端口连接VGA显示接口和DP显示接口，所述VGA显示接口和所述DP显示接口分别配置为两个节点的显示输出。所述CPLD通过板间的UART总线与两个服务器主板所形成的节点通讯，实现双节点Logic处理。所述CPLD的UART接口连接USB转UART控制器，所述USB转USRT控制器连接typeC接口。所述typeC接口通过软件配置支持对两个节点进行管理。
所述水平硬盘背板、所述服务器主板和所述管理板水平设置于机箱中，所述硬盘设置于所述机箱的前窗，所述OCP网卡设置于所述机箱的后窗，所述风扇模组沿所述机箱宽度方向设置于所述服务器主板和所述管理板之间，所述后Riser卡沿所述机箱的宽度方向垂直设置于所述机箱靠近后窗处。所述机箱延长度方向的通风性好，有利于服务器散热。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种解耦设计的服务器结构的示意图；
图2为本发明实施例提供的服务器主板的结构示意图；
图3为本发明实施例提供的管理板架构以及管理板与服务器主板之间连接关系的示意图。
图中标号及含义如下：
1、机箱，2、硬盘，3、水平硬盘背板，4、服务器主板，5、管理板，6、风扇模组，7、后Riser卡，8、OCP网卡。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为使本发明实施例的技术方案更加清楚，对文中涉及到的英文名词进行解释：
Riser卡：是插在PCIe接口上的功能扩展卡或转接卡。OCP网卡：OCP项目组定义的新一代网卡。BMC芯片：基板管理控制芯片。CPLD：复杂可编程逻辑器。VGA：VGA(VideoGraphics Array)视频图形阵列是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA显示接口即采用VGA标准输出数据的专用接口。VGA显示接口共有15针，分成3排，每排5个孔。DP显示接口：DisplayPort(简称DP)是一个由PC及芯片制造商联盟开发，视频电子标准协会(VESA)标准化的数字式视频接口标准。该接口免认证、免授权金，主要用于视频源与显示器等设备的连接，并也支持携带音频、USB和其他形式的数据。MUX：多路复用器。DRAM：动态随机存储器。
实施例1
参阅图1所示，本发明实施例提供一种解耦设计的服务器结构，包括：机箱1、硬盘2、水平硬盘背板3、服务器主板4、管理板5、风扇模组6、后Riser卡7和OCP网卡8。机箱中设置两个所述服务器主板，两个所述服务器主板电连接水平硬盘背板，所述水平硬盘背板电连接若干所述硬盘，所述服务器主板电连接OCP网卡，所述服务器主板电连接管理板，两个所述服务器主板分别电连接两个后Riser卡。
本发明对所述服务器主板4进行最小化设计，如图2所示，在所述服务器主板4中，将现有主板方案中的风扇模组、CPLD单元和PCI E X16 CEM插槽移除，仅保留如下结构：CPU插槽，设置于所述CP U插槽的两边并与所述CPU插槽连接的DDR内存插槽，连接所述CP U插槽的CPU_VR和PCIE高速连接器，设置于所述服务器主板4一端的GENZ 4C连接器，设置于所述服务器主板4另一端的GENZ 4C+连接器和设置于所述服务器主板4的HPCE连接器。
其中，所述GENZ 4C连接器作为所述服务器主板4与所述水平硬盘背板3之间的信号连接器，所述GENZ 4C+连接器作为所述服务器主板4和所述管理板5之间的信号连接器，所述HPCE连接器作为所述服务器主板4的电源连接器。所述DDR内存插槽连接内存，所述CPU_VR用于给插接在所述CPU插槽的CPU供电。在未增加物料成本下，通过简化所述服务器主板4的元件使得主板尺寸规模最小化，PCB成本大幅下降。采用标准化的接口设计也便于通过更换所述服务器主板，将机箱灵活配置为单路，单路双节点，双路服务器，配置更灵活。
在电路结构上，所述服务器主板4通过GENZ 4C+连接器连接所述管理板5，所述GENZ 4C+连接器为所述服务器主板4和所述管理板5之间提供了I3C总线、EDSF总线、UART总线、eSPI总线、I2C总线和PCIE总线对接口，相比现有的DCSCM模块，在接口要求方面简化了LVDS总线设计。具体实施过程中，参阅图3所示，所述管理板5上配置包括BMC芯片、CPLD、USB管理控制器和时钟生成器。
其中，所述BMC芯片采用支持Dual Host管理的AST2700。所述BMC芯片利用经由所述GENZ 4C+连接器的PCIE总线、I3C总线、EDSF总线、eSPI总线和I2C总线分别连接两个所述服务器主板4，所述BMC芯片支持对两个由所述服务器主板4形成的节点进行管控。所述BMC芯片连接DRAM。所述BMC芯片通过SPI总线连接两个BMC闪存，所述BMC闪存配置BMC芯片固件，支持BMC固件的冗余设置。所述BMC芯片通过EMMC端口连接EMMC存储器。所述BMC芯片连接PHY芯片，所述PHY芯片连接RJ45网口。所述RJ45网口通过软件配置支持对两个节点进行管理。所述BMC芯片的视频端口连接VGA显示接口和DP显示接口，所述VGA显示接口和所述DP显示接口分别配置为两个节点的显示输出。
所述BMC芯片电连接所述CPLD，具体的，所述BMC芯片通过板内UART总线、I2C总线和GPIO电连接所述CPLD。所述CPLD通过GPIO电连接设置于所述机箱后窗的LED状态指示灯，所述LED状态指示灯为80端口LED指示灯，用于指示服务器状态。所述CPLD通过TACH接口和PWM接口电连接所述风扇模组6，用于根据服务器状态和风扇转速控制所述风扇模组。所述CPLD利用经由所述GENZ 4C+连接器的UART总线分别连接两个所述服务器主板4，所述CPLD通过板间的UART总线与两个节点通讯，实现双节点Logic处理。所述CPLD的UART接口连接USB转UART控制器，所述USB转USRT控制器连接typeC接口。一种优选地USB转UART控制器型号为CP2105，CP2105为USB转双UART桥接控制器。所述typeC接口通过软件配置支持对两个节点进行管理。
所述管理板5上配置两个所述USB管理控制器，所述USB管理控制器支持PEIE到USB的转换，一种可行的所述USB管理控制器的型号为μPD720201。两个所述USB管理控制器分别利用经由两个所述GENZ 4C+连接器的PCIE总线连接两个所述服务器主板4。两个所述USB管理控制器的USB2.0和USB3.0端口分别连接两个MUX，一个MUX作为USB2.0的多路复用器连接一个USB2.0接口，一个MUX作为USB3.0的多路复用器连接一个USB3.0接口。USB2.0接口和USB3.0接口通过软硬件热切换实现双节点分时访问。
所述时钟生成器为两个所述服务器主板4上的CPU提供外部时钟，一种可行的所述时钟生成器的型号为CK440。
本发明将现有技术中设置于主板上的风扇模组管理电路和状态指示电路设置于所述管理板5上，一方面，所述管理板5上的BMC芯片能够通过板内总线与所述CPLD配合控制所述风扇模组6、管理服务器状态指示，无需所述管理板5和所述服务器主板4之间接口及额外FPGA的支持，相比现有技术而言，既释放了所述BMC芯片的功能，避免了资源的浪费，又省去额外的FPGA，降低了总体成本。
将所述风扇模组6及CPLD从主板转移到所述管理板5上，还降低所述服务器主板4的规模，使得主板更新换代的成本更加低，能够促进产品的升级。本发明中，所述管理板5上的两个USB管理控制器经PCIE总线分别连接两个服务器主板，两个所述USB管理控制器经多路控制器连接USB接口，支持在所述管理板上连接服务器主板所需的USB设备。本发明中，所述管理板上配置为两个所述服务器主板提供外部时钟的时钟生成器，统一服务器主板时钟，便于管理板管理两个服务器主板所形成的节点。所述BMC芯片连接PHY芯片，所述PHY芯片连接RJ45网口。所述RJ45网口通过软件配置支持对两个节点进行管理。所述BMC芯片的视频端口连接VGA显示接口和DP显示接口，所述VGA显示接口和所述DP显示接口分别配置为两个节点的显示输出。所述CPLD通过板间的UART总线与两个服务器主板所形成的节点通讯，实现双节点Logic处理。所述CPLD的UART接口连接USB转UART控制器，所述USB转USRT控制器连接typeC接口。所述typeC接口通过软件配置支持对两个节点进行管理。
所述后Riser卡通过PCIE总线连接所述服务器主板4，所述OCP网卡通过OCP接口连接所述服务器主板4。
在结构上，所述水平硬盘背板3、所述服务器主板4和所述管理板5水平设置于机箱中，所述硬盘2设置于所述机箱1的前窗，所述OCP网卡8设置于所述机箱1的后窗，所述风扇模组6沿所述机箱1的宽度方向设置于所述服务器主板4和所述管理板5之间，所述后Riser卡7沿所述机箱1的宽度方向垂直设置于所述机箱1靠近后窗处。具体的，若干所述硬盘2设置于所述机箱1前窗，所述硬盘2电连接水平设置于所述机箱1中的所述水平硬盘背板3，所述水平硬盘背板3通过GENZ 4C连接器连接水平设置于所述机箱1中部的所述服务器主板4。所述管理板5水平设置于远离所述水平硬盘背板的所述服务器主板4一端，并通过GENZ 4C+连接器与所述服务器主板连接，所述风扇模组6沿所述机箱1的宽度方向设置于所述服务器主板4和所述管理板5之间，并通过PWM和TACH信号线连接到所述管理板5上的CPLD。所述后Riser卡7沿所述机箱1的宽度方向垂直设置于所述机箱1靠近后窗处。在所述机箱1前窗为E1.S硬盘的情况下，所述水平硬盘背板3采用GENZ 4C连接器与所述服务器主板4连接可省去前窗Cable，降低系统复杂度，同时没有垂直于所述机箱1长度方向的板卡，使得所述机箱容易进风，优化服务器的散热。
在本发明所提供的实施例中，应该理解到，所揭露的结构，可以通过其它的方式实现。例如，以上所描述的结构实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，结构或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种解耦设计的服务器结构，其特征在于，包括：两个服务器主板，所述服务器主板电连接水平硬盘背板、后Riser卡、OCP网卡和管理板，所述水平硬盘背板电连接若干所述硬盘，
其中：所述管理板上配置包括BMC芯片、CPLD、USB管理控制器和时钟生成器；所述BMC芯片利用总线分别连接两个所述服务器主板；所述BMC芯片连接PHY芯片，所述PHY芯片连接RJ45网口；所述BMC芯片的视频端口连接VGA显示接口和DP显示接口；所述BMC芯片电连接所述CPLD，所述CPLD电连接LED状态指示灯，所述CPLD通过TACH接口和PWM接口电连接风扇模组；所述CPLD利用总线分别连接两个所述服务器主板；两个所述USB管理控制器分别利用PCIE总线连接两个所述服务器主板，两个所述USB管理控制器经多路复用器连接USB接口；所述时钟生成器为两个所述服务器主板上的CPU提供外部时钟。
2.根据权利要求1所述的一种解耦设计的服务器结构，其特征在于，所述水平硬盘背板、所述服务器主板和所述管理板水平设置于机箱中，所述硬盘设置于所述机箱的前窗，所述OCP网卡设置于所述机箱的后窗，所述风扇模组沿所述机箱宽度方向设置于所述服务器主板和所述管理板之间，所述后Riser卡沿所述机箱的宽度方向垂直设置于所述机箱靠近后窗处。
3.根据权利要求1所述的一种解耦设计的服务器结构，其特征在于，所述服务器主板配置结构为：CPU插槽，设置于所述CPU插槽的两边并与所述CPU插槽连接的DDR内存插槽，连接所述CPU插槽的CPU_VR和PCIE高速连接器，设置于所述服务器主板一端的GENZ 4C连接器，设置于所述服务器主板另一端的GENZ 4C+连接器和设置于所述服务器主板的HPCE连接器；所述GENZ 4C连接器作为所述服务器主板与所述水平硬盘背板之间的信号连接器，所述GENZ 4C+连接器作为所述服务器主板和所述管理板之间的信号连接器，所述HPCE连接器作为所述服务器主板的电源连接器，所述CPU_VR用于给CPU供电。
4.根据权利要求3所述的一种解耦设计的服务器结构，其特征在于，所述GENZ 4C+连接器为所述服务器主板和所述管理板之间提供了I3C总线、EDSF总线、UART总线、eSPI总线、I2C总线和PCIE总线对接口。
5.根据权利要求1所述的一种解耦设计的服务器结构，其特征在于，所述BMC芯片电连接DRAM；所述BMC芯片通过SPI总线连接两个BMC闪存，所述BMC闪存配置BMC芯片固件，支持BMC固件的冗余设置；所述BMC芯片通过EMMC端口连接EMMC存储器。
6.根据权利要求1所述的一种解耦设计的服务器结构，其特征在于，所述BMC芯片通过板内UART总线、I2C总线和GPIO电连接所述CPLD；所述BMC芯片通过板间的PCIE总线、I3C总线、EDSF总线、eSPI总线和I2C总线分别连接两个所述服务器主板。
7.根据权利要求1所述的一种解耦设计的服务器结构，其特征在于，所述CPLD通过板内UART总线连接USB转UART控制器，所述USB转USRT控制器连接typeC接口，所述typeC接口通过软件配置支持对两个节点进行管理；所述CPLD通过板间UART总线分别连接两个所述服务器主板。
8.根据权利要求1所述的一种解耦设计的服务器结构，其特征在于，两个所述USB管理控制器经板间PCIE总线分别连接两个所述服务器主板，两个所述USB管理控制器的USB2.0和USB3.0端口分别通过板内USB总线连接两个MUX，一个MUX作为USB2.0的多路复用器连接一个USB2.0接口，一个MUX作为USB3.0的多路复用器连接一个USB3.0接口，USB2.0接口和USB3.0接口通过软硬件热切换实现双节点分时访问。
9.根据权利要求1所述的一种解耦设计的服务器结构，其特征在于，所述RJ45网口通过软件配置支持对两个节点进行管理；所述BMC芯片的视频端口连接VGA显示接口和DP显示接口，所述VGA显示接口和所述DP显示接口分别配置为两个节点的显示输出。
10.根据权利要求1所述的一种解耦设计的服务器结构，其特征在于，所述后Riser卡通过PCIE总线连接所述服务器主板，所述OCP网卡通过OCP接口连接所述服务器主板。
CN202310476287.4A 2023-04-28 2023-04-28 一种解耦设计的服务器结构 Pending CN116450562A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310476287.4A CN116450562A (zh) 2023-04-28 2023-04-28 一种解耦设计的服务器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310476287.4A CN116450562A (zh) 2023-04-28 2023-04-28 一种解耦设计的服务器结构

Publications (1)

Publication Number Publication Date
CN116450562A true CN116450562A (zh) 2023-07-18

Family

ID=87121935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310476287.4A Pending CN116450562A (zh) 2023-04-28 2023-04-28 一种解耦设计的服务器结构

Country Status (1)

Country Link
CN (1) CN116450562A (zh)

Similar Documents

Publication Publication Date Title
TWI439843B (zh) 基於安置之踏板而自動選擇儲存配置之印刷電路組件
US7103704B2 (en) Exporting 12C controller interfaces for 12C slave devices using IPMI micro-controller
US20020124128A1 (en) Server array hardware architecture and system
US7315456B2 (en) Configurable IO subsystem
US9751476B2 (en) Vehicle computing module
US8522064B2 (en) Server system having mainboards
US6629181B1 (en) Incremental bus structure for modular electronic equipment
TWI310920B (en) Graphics adapter printed circuit board
US20080259555A1 (en) Modular blade server
US6735660B1 (en) Sideband signal transmission between host and input/output adapter
US6477603B1 (en) Multiple PCI adapters within single PCI slot on an matax planar
KR100430642B1 (ko) 파워-온 제어를 위한 컴퓨터 시스템 상태 모니터
Lyle SBus: information, applications, and experience
US20020097555A1 (en) Small form factor computer
US6976113B2 (en) Supporting non-hotswap 64-bit CPCI cards in a HA system
JPH0644094A (ja) 代替システム制御装置のエラーを検出するコンピュータ・システム
US6092139A (en) Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggable CPU board
JPH11328100A (ja) ディジタル信号処理装置
CN116502594A (zh) 一种服务器安全管理模块及服务器
WO2023016379A1 (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
CN116450562A (zh) 一种解耦设计的服务器结构
CN210428236U (zh) 一种高密度八路服务器
CN114004184A (zh) 一种改进的dc-scm装置
KR101854805B1 (ko) I/o 성능이 개선된 메인보드 및 컴퓨터
KR950005213B1 (ko) 퍼스널 컴퓨터 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination