CN116437792A - 一种衬底、封装结构、量子芯片及其制作方法 - Google Patents

Abstract

本申请公开了一种衬底、封装结构、量子芯片及其制作方法，属于量子计算领域。其中的衬底具有由两表面限定的厚度。同时衬底还定义有比衬底的其他区域更薄的减薄区。在该减薄区内，衬底还配置有两个孔，且两孔中一者更大、而另一者更小，从而使得一个孔和另一个孔之间具有间隙。因此，该衬底可以被用于在其中一个孔内配置通孔互联结构，同时，还可以在减薄区设置与通孔互联结构连接并且利于引线键合的焊盘。如此，使用该衬底进行倒装芯片的制作时，可以使得焊盘免受倒装焊接过程中的挤压损坏，从而有助于改善引线的质量和稳定性。

Description

一种衬底、封装结构、量子芯片及其制作方法

技术领域

本申请属于量子信息领域，尤其是量子计算领域，特别地，本申请涉及一种衬底、封装结构、量子芯片及其制作方法。

背景技术

衡量量子芯片的关键性能的一个重要指标可以简要地描述为其所集成的量子比特的数目。因此，这就涉及到量子比特芯片扩展问题。对于依托约瑟夫森结实现的超导量子比特而言，对其进行各种读取和控制的操作都需要许多的线路，并且各个比特之间的耦合也需要各种线路的支持。

同时对量子芯片的小型化的需求也一直存在。因此，在有限的量子芯片物理体积中集成更多的量子比特是一个需要慎重考虑的现实。那么合理地选择芯片封装方案，以便集成更多的量子比特就是一个合理的选择。

目前，量子芯片的封装工艺中关于通孔互联和倒装互联的技术研究逐渐增加。然而，目前很少关注封装工艺中对线路连接的稳定性的考察，而是通过在互联后的测试来筛选具有稳定质量的连接线路的芯片，因此对芯片的良率无有效的改进。

发明内容

本申请的示例提供了一种衬底、封装结构、量子芯片及其制作方法。该方案能够用于在倒装芯片中配置通孔互联结构，并且基于此配置与通孔互联结构连接的焊盘，从而在通过焊盘进行引线键合操作时，可以在倒装焊接时避免直接对焊盘施加作用力，进而起到了保护焊盘的作用。同时也进一步地改善了，利用焊盘进行引线键合所形成的连接线路的质量和稳定性。

本申请示例的方案，通过如下内容实施。

在第一方面，本申请的示例提出了一种衬底，具有主体表面，且该主体表面包括对置的第一表面和第二表面，第一表面和第二表面限定衬底的厚度。

并且该衬底还具有：

第一孔，沿厚度的方向、第一孔从第二表面朝向第一方面凹陷延伸至位于沉底内的第三表面，第三表面限定了衬底的减薄区，第一表面和第三表面之间在减薄区界定的距离小于衬底的厚度；以及

第二孔，第二孔沿厚度方向延伸、且贯穿第三表面和第一表面；

沿厚度方向于第三表面，第一孔具有第一投影，第二孔具有第二投影，其中第二投影的至少部分位于第一投影内。

在制作超导量子芯片的研究中，为了提高芯片的集成度，使得在有限的空间内布局更多的量子比特，同时降低与量子比特关联的各种线路和器件的布局难度，可以选择使用倒装焊工艺，并且还可以结合使用通孔互联(如Through Silicon Via，硅通孔/TSV)工艺。

该衬底中，具有在主体表面的第一表面和第二表面界定的厚度。并且还具有从第二表面凹陷到衬底内部的第三表面。而在该第三表面具有减薄区，且其减薄区的第一表面和第三表面之间的距离小于衬底的厚度。即，减薄区的厚度小于衬底的厚度。因此，第二表面是与第三表面相互脱离开的，即二者未共面。

同时为了方便配置用于通孔互联的结构，配置了第一孔。而方便通孔互联的结构进行引线键合的焊盘，则可以通过具有相对的配合关系的第二孔而不被配置在第三表面、并且其还与通孔互联的结构连接配合。

由此，在进行倒装焊接时，施加的作用力能够通过第二表面施加到衬底，而不需要通过第三表面施加。又因为，第二表面和第三表面是不共面的，那么，设置在第三表面的焊盘就不会被前述的作用力所挤压破坏，从而确保焊盘的质量。相应地，基于在倒装焊之后所存在的高质量的焊盘可以进行有效的引线键合，确保所形成的键合线的质量的稳定和质量。

根据本申请的一些示例，第一孔和第二孔是同轴的；和/或，第一孔和第二孔分别为圆柱形。

将第一孔和第二孔设置为同轴能够在一定程度上降低孔所占据的衬底的面积，同时也利于进行制作。圆柱形的孔则具有更光滑的表面，因此更易于在孔内配置通孔互联结构、提高通孔互联结构的质量如减少表面毛刺。

在第二方面，本申请的示例提出了一种衬底，其定义有厚度方向，并且该衬底包括：

第一介质层，设置有沿厚度方向贯穿配置的第一孔；

以面接触方式叠置于第一介质层的第二介质层，设置有沿厚度方向贯穿配置的第二孔；

沿厚度方向，在第一介质层和第二介质层的接触面，第二孔的投影的至少部分位于第一孔的投影内。

通常地晶圆衬底具有一定的厚度，而配置通孔互联结构的孔的深度也依赖于所工艺而具有一定范围。那么，通过选择将衬底由双层配置，并且在其基础上进行第一孔和第二孔的配置可以降低孔的制作难度，也避免了对孔深度的精确控制的高工艺精度要求。

根据本申请的一些示例，第一介质层的厚度与第二介质层的厚度不同；

或者，第一介质层的厚度小于第二介质层的厚度；

或者，沿厚度方向，在第一介质层和第二介质层的接触面，第一介质层的边缘和第二介质层的边缘以投影重合的方式被构造；

或者，第一介质层和第二介质层具有相同的材质。

根据本申请的一些示例，衬底还包括：通孔互联件，通孔互联件被配置于第一孔、且与第一孔的孔壁结合；

或者，衬底还包括：通孔互联件和焊盘，其中通孔互联件被配置于第一孔、且与第一孔的孔壁结合，焊盘位于第二孔内、且与通孔互联件连接。

在第三方面，本申请的示例提出了一种量子芯片，具有如前述的衬底，且衬底配置有量子电路。

根据本申请的一些示例，量子芯片包括多层结构的倒装组件，且倒装组件中的至少一层由衬底提供。

在第四方面，本申请的示例提出了一种量子芯片的制作方法，制作方法包括：

提供第一芯片；

提供具有衬底的第二芯片，衬底构造有轴向联通的第一孔和第二孔，第二孔的孔径大于第一孔的孔径，其中第一孔从第二衬底的正面向内部延伸、且第二孔从第二衬底的背面向内部延伸，从而使得第一孔的末端和第二孔的末端联通；

在加热的条件下，从第一芯片和衬底的背面施加压力，使第二芯片以衬底的正面朝向第一芯片通过倒装互联件进行互联。

在第五方面，本申请的示例提出了一种封装结构，包括：

封装盒，具有容纳腔；

印刷电路板，被封装盒所固定，且部分位于容纳腔内；

倒装芯片，通过引线键合与印刷电路板位于容纳腔内的部分连接；

其中，倒装芯片具有前述的衬底，或者由如前述的量子芯片提供，或者倒装芯片通过实施前述的量子芯片的制作方法而获得。

根据本申请的一些示例，封装结构还包括：支撑体，支撑体位于容纳腔、且被倒装芯片和封装盒共同约束而固定。

有益效果：

目前制作倒装芯片时，相邻两个芯片通常会被以直接地接触而施加挤压力，而直接地与衬底的表面接触会对在该表面形成的诸如焊盘的结构产生直接力作用，从而可能导致焊盘的损坏，从而使得后续利用该焊盘进行引线键合操作时的引线质量和连接稳定性差。本申请示例中的衬底通过对衬底进行结构改造，使得其具有相对于衬底的厚度更薄的减薄区。并且将与通孔互联结构配合的焊盘配置到该减薄区，从而与衬底的表面隔离开。因此，倒装焊接时，通过前述衬底的表面施加的力不会作用于位于减薄区内的焊盘，从而确保了焊盘的质量，进而也为后续的引线键合提供了一个很好的连接基础。

附图说明

为了更清楚地说明，以下将对描述中所需要使用的附图作简单地介绍。

图1为一种双层芯片构成的倒装芯片在倒装焊接状态的结构示意图；

图2为一种结合使用硅通孔技术、并且由双层芯片构成的倒装芯片在倒装焊接状态的结构示意图；

图3为本申请示例中的一种衬底在一个视角下的结构示意图；

图4为图3的衬底的剖视结构示意图；

图5为本申请示例中的另一种衬底的剖视结构示意图；

图6为本申请示例中的再一种衬底的剖视结构示意图；

图7示出了本申请示例中的两种配置了通孔互联件的衬底的剖视结构示意图；

图8示出了本申请示例中的两种配置了彼此配合的通孔互联件和焊盘的衬底的剖视结构示意图；

图9公开了本申请示例中的倒装芯片的制作方法的流程示意图；

图10公开了本申请示例中的倒装芯片的结构示意图；

图11为基于图10的倒装芯片所制作的封装结构的示意图。

附图标记说明：101-层芯片；102-第二层芯片；103-热压板；104-倒装互联结构；105-量子电路；201-通孔互联结构；202-焊盘；300-衬底；301-第一表面；302-第二表面；303-第三表面；304-第一孔；305-第二孔；400-衬底；401-第一介质层；402-第二介质层；403-第一孔；404-第二孔；500-通孔互联件；501-焊盘；601-第一芯片；602-第二芯片；603-倒装互联件；604-量子电路；700-封装结构；701-封装盒；702-印刷电路板；703-倒装芯片；704-支撑体；705-连接器。

具体实施方式

超导量子计算是目前进展最快、最好的一种固体量子计算实现方案。

超导量子电路的能级结构可通过外加电磁信号进行调控，且电路的设计定制的可控性强。同时，得益于现有成熟的集成电路工艺、微纳加工技术，超导量子电路具有其他量子比特物理体系难以比拟的可扩展性和优势。

上述的量子比特体系中，在量子比特周围存在多种不同功能的电路结构，例如，读取谐振腔以及用于量子比特间耦合连接的耦合器。

电路结构还包括对量子比特进行XY旋转操作的驱动控制信号线(XY-ControlLine，又称xy控制线或脉冲调控信号线)。通过在电路中施加驱动的电压信号，可以对量子比特进行跃迁激发；其通过电容耦合与量子比特关联。

电路结构还包括对量子比特进行Z旋转操作的电路结构，并且由超导量子干涉装置(squid)附近的控制信号线完成；其被称为磁通调控信号线(Z-Control Line，又称z控制信号线或频率调控信号线)。如前述，磁通调控信号线布置于超导量子干涉装置(squid)附近，其激励电流、并通过磁场与超导量子干涉装置(squid)相互电感耦合。

因此，可以知晓，超导量子芯片在被制作时，其具有众多的线路和各种元器件。因此，当芯片中所集成的量子比特的数目较多时，将需要在芯片中配置与这些众多的比特相适应的多条线路如控制线、读取线以及各种的元器件如电感、电容、传输线等。

虽然可以通过合理地对各种部件进行布局，但是这会增加芯片的版图设计难度，同时也会增加工艺实现的难度，从而使得制作时的芯片良率相对更低。

因此为了在芯片中集成更多的比特，同时降低各种部件的布局、制作难度，和简化版图设计，业内选择使用倒装焊技术以及硅通孔/TSV技术。

倒装焊技术将平面布局结构芯片调整为立体结构，例如，将芯片中的部分线路和元器件分布到两个或多层芯片，从而降低任意一个单层芯片中的线路和元器件数量。

参阅图1，以两层芯片进行倒装互联为例，在进行倒装焊接时，两层芯片(第一层芯片101和第二层芯片102)彼此面对面配置，通过对二者通过热压板103进行热压使得其间的倒装互联结构104连接而实现倒装互联。在这样的示例中，各种线路、元器件(或简称为部件)被配置到两层芯片彼此面对的表面，并且在图1中被公开为量子电路105。

进一步为了能够更好充分地利用有限的芯片面积，以布局更多的线路和元器件，在倒装焊技术的基础上，结合使用硅通孔技术。例如可以选择在图1的两层芯片方案的基础上，通过例如对第二层芯片102制作通孔，并在其中制作通孔互联结构201，如图2所示。如此，在两层芯片面对面配置的量子电路105可以部分地在芯片的背面进行走线，并且可以通过为通孔互联结构配置诸如图2中的焊盘202来便利于与其他部件连接。

上述方案很好地克服了超导量子芯片的比特扩展问题，使得在不显著地增加制作工艺难度和芯片设计难度的基础上集成更多的比特成为可能。基于此方案所制作的芯片，再通过适当的封装方案即可实现形成多比特芯片的产品。然而，在实际中，基于此方案进行制作时，实际所表现的产品良率却并不尽如人意。因此，只能选择通过对测试对已制作的芯片进行筛选，以挑选出合格的芯片。

例如，经过测试，部分芯片可能表现出信号传输的稳定性差的问题，或者经历轻微的震动也可能导致信号传输的断续。该问题例如可能是倒装焊接或通孔互联的质量，或者各种线路的制作质量，或者部件之间的连接质量等缺陷引起。

经过研究，本申请发明人发明且经过验证表明，其中一个重要的因素在于：由于通孔互联的焊盘是配置到芯片的背面，如图2中的第二层芯片102的背面的焊盘202。

在这样配置的两层芯片的基础上，通过热压板103进行热压时，热压板会接触到暴露到第二层芯片102的背部表面的焊盘202，并在热压过程中对其产生挤压作用。因此，这样的操作方式有可能使得焊盘202发生损坏，如碎裂等。那么，后续通过诸如引线键合将焊盘202与其他线路和元件连接时，会因为破损的焊盘202导致其稳定性不足。

为了克服该问题，经过深入的分析和研究、实践，在本申请中，发明人提出了一种新的有效解决方案。该方案能够使得制作过程被改进和优化，使得前述之焊盘破碎的风险大幅度下降，进而可以用于提高制作芯片的良率。

在一个方面，基于对方案的认识，本申请发明人提出了一种衬底300，可以用于制作在如后续提及的倒装芯片703中的一层或多层芯片的基底，再结合刻蚀、光刻、沉积等微纳加工工艺制作各种量子电路、部件等等，从而构成一层芯片。

衬底300具有主体表面，并且该主体表面包括对置的第一表面301和第二表面302，第一表面301和第二表面302限定衬底300的厚度。进一步地，该衬底300还具有第一孔304和第二孔305。

其中沿厚度的方向、第一孔304从第二表面302朝向第一方面凹陷延伸至位于沉底内的第三表面303。其中的第三表面303则限定了衬底300的减薄区，并且由此第一表面301和第三表面303之间在减薄区界定的距离小于衬底300的厚度。其中的第二孔305沿厚度的方向延伸、且贯穿第三表面303和第一表面301。

特别地，沿厚度的方向于第三表面303，第一孔304具有第一投影，第二孔305具有第二投影，其中第二投影的至少部分位于第一投影内。

本申请部分示例中衬底300在不同视角的结构请参阅图3和图4。

在图3和图4中，第一孔304和第二孔305是按照同轴的方式配置的，并且，第一孔304和第二孔305还分别为圆柱形。但是可以理解，在其他示例中，第一孔304和第二孔305也可以是非同轴的，即二者的轴可以在垂直于衬底300的第一表面301或第二表面302的方向彼此横向偏移，如图5所示。另一些示例中，第一孔304和第二孔305还可以配置为诸如截面形状为锥形、或矩形等的结构。

作为具有类似配置方式的另一些衬底400的示例，该衬底400定义有厚度方向，并且衬底400包括：第一介质层401和第二介质层402，请参阅图6。

其中，第一介质层401沿厚度方向贯穿地配置有第一孔403。采取面接触的方式层状地叠置于第一介质层401的第二介质层402。并且第二介质层402沿厚度方向贯穿地配置有第二孔404。

并且特别地，沿厚度方向，在第一介质层401和第二介质层402的接触面，第二孔404的投影的至少部分位于第一孔403的投影内。如果以第一孔403和第二孔404均为圆柱形结构，并且二者轴线彼此共线的示例而言，则一些可选的示例为第一孔403的底面直径更大，而第二孔404的底面直径更小。

如同在前述的衬底300中所描述的那样，衬底400中的第一孔403和第二孔404的形状和相对位置也可以进行适当的调整。例如两个孔的形状可以是不同的，或者，二者的轴线不共线等等。

进一步地，针对两个介质层的厚度可以进行不同的选择，但无特别之限定，以方便制作，满足所制作芯片的性能为限。例如，部分示例中，第一介质层401的厚度与第二介质层402的厚度不同。例如，在图6中第一介质层401的厚度小于第二介质层402的厚度。其他示例中，两个介质层的厚度也可以相同；或者，第一介质层401的厚度大于第二介质层402的厚度。

此外，值得指出的是，在图6中，第一介质层401和第二介质层402可以具有相同的形状尺寸。换言之，在沿厚度方向，在第一介质层401和第二介质层402的接触面，第一介质层401的边缘和第二介质层402的边缘以投影重合。例如，第一介质层401和第二介质层402是具有相同宽度和长度，但是厚度不同的长方体。当然，另一些示例中，第一介质层401和第二介质层402也可以是具有不同的宽度和长度，且厚度也不同的长方体。

考虑到，芯片的通常制作材料，以及在超导量子芯片中的应用，第一介质层401和第二介质层402可以采用各种适当的材料制作，例如硅、或蓝宝石。进一步地，为了能够提供设备利用率、降低工艺复杂度，第一介质层401和第二介质层402可以具有相同的材质(二者的材质不同亦可)。

基于对倒装互联的应用考虑，在其他示例中，衬底300a和衬底400a还可以各自包括：通孔互联件500，并且通孔互联件500还被配置于第一孔403、第一孔304，且与第一孔403、第一孔304的孔壁结合，请参阅图7。需要指出的是，在图7中两通孔互联件500以实心柱体的形式被记载，但是在其他示例中也可以配置为空心柱体。

进一步地，为了方便进行后续的引线键合操作，还可以对应为通孔互联件500配置焊盘501。例如在图8中，衬底300b和衬底400b各自配置了焊盘501。并且，为避免标注线的凌乱，在两衬底400b、衬底300b中各自在大致为柱状的通孔互联件500的两端分别配置了焊盘501，但是，在各衬底400b、衬底300b中仅标注了一个焊盘501。

能够知晓，在衬底400b、衬底300b中同时包括通孔互联件500和焊盘501是有利的。其中通孔互联件500被配置于第一孔304、且与第一孔403的孔壁结合，焊盘501位于第二孔404、第二孔305内、且与通孔互联件500连接。衬底中其他部件也可以配置焊盘501，以便通过引线键合与其他的部件连接，例如在图11中所公开的那样。

根据前文所讨论的那样，上述提及的衬底能够被用于制作超导量子芯片，例如倒装芯片703、倒装超导量子芯片。因此，部分的示例中，可以提出一种量子芯片，其具有前述的衬底，并且作为量子芯片的领域，该衬底中配置有量子电路604，如图10。例如，对于超导量子芯片而言，量子电路604具有谐振器、传输线、量子比特、电感器、电容器等等。并且其工艺可以采用或进行适当的适应性的调整地使用微纳加工工艺。

进一步地，对于量子芯片中衬底的使用方式，部分示例中的量子芯片包括多层结构的倒装组件，并且该倒装组件中的至少一层由上述的衬底提供。

因此，上述的量子芯片可以是两层或更多层的结构。其中的各层可以有相同的如本申请的前述图3至图8中的衬底所提供，并且按照需要在衬底配置各种功能的量子电路604、部件。或者，各层中的一层或多层由图3至图8中的衬底，而剩余的层则可以使用其他各种形式的衬底以及其上的相应各种量子电路604方案。

为了方便于本领域技术人员更易于实施本申请示例的方案，还示例性地给出了一种量子芯片的制作方法。示例中通过图9简要地描述了该制作方法的流程示例图。

该制作方法包括：

提供第一芯片601和第二芯片602。

其中，第二芯片602具有图3至图8中任意地选择一个衬底。并且，为了方便制作，衬底还加工形成有轴向联通的(例如大体共轴的)第一孔和第二孔。

其中，第二孔的孔径大于第一孔的孔径。并且其中的第一孔从第二衬底的正面向内部延伸，而第二孔则从第二衬底的背面向内部延伸，从而使得第一孔的末端和第二孔的末端联通。

然后，在加热的条件下，从第一芯片601和衬底的背面施加压力，使第二芯片602以衬底的正面朝向第一芯片601通过倒装互联件603进行互联。

以双层芯片构成的倒装芯片703为例，通过实施上述的制作方法可以获得如图10所公开结构的芯片。在图10中，倒装芯片的两层芯片具有不同的尺寸大小，例如上层芯片小于下层芯片。例如，在水平方向，上层芯片的长度小于下层芯片的长度。但是，这并非必须的要求，上下层芯片也可以选择配置为同等尺寸。

进一步地，参照于此芯片的基础上，对芯片进行封装可以获得一种封装结构700，其结构请参阅图11。

封装结构700包括封装盒701、印刷电路板702以及倒装芯片703。

其中，封装盒701一般采取分体式结构，以便于进行封装操作，以及可能的拆卸。示例中，封装盒701大致具有壳状结构，因此，其具有容纳腔。该容纳腔可以容纳印刷电路板702和倒装芯片703。

其中，印刷电路板702/PCB板可以允许所封装的芯片与芯片的周边设备或称外设进行连接。其中的连接例如可以通过引线键合的方式将芯片与PCB板的对应焊盘501进行连接。

由于封装结构700可以选择通过印刷电路板702与外设进行连接。因此，印刷电路板702可以部分地通过封装盒701所固定，并且同时印刷电路板702的部分则可以位于容纳腔内。例如，当封装盒701以分体结构设计，且具有被描述为上盖和下盖(可以通过螺栓，焊接等方式进行连接)的示例中，则印刷电路板702的边缘可以通过上盖和下盖的边缘夹持的方式予以固定。

由于印刷电路板702已经被封装盒701所固定，因此，倒装芯片703也可以通过印刷电路板702进行固定。并且，倒装芯片703和印刷电路板702的通信配合，则可以通过将印刷电路板702位于容纳腔内的部分通过引线键合连接到倒装芯片703的相应部件。

例如，印刷电路板702的焊盘501，通过引线键合的方式，连接到倒装芯片703的由图3至图8中的衬底所配置的焊盘501。并且印刷电路板702的其他焊盘501也可以与倒装芯片703的其他焊盘501进行连接。其中的倒装芯片703中的一个或两个衬底可以是通过上述的量子芯片提供，或通过实施上述的制作方法获得。印刷电路板702还可以配置连接器705，以便连接诸如同轴信号线等。

为了防止印刷电路板702或倒装芯片703在封装盒701内发生翘曲或不希望的形变，例如因为印刷电路板702的边缘被固定，那么其位于容纳腔内部分可能未被支撑，而发生弯曲。因此，部分示例中，封装结构700还可以包括：支撑体704。该支撑体704位于封装盒701的容纳腔内，并且被倒装芯片703和封装盒701共同约束而固定。即支撑体704部分区域抵触于封装盒701的内部，同时其他部分则抵触于倒装芯片703，从而使得倒装芯片703以及与之连接的封装盒701被支撑而不会或弱化翘曲、弯曲等情况。一些示例中，支撑体704可以选择金属材料，或者为粘接剂、密封胶等。

结合上述讨论可以知晓，使用图3至图8中的本申请示例的衬底，能够使得基于其通过倒装互联以及通孔互联技术制作的器件在线路或元件的连接稳定性方面取得积极的进步。

同时，使用如此结构的衬底，所制作的倒装芯片和封装结构在一些示例中还能够至少提供如下一些优点：

(1)pad/焊盘的总数量可以更多；

(2)原有倒装芯片中的第一层到第二层的各种线路，都需要通过上层pad，从而使得XY线、Z线、总线等比较混乱，而且容易产生串扰。而通过本申请示例的方案，可以使各种线路和元件更合理地布局。例如，一些示例中，XY线全部在上层，而Z线和总线放下层，或者其他组合方式；

(3)第二层芯片边长实际远大于第一层芯片，通常两倍以上，我们直接从下层走线，可以缩短信号线总长度，减小工艺缺陷风险。

上面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

为使本申请实施例的目的、技术方案和优点更加清楚，前文参考附图描述一个或多个实施例。其中，贯穿全文相似的附图标记用于指代相似的组件。在上文的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (10)

1.一种衬底，具有主体表面，且该主体表面包括对置的第一表面和第二表面，第一表面和第二表面限定衬底的厚度，其特征在于，所述衬底还具有：

第一孔，沿厚度的方向、第一孔从第二表面朝向第一方面凹陷延伸至位于沉底内的第三表面，所述第三表面限定了衬底的减薄区，第一表面和第三表面之间在所述减薄区界定的距离小于衬底的厚度；以及

第二孔，所述第二孔沿厚度的方向延伸、且贯穿第三表面和第一表面；

沿厚度的方向于第三表面，第一孔具有第一投影，第二孔具有第二投影，其中第二投影的至少部分位于第一投影内。

2.根据权利要求1所述的衬底，其特征在于，第一孔和第二孔是同轴的；和/或，第一孔和第二孔分别为圆柱形。

3.一种衬底，定义有厚度方向，其特征在于，衬底包括：

第一介质层，设置有沿厚度方向贯穿配置的第一孔；

以面接触的方式叠置于第一介质层的第二介质层，设置有沿厚度方向贯穿配置的第二孔；

沿厚度方向，在第一介质层和第二介质层的接触面，第二孔的投影的至少部分位于第一孔的投影内。

4.根据权利要求3所述的衬底，其特征在于，第一介质层的厚度与第二介质层的厚度不同；

或者，第一介质层的厚度小于第二介质层的厚度；

或者，沿厚度方向，在第一介质层和第二介质层的接触面，第一介质层的边缘和第二介质层的边缘以投影重合的方式被构造；

或者，所述第一介质层和所述第二介质层具有相同的材质。

5.根据权利要求1至4中任意一项所述的衬底，其特征在于，所述衬底还包括：通孔互联件，所述通孔互联件被配置于所述第一孔、且与第一孔的孔壁结合；

或者，所述衬底还包括：通孔互联件和焊盘，其中所述通孔互联件被配置于所述第一孔、且与第一孔的孔壁结合，所述焊盘位于第二孔内、且与所述通孔互联件连接。

6.一种量子芯片，其特征在于，具有如权利要求1至5中任意一项所述的衬底，且衬底配置有量子电路。

7.根据权利要求6所述的量子芯片，其特征在于，所述量子芯片包括多层结构的倒装组件，且所述倒装组件中的至少一层由所述衬底提供。

8.一种量子芯片的制作方法，其特征在于，制作方法包括：

提供第一芯片；

提供具有衬底的第二芯片，所述衬底构造有轴向联通的第一孔和第二孔，第二孔的孔径大于第一孔的孔径，其中第一孔从第二衬底的正面向内部延伸、且第二孔从第二衬底的背面向内部延伸，从而使得第一孔的末端和第二孔的末端联通；

在加热的条件下，从第一芯片和所述衬底的背面施加压力，使第二芯片以衬底的正面朝向第一芯片通过倒装互联件进行互联。

9.一种封装结构，其特征在于，包括：

封装盒，具有容纳腔；

印刷电路板，被所述封装盒所固定，且部分位于容纳腔内；

倒装芯片，与印刷电路板位于容纳腔内的部分通过引线键合连接；

其中，所述倒装芯片具有如权利要求1至5中任意一项所述的衬底，或者所述倒装芯片由如权利要求6或7所述的量子芯片提供，或者所述倒装芯片通过实施如权利要求8所述的量子芯片的制作方法而获得。

10.根据权利要求9所述的封装结构，其特征在于，所述封装结构还包括：支撑体，所述支撑体位于容纳腔、且被倒装芯片和封装盒共同约束而固定。

Images