CN116432599B - 一种用于集成电路sink管脚优化的方法和系统 - Google Patents

一种用于集成电路sink管脚优化的方法和系统 Download PDF

Info

Publication number
CN116432599B
CN116432599B CN202310690907.4A CN202310690907A CN116432599B CN 116432599 B CN116432599 B CN 116432599B CN 202310690907 A CN202310690907 A CN 202310690907A CN 116432599 B CN116432599 B CN 116432599B
Authority
CN
China
Prior art keywords
polygon
circuit
pins
pin
sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310690907.4A
Other languages
English (en)
Other versions
CN116432599A (zh
Inventor
唐章宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wisechip Simulation Technology Co Ltd
Original Assignee
Beijing Wisechip Simulation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wisechip Simulation Technology Co Ltd filed Critical Beijing Wisechip Simulation Technology Co Ltd
Priority to CN202310690907.4A priority Critical patent/CN116432599B/zh
Publication of CN116432599A publication Critical patent/CN116432599A/zh
Application granted granted Critical
Publication of CN116432599B publication Critical patent/CN116432599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种用于集成电路SINK管脚优化的方法和系统,涉及集成电路技术领域,包括:采用递归法建立SINK管脚的包络凸多边形;收集并扩展位于包络凸多边形内外的网格单元顶点作为保留的电路节点;将VRM各管脚对应的电路节点设置为超节点;采用直流分析方法建立有限元方程组,形成有限元稀疏矩阵,反复利用三角形‑星形变换消除非电路节点;筛选到参考节点的电阻的差异小于预先设定的阈值,且距离大于预先设定阈值的电路节点作为优化的SINK管脚的新的位置点;依据筛选的新的位置点调整SINK管脚的位置,使得SINK各管脚与VRM之间的直流电阻的差异不超过预先设定的阈值,达到优化SINK管脚位置的效果。

Description

一种用于集成电路SINK管脚优化的方法和系统
技术领域
本申请涉及集成电路技术领域,具体涉及一种用于集成电路SINK管脚优化的方法和系统。
背景技术
为了提高电子设备的性能,缩小体积,降低成本,将电源、晶体管、电子元器件、线路等都集成在一小块2D、3D的集成电路封装上。为了实现更多的功能,超大规模集成电路往往设计有几层到上百层结构,每层结构极其复杂,集成数千万甚至数亿的晶体管,具有多尺度结构,从厘米级到目前最新的纳米级,这些数以亿计的元器件在集成电路封装上形成了数以万计的电源与信号网络,以实现多路信号、多个功能同时并发工作。由于数以万计的电源与信号网络同时工作,需要多个相同或不同电压的电源供电系统(或电压调节模块,VRM)同时给整个集成电路封装系统供电。
在这样的供电方式下,集成电路的电源系统设计显得尤为重要,电源系统的设计不合理,可能导致集成电路部分网络的供电不足,或者是部分网络的电压降太大,这些都将导致集成电路无法正常工作。因此,非常有必要通过后期的仿真与诊断,首先检测设计的集成电路版图的多电源供电系统是否合格,对于有设计缺陷的集成电路版图,通过仿真的手段诊断出设计缺陷的位置,并采用系统的方法对设计的集成电路版图的多电源供电系统进行优化。
导致集成电路的多电源供电系统设计不合格的一个重要原因在于设计的SINK管脚分布不合理,因此在对集成电路的多电源供电系统进行优化过程中,非常有必要对SINK管脚分布进行优化:首先,通过仿真定位出分布不合理的管脚,进而采用逐步迭代的方法对其管脚位置进行优化,然而如何对SINK管脚分布不合理进行优化和优化到什么样的程度均无成熟的仿真方法及判定标准,存在仿真精度较低、建模困难以及无明确判定标准的问题。
发明内容
(一)申请目的
有鉴于此,本申请的目的在于一种用于集成电路SINK管脚优化的方法和系统,用于解决如何对SINK分布不合理的管脚进行优化的技术问题。
(二)技术方案
本申请公开一种用于集成电路SINK管脚优化的方法,包括如下步骤:
S1、采用递归法建立SINK管脚的包络凸多边形,并搜索位于所述包络凸多边形之内的网格单元顶点;
S2、收集位于包络凸多边形内的网格单元顶点,将位于包络凸多边形之内的网格单元顶点作为电路节点进行保留,作为保留电路节点,设置其编号为1,2,…,N,其中N为位于包络凸多边形之内的网格单元顶点数;
S3、若N<=k*PINsink,基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink,其中k为预定义的大于1的系数,PINsink为SINK管脚数;
S4、基于VRM各管脚是等电位,将VRM各管脚对应的电路节点设置为超节点,设置其编号为N+1,将剩余网格单元顶点单元重新编号,依次为N+2,…,N+M,其中N+M为所有网格节点的总数;
S5、采用直流分析方法建立有限元方程组,形成有限元稀疏矩阵,反复利用三角形-星形变换消除非电路节点,保留编号为1~N+1的电路节点,形成电路节点的电导矩阵,将节点N+1作为参考节点,节点1~N对应的电路节点的导纳矩阵的对角元即为节点1~N到参考节点的电导,其倒数为节点1~N到参考节点的电阻;
S6、基于优先原始管脚对应的电路节点的原则,筛选到参考节点的电阻的差异小于预先设定的阈值且到参考节点之间的距离大于预先设定阈值的电路节点作为优化的SINK管脚与覆铜版图接触的新的位置点。
在一种可能的实施方式中,采用递归法建立SINK管脚的包络凸多边形,并搜索位于所述包络凸多边形之内的网格单元顶点包括:
S11、设置SINK所有管脚的状态为未处理;选择四个不在同一直线上的管脚,基于每个管脚的坐标值分别记管脚1为x坐标最大且y坐标不为最大的管脚、管脚2为剩下3个y坐标最大且x坐标不为最小的管脚、管脚3为剩下的x坐标最小且y坐标不为最小的管脚、管脚4为剩下的管脚,更改四个管脚的状态为已处理;依次连接管脚1,2,3,4形成多边形,设多边形的中心为O,其中心坐标为其顶点坐标的平均值;
S12、将其他状态为未处理的任一管脚P,与多边形的中心O连成线段,更改该管脚P的状态为已处理;
S13、判断线段是否与多边形的任一边相交,如果不与多边形的任一边相交,转入步骤S12,否则,设相交的边为/>,转入步骤S14;
S14、将管脚P插入到相交的边,形成新的边/>和/>,并形成新的多边形,采用下式更新多边形的中心O的坐标:/>式中:/>为更新多边形的中心O的横坐标,/>为更新多边形的中心O的纵坐标,/>为插入管脚P后多边形的顶点数,/>为管脚P的横坐标,/>为管脚P的纵坐标,/>为插入管脚P之前多边形中心O的横坐标,/>为插入管脚P之前多边形中心O的纵坐标;S15、设置步骤S14更新的多边形的中心O的坐标为old,转入步骤S14,直到所有管脚的状态均为已处理,此时获得的多边形即为SINK管脚的所述包络凸多边形。
在一种可能的实施方式中,所述基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink包括:
S31、收集所有有且仅有2个顶点为保留电路节点的单元,形成前线单元队列{Front};
S32、取出队列的第一个单元并将其从队列中移除,将其没有设置为保留电路节点的顶点设置为保留电路节点,设置N=N+1;
S33、如果N>=k*PINsink,结束,否则转入S34;
S34、依据新设置为保留电路节点的顶点将包含该顶点且满足有且仅有2个顶点为保留电路节点的单元加入到队列{Front}的最后,转入S32。
在一种可能的实施方式中,所述收集位于包络凸多边形内的网格单元顶点包括:对网格单元的每一个顶点V,与多边形E的中心O连成线段,判断线段/>是否与多边形E的任一边相交,如果不与多边形E的任一边相交,顶点V在多边形E之内,否则在多边形E之外。
在一种可能的实施方式种,所述在优先原始管脚对应的电路节点的前提下,筛选电路节点到参考节点的电阻的差异小于预先设定的阈值,且之间的距离大于预先设定阈值的电路节点作为优化的SINK管脚与覆铜版图接触的新的位置点包括:
S61、设置所有电路节点的状态为未处理;
S62、设置初始筛选的电路节点为原始管脚对应的电路节点,计算筛选的电路节点到参考节点的电阻的平均值;
S63、计算筛选的电路节点到参考节点的电阻与电阻平均值的差值,找出电阻差值最大的电路节点;
S64、如果所有电路节点都已处理,现有筛选的电路节点对应的位置即为优化后的SINK管脚的位置,结束;否则,如果还存在未处理的电路节点,任取一个未处理的电路节点q,修改其处理状态为已处理,判断其距离与任一筛选的电路节点的距离是否小于预先设定的距离阈值,如果是,转入下一个未处理的电路节点,重复执行步骤S64,否则,转入步骤S65;
S65、计算该电路节点到参考节点的电阻与电阻平均值的差值,比较这个差值与步骤S63中的最大差值,如果大于最大差值,转入步骤S64,否则,转入步骤S66;
S66、将该电路节点设置为被筛选的电路节点,同时去除电阻差值最大的电路节点,更新筛选的电路节点到参考节点的电阻的平均值:式中,/>为更新筛选的电路节点到参考节点的电阻的平均值,/>为筛选的SINK管脚数量,/>为电路节点到参考节点的电阻,/>为更新前筛选的电路节点到参考节点的电阻的平均值。
作为本申请的第二方面,还公开了一种用于集成电路SINK管脚优化的系统,包括网格单元顶点搜索模块、网格单元顶点收集模块、优化判断模块、电路节点编号模块、参考节点电阻计算模块和SINK管脚位置优化确定模块;其中,网格单元顶点搜索模块用于采用递归法建立SINK管脚的包络凸多边形,并搜索位于所述包络凸多边形之内的网格单元顶点;网格单元顶点收集模块用于收集位于包络凸多边形内的网格单元顶点,将位于包络凸多边形之内的网格单元顶点作为电路节点进行保留,作为保留电路节点,设置其编号为1,2,…,N,其中N为位于包络凸多边形之内的网格单元顶点数;优化判断模块用于若N<=k*PINsink,基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink,其中k为预定义的大于1的系数,PINsink为SINK管脚数;电路节点编号模块用于基于VRM各管脚是等电位,将VRM各管脚对应的电路节点设置为超节点,设置其编号为N+1,将剩余网格单元顶点单元重新编号,依次为N+2,…,N+M,其中N+M为所有网格节点的总数;参考节点电阻计算模块用于采用直流分析方法建立有限元方程组,形成有限元稀疏矩阵,反复利用三角形-星形变换消除非电路节点,保留编号为1~N+1的电路节点,形成电路节点的电导矩阵,将节点N+1作为参考节点,节点1~N对应的电路节点的导纳矩阵的对角元即为节点1~N到参考节点的电导,其倒数为节点1~N到参考节点的电阻;SINK管脚位置优化确定模块用于基于优先原始管脚对应的电路节点的原则,筛选到参考节点的电阻的差异小于预先设定的阈值且到参考节点之间的距离大于预先设定阈值的电路节点作为优化的SINK管脚与覆铜版图接触的新的位置点。
在一种可能的实施方式中,网格单元顶点搜索模块包括:第一单元、第二单元、第三单元、第四单元和第五单元;其中,第一单元用于设置SINK所有管脚的状态为未处理;选择四个不在同一直线上的管脚,基于每个管脚的坐标值分别记管脚1为x坐标最大且y坐标不为最大的管脚、管脚2为剩下3个y坐标最大且x坐标不为最小的管脚、管脚3为剩下的x坐标最小且y坐标不为最小的管脚、管脚4为剩下的管脚,更改四个管脚的状态为已处理;依次连接管脚1,2,3,4形成多边形,设多边形的中心为O,其中心坐标为其顶点坐标的平均值;第二单元用于将其他状态为未处理的任一管脚P,与多边形的中心O连成线段,更改该管脚P的状态为已处理;第三单元用于判断线段/>是否与多边形的任一边相交,如果不与多边形的任一边相交,转入第二单元执行步骤,否则,设相交的边为/>,转入第四单元执行步骤;第四单元用于将管脚P插入到相交的边/>,形成新的边/>和/>,并形成新的多边形,采用下式更新多边形的中心O的坐标:/>式中:/>为更新多边形的中心O的横坐标,/>为更新多边形的中心O的纵坐标,/>为插入管脚P后多边形的顶点数,/>为管脚P的横坐标,/>为管脚P的纵坐标,/>为插入管脚P之前多边形中心O的横坐标,为插入管脚P之前多边形中心O的纵坐标;
第五单元用于转入第四单元执行步直到所有管脚的状态均为已处理,此时获得的多边形即为SINK管脚的所述包络凸多边形。
在一种可能的实施方式中,所述基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink包括执行以下步骤:
S31、收集所有有且仅有2个顶点为保留电路节点的单元,形成前线单元队列{Front};
S32、取出队列的第一个单元并将其从队列中移除,将其没有设置为保留电路节点的顶点设置为保留电路节点,设置N=N+1;
S33、如果N>=k*PINsink,结束,否则转入S34;
S34、依据新设置为保留电路节点的顶点将包含该顶点且满足有且仅有2个顶点为保留电路节点的单元加入到队列{Front}的最后,转入S32。
在一种可能的实施方式中,所述收集位于包络凸多边形内的网格单元顶点包括:对网格单元的每一个顶点V,与多边形E的中心O连成线段,判断线段/>是否与多边形E的任一边相交,如果不与多边形E的任一边相交,顶点V在多边形E之内,否则在多边形E之外。
在一种可能的实施方式中,SINK管脚位置优化确定模块执行的步骤包括:
S61、设置所有电路节点的状态为未处理;
S62、设置初始筛选的电路节点为原始管脚对应的电路节点,计算筛选的电路节点到参考节点的电阻的平均值;
S63、计算筛选的电路节点到参考节点的电阻与电阻平均值的差值,找出电阻差值最大的电路节点;
S64、如果所有电路节点都已处理,现有筛选的电路节点对应的位置即为优化后的SINK管脚的位置,结束;否则,如果还存在未处理的电路节点,任取一个未处理的电路节点q,修改其处理状态为已处理,判断其距离与任一筛选的电路节点的距离是否小于预先设定的距离阈值,如果是,转入下一个未处理的电路节点,重复执行步骤S64,否则,转入步骤S65;
S65、计算该电路节点到参考节点的电阻与电阻平均值的差值,比较这个差值与步骤S63中的最大差值,如果大于最大差值,转入步骤S64,否则,转入步骤S66;
S66、将该电路节点设置为被筛选的电路节点,同时去除电阻差值最大的电路节点,更新筛选的电路节点到参考节点的电阻的平均值:式中,/>为更新筛选的电路节点到参考节点的电阻的平均值,/>为筛选的SINK管脚数量,/>为电路节点到参考节点的电阻,/>为更新前筛选的电路节点到参考节点的电阻的平均值。
(三)有益效果
本申请通过采用直流分析方法建立有限元方程组,形成有限元稀疏矩阵;其次,将网格中的VRM管脚相关的点、SINK管脚包含的区域的网格顶点作为电路节点进行保留,反复利用三角形-星形变换消除非电路节点,形成电路节点的电导矩阵;计算所有SINK管脚包含的区域的电路节点与VRM之间的直流电阻,筛选差异小于预先设定的阈值,且之间的距离大于预先设定阈值的电路节点作为优化的SINK管脚与覆铜版图接触的新的位置点,调整SINK管脚与覆铜版图接触的位置,使得SINK各管脚与VRM之间的直流电阻的差异不超过预先设定的阈值达到优化SINK管脚位置的效果。
本申请的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述,并且在某种程度上,基于对下文的考察研究对本领域技术人员而言将是显而易见的,或者可以从本申请的实践中得到教导。本申请的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
以下参考附图描述的实施例是示例性的,旨在用于解释和说明本申请,而不能理解为对本申请的保护范围的限制。
图1是本申请的系统流程图;
图2是本申请的SINK管脚的多边形构建图;
图3是本申请的SINK管脚中任一管脚P的状态处理图;
图4是本申请的SINK管脚中任一管脚P后的下一管脚Q的状态处理图;
图5是本申请的SINK管脚的新的多边形构建图;
图6是本申请的SINK管脚的包络凸多边形网格单元顶点收集图;
图7是本申请的系统结构图;
其中,5、网格单元顶点搜索模块;6、网格单元顶点收集模块;7、优化判断模块;8、电路节点编号模块;9、参考节点电阻计算模块;10、SINK管脚位置优化确定模块。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的上述描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
如图1所示,本实施例提供了一种用于集成电路SINK管脚优化的方法,包括如下步骤: S1、采用递归法建立SINK管脚的包络凸多边形,并搜索位于所述包络凸多边形之内的网格单元顶点。
在一些实施例中,包括:
S11、设置SINK所有管脚的状态为未处理;选择四个不在同一直线上的管脚,基于每个管脚的坐标值分别记为x坐标最大的管脚、y坐标最大的管脚、x坐标最小的管脚和y坐标最小的管脚,更改四个管脚的状态为已处理;依次连接这四个管脚形成多边形,设多边形的中心为O,其中心坐标为其顶点坐标的平均值;如图2,黑点代表某个SINK的所有管脚,首先设置其状态为未处理,选择图中的4个拐角处的管脚作为初始4个不在同一直线上的管脚,其中的管脚1满足x坐标最大且y坐标不为最大,管脚2满足剩下的3个管脚中y坐标最大且x坐标不为最小,管脚3满足剩下的x坐标最小且y坐标不为最小,管脚4未初始4个管脚中剩下的最后一个管脚,依次连接管脚1,2,3,4形成多边形,设多边形的中心为O;
S12、将其他状态为未处理的任一管脚P,与多边形的中心O连成线段,更改该管脚P的状态为已处理;
S13、判断线段是否与多边形的任一边相交,如果不与多边形的任一边相交,转入步骤S12,否则,设相交的边为/>,转入步骤S14;
S14、将管脚P插入到相交的边,形成新的边/>和/>,并形成新的多边形,采用下式更新多边形的中心O的坐标:/>式中:/>为更新多边形的中心O的横坐标,/>为更新多边形的中心O的纵坐标,/>为插入管脚P后多边形的顶点数,/>为管脚P的横坐标,/>为管脚P的纵坐标,/>为插入管脚P之前多边形中心O的横坐标,/>为插入管脚P之前多边形中心O的纵坐标;
如图3-5,图3中,选取任一未处理的管脚P,与多边形的中心O连成线段,更改该管脚P的状态为已处理,线段/>不与多边形的任一边相交;如图4所示,继续选择下一管脚Q,与多边形的中心O连成线段/>,更改该管脚Q的状态为已处理;线段/>与多边形的边相交,设相交的边为/>,将管脚Q插入到相交的边/>,形成新的边/>和/>,并形成新的多边形,更新多边形的中心O的坐标,如图5所示;
S15、转入步骤S14,直到所有管脚的状态均为已处理,此时获得的多边形即为SINK管脚的所述包络凸多边形。S2、收集位于包络凸多边形内的网格单元顶点,将位于包络凸多边形之内的网格单元顶点作为电路节点进行保留,设置其编号为1,2,…,N,其中N为位于包络凸多边形之内的网格单元顶点数。
在一些实施例中,所述收集位于包络凸多边形内的网格单元顶点包括:对网格单元的每一个顶点V,与多边形E的中心O连成线段,判断线段/>是否与多边形E的任一边相交,如果不与多边形E的任一边相交,顶点V在多边形E之内,否则在多边形E之外。如图6,为收集位于包络凸多边形内的网格单元顶点的方法,图中,对网格单元顶点V,与多边形的中心O相连,形成线段/>,如图中的VO之间的虚线所示,线段/>不与多边形的任一边相交,因此顶点V在多边形之内;图中,对网格单元顶点Z,与多边形的中心O相连,形成线段/>,如图中的ZO之间的虚线所示,可见,线段/>与多边形的边相交,因此顶点Z在多边形之外。
S3、若N<=k*PINsink,基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink,其中k为预定义的大于1的系数,PINsink为SINK管脚数。如果原始SINK的PIN脚非常紧凑,依据原始PIN脚的分布建立的包络凸多边形内的网格单元顶点正好全为原始SINK的PIN脚,那就没有任何优化的可能,因为后面把所有非保留电路节点都消除了。因此需要保证保留的电路节点数大于SINK的PIN脚数,通常可以设置k=2。
在一些实施例中,所述基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink包括执行以下步骤:
S31、收集所有有且仅有2个顶点为保留电路节点的单元,形成前线单元队列{Front};
S32、取出队列的第一个单元并将其从队列中移除,将其没有设置为保留电路节点的顶点设置为保留电路节点,设置N=N+1;
S33、如果N>=k*PINsink,结束,否则转入S34;
S34、依据新设置为保留电路节点的顶点将包含该顶点且满足有且仅有2个顶点为保留电路节点的单元加入到队列{Front}的最后,转入S32。
S4、基于VRM各管脚是等电位,将VRM各管脚对应的电路节点设置为超节点,设置其编号为N+1,将剩余网格单元顶点单元重新编号,依次为N+2,…,N+M,其中N+M为所有网格节点的总数;
S5、采用直流分析方法建立有限元方程组,形成有限元稀疏矩阵,反复利用三角形-星形变换消除非电路节点,保留编号为1~N+1的电路节点,形成电路节点的电导矩阵,将节点N+1作为参考节点,节点1~N对应的电路节点的导纳矩阵的对角元即为节点1~N到参考节点的电导,其倒数为节点1~N到参考节点的电阻。在一些实施例中,列写基于直流分析方法建立的有限元方程组,得到有限元稀疏矩阵;所述有限元稀疏矩阵关联的是有限元网格的节点;将所述有限元稀疏矩阵等效为以有限元网格为关联的导纳网络的稀疏矩阵;将所述导纳网络的稀疏矩阵反复进行星形-三角形变换消去非电路节点。具体包括以下步骤:
S51、基于集成电路版图和所述集成电路版图的电路节点对每层集成电路版图进行网格剖分,使得所述集成电路版图中的电路节点在网格剖分中的节点编号在前且与集成电路原理图中所有电路节点编号一致;
S52、基于多层集成电路叠层结构的特点将三维的多层集成电路等效为多层的二维结构,基于网格剖分形成的场域,采用有限元法形成整个集成电路的有限元刚度矩阵;
S53、反复利用三角形-星形变换消除有限元方程组对应的有限元刚度矩阵中。
除标定的电路节点形成的端口之外的内部节点,形成与标定的电路节点对应的端口导纳矩阵。在公开文件CN 115544958 A对此存在详细记载,在此不在赘述。
S6、基于优先原始管脚对应的电路节点的原则,筛选到参考节点的电阻的差异小于预先设定的阈值且到参考节点之间的距离大于预先设定阈值的电路节点作为优化的SINK管脚与覆铜版图接触的新的位置点。尽量动更少的管脚数量原则,例如筛选1-10管脚,按照最好到最差排列,如果从中间筛选5个,若发现5和6到参考节点的电阻差异很小,更进一步5比6小,但是5是新加的电路节点,则优先筛选6保留为新的管脚。在一些实施例中,包括:
S61、设置所有电路节点的状态为未处理;
S62、设置初始筛选的电路节点为原始管脚对应的电路节点,计算筛选的电路节点到参考节点的电阻的平均值;
S63、计算筛选的电路节点到参考节点的电阻与电阻平均值的差值,找出电阻差值最大的电路节点;
S64、如果所有电路节点都已处理,现有筛选的电路节点对应的位置即为优化后的SINK管脚的位置,结束;否则,如果还存在未处理的电路节点,任取一个未处理的电路节点q,修改其处理状态为已处理,判断其距离与任一筛选的电路节点的距离是否小于预先设定的距离阈值,如果是,转入下一个未处理的电路节点,重复执行步骤S64,否则,转入步骤S65;
S65、计算该电路节点到参考节点的电阻与电阻平均值的差值,比较这个差值与步骤S63中的最大差值,如果大于最大差值,转入步骤S64,否则,转入步骤S66;
S66、将该电路节点设置为被筛选的电路节点,同时去电阻差值最大的电路节点,更新筛选的电路节点到参考节点的电阻的平均值:式中,/>为更新筛选的电路节点到参考节点的电阻的平均值,/>为筛选的SINK管脚数量,/>为电路节点到参考节点的电阻,/>为更新前筛选的电路节点到参考节点的电阻的平均值。
通过采用直流分析方法建立有限元方程组,形成有限元稀疏矩阵;其次,将网格中的VRM管脚相关的点、SINK管脚包含的区域的网格顶点作为电路节点进行保留,反复利用三角形-星形变换消除非电路节点,形成电路节点的电导矩阵;计算所有SINK管脚包含的区域的电路节点与VRM之间的直流电阻,筛选差异小于预先设定的阈值,且之间的距离大于预先设定阈值的电路节点作为优化的SINK管脚与覆铜版图接触的新的位置点,调整SINK管脚与覆铜版图接触的位置,使得SINK各管脚与VRM之间的直流电阻的差异不超过预先设定的阈值达到优化SINK管脚位置的效果。
如图7所示,作为本实施例的第二方面还提供了还公开了一种用于集成电路SINK管脚优化的系统,包括网格单元顶点搜索模块5、网格单元顶点收集模块6、优化判断模块7、电路节点编号模块8、参考节点电阻计算模块9和SINK管脚位置优化确定模块10;其中,网格单元顶点搜索模块5用于采用递归法建立SINK管脚的包络凸多边形,并搜索位于所述包络凸多边形之内的网格单元顶点;网格单元顶点收集模块6用于收集位于包络凸多边形内的网格单元顶点,将位于包络凸多边形之内的网格单元顶点作为电路节点进行保留,作为保留电路节点,设置其编号为1,2,…,N,其中N为位于包络凸多边形之内的网格单元顶点数;优化判断模块7用于若N<=k*PINsink,基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink,其中k为预定义的大于1的系数,PINsink为SINK管脚数;电路节点编号模块8用于基于VRM各管脚是等电位,将VRM各管脚对应的电路节点设置为超节点,设置其编号为N+1,将剩余网格单元顶点单元重新编号,依次为N+2,…,N+M,其中N+M为所有网格节点的总数;参考节点电阻计算模块9用于采用直流分析方法建立有限元方程组,形成有限元稀疏矩阵,反复利用三角形-星形变换消除非电路节点,保留编号为1~N+1的电路节点,形成电路节点的电导矩阵,将节点N+1作为参考节点,节点1~N对应的电路节点的导纳矩阵的对角元即为节点1~N到参考节点的电导,其倒数为节点1~N到参考节点的电阻;SINK管脚位置优化确定模块10用于基于优先原始管脚对应的电路节点的原则,筛选到参考节点的电阻的差异小于预先设定的阈值且到参考节点之间的距离大于预先设定阈值的电路节点作为优化的SINK管脚与覆铜版图接触的新的位置点。
在一些实施例中,网格单元顶点搜索模块5包括:第一单元、第二单元、第三单元、第四单元和第五单元;其中,第一单元用于设置SINK所有管脚的状态为未处理;选择四个不在同一直线上的管脚,基于每个管脚的坐标值分别记为x坐标最大的管脚、y坐标最大的管脚、x坐标最小的管脚和y坐标最小的管脚,更改四个管脚的状态为已处理;依次连接这四个管脚形成多边形,设多边形的中心为O,其中心坐标为其顶点坐标的平均值;第二单元用于将其他状态为未处理的任一管脚P,与多边形的中心O连成线段,更改该管脚P的状态为已处理;第三单元用于判断线段/>是否与多边形的任一边相交,如果不与多边形的任一边相交,转入第二单元执行步骤,否则,设相交的边为/>,转入第四单元执行步骤;第四单元用于将管脚P插入到相交的边/>,形成新的边/>和/>,并形成新的多边形,采用下式更新多边形的中心O的坐标:/>式中:/>为更新多边形的中心O的横坐标,为更新多边形的中心O的纵坐标,/>为插入管脚P后多边形的顶点数,/>为管脚P的横坐标,/>为管脚P的纵坐标,/>为插入管脚P之前多边形中心O的横坐标,/>为插入管脚P之前多边形中心O的纵坐标;
第五单元用于转入第四单元执行步直到所有管脚的状态均为已处理,此时获得的多边形即为SINK管脚的所述包络凸多边形。
在一些实施例中,所述收集位于包络凸多边形内的网格单元顶点包括:对网格单元的每一个顶点V,与多边形E的中心O连成线段,判断线段/>是否与多边形E的任一边相交,如果不与多边形E的任一边相交,顶点V在多边形E之内,否则在多边形E之外。
在一些实施例中,所述基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink包括:
S31、收集所有有且仅有2个顶点为保留电路节点的单元,形成前线单元队列{Front};
S32、取出队列的第一个单元并将其从队列中移除,将其没有设置为保留电路节点的顶点设置为保留电路节点,设置N=N+1;
S33、如果N>=k*PINsink,结束,否则转入S34;
S34、依据新设置为保留电路节点的顶点将包含该顶点且满足有且仅有2个顶点为保留电路节点的单元加入到队列{Front}的最后,转入S32。保证这个扩展基本均匀向四周扩展,而不是向某个方向扩展。
在一些实施例中,SINK管脚位置优化确定模块10执行的步骤包括:
S61、设置所有电路节点的状态为未处理;
S62、设置初始筛选的电路节点为原始管脚对应的电路节点,计算筛选的电路节点到参考节点的电阻的平均值;
S63、计算筛选的电路节点到参考节点的电阻与电阻平均值的差值,找出电阻差值最大的电路节点;
S64、如果所有电路节点都已处理,现有筛选的电路节点对应的位置即为优化后的SINK管脚的位置,结束;否则,如果还存在未处理的电路节点,任取一个未处理的电路节点q,修改其处理状态为已处理,判断其距离与任一筛选的电路节点的距离是否小于预先设定的距离阈值,如果是,转入下一个未处理的电路节点,重复执行步骤S64,否则,转入步骤S65;
S65、计算该电路节点到参考节点的电阻与电阻平均值的差值,比较这个差值与步骤S63中的最大差值,如果大于最大差值,转入步骤S64,否则,转入步骤S66;
S66、将该电路节点设置为被筛选的电路节点,同时去除电阻差值最大的电路节点,更新筛选的电路节点到参考节点的电阻的平均值:式中,为更新筛选的电路节点到参考节点的电阻的平均值,/>为筛选的SINK管脚数量,/>为电路节点/>到参考节点的电阻,/>为更新前筛选的电路节点到参考节点的电阻的平均值。
最后说明的是,以上实施例仅用以说明本申请的技术方案而非限制,尽管参照较佳实施例对本申请进行了详细说明,本领域的普通技术人员应当理解,可以对本申请的技术方案进行修改或者等同覆盖,而不脱离本申请技术方案的宗旨和范围,其均应涵盖在本申请的权利要求范围当中。

Claims (10)

1.一种用于集成电路SINK管脚优化的方法,其特征在于,包括如下步骤:
S1、采用递归法建立SINK管脚的包络凸多边形,并搜索位于所述包络凸多边形之内的网格单元顶点;
S2、收集位于包络凸多边形内的网格单元顶点,将位于包络凸多边形之内的网格单元顶点作为电路节点进行保留,作为保留电路节点,设置其编号为1,2,…,N,其中N为位于包络凸多边形之内的网格单元顶点数;
S3、若N<=k*PINsink,基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink,其中k为预定义的大于1的系数,PINsink为SINK管脚数;
S4、基于VRM各管脚是等电位,将VRM各管脚对应的电路节点设置为超节点,设置其编号为N+1,将剩余网格单元顶点单元重新编号,依次为N+2,…,N+M,其中N+M为所有网格节点的总数;
S5、采用直流分析方法建立有限元方程组,形成有限元稀疏矩阵,反复利用三角形-星形变换消除非电路节点,保留编号为1~N+1的电路节点,形成电路节点的电导矩阵,将节点N+1作为参考节点,节点1~N对应的电路节点的导纳矩阵的对角元即为节点1~N到参考节点的电导,其倒数为节点1~N到参考节点的电阻;
S6、基于优先原始管脚对应的电路节点的原则,筛选到参考节点的电阻的差异小于预先设定的阈值且到参考节点之间的距离大于预先设定阈值的电路节点作为优化的SINK管脚与覆铜版图接触的新的位置点。
2.根据权利要求1所述的一种用于集成电路SINK管脚优化的方法,其特征在于,采用递归法建立SINK管脚的包络凸多边形,并搜索位于所述包络凸多边形之内的网格单元顶点包括:
S11、设置SINK所有管脚的状态为未处理;选择四个不在同一直线上的管脚,基于每个管脚的坐标值分别记管脚1为x坐标最大且y坐标不为最大的管脚、管脚2为剩下3个y坐标最大且x坐标不为最小的管脚、管脚3为剩下的x坐标最小且y坐标不为最小的管脚、管脚4为剩下的管脚,更改四个管脚的状态为已处理;依次连接管脚1,2,3,4形成多边形,设多边形的中心为O,其中心坐标为其顶点坐标的平均值;
S12、将其他状态为未处理的任一管脚P,与多边形的中心O连成线段 ,更改该管脚P的状态为已处理;
S13、判断线段是否与多边形的任一边相交,如果不与多边形的任一边相交,转入步骤S12,否则,设相交的边为/>,转入步骤S14;
S14、将管脚P插入到相交的边,形成新的边/>和/>,并形成新的多边形,采用下式更新多边形的中心O的坐标:/>式中:/>为更新多边形的中心O的横坐标,/>为更新多边形的中心O的纵坐标,/>为插入管脚P后多边形的顶点数,/>为管脚P的横坐标,/>为管脚P的纵坐标,/>为插入管脚P之前多边形中心O的横坐标,/>为插入管脚P之前多边形中心O的纵坐标;S15、设置步骤S14更新的多边形的中心O的坐标为old,转入步骤S14,直到所有管脚的状态均为已处理,此时获得的多边形即为SINK管脚的所述包络凸多边形。
3.根据权利要求1所述的一种用于集成电路SINK管脚优化的方法,其特征在于,所述基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink包括:
S31、收集所有有且仅有2个顶点为保留电路节点的单元,形成前线单元队列{Front};
S32、取出队列的第一个单元并将其从队列中移除,将其没有设置为保留电路节点的顶点设置为保留电路节点,设置N=N+1;
S33、如果N>=k*PINsink,结束,否则转入S34;
S34、依据新设置为保留电路节点的顶点将包含该顶点且满足有且仅有2个顶点为保留电路节点的单元加入到队列{Front}的最后,转入S32。
4.根据权利要求2所述的一种用于集成电路SINK管脚优化的方法,其特征在于,所述收集位于包络凸多边形内的网格单元顶点包括:对网格单元的每一个顶点V,与多边形E的中心O连成线段,判断线段/>是否与多边形E的任一边相交,如果不与多边形E的任一边相交,顶点V在多边形E之内,否则在多边形E之外。
5.根据权利要求4所述的一种用于集成电路SINK管脚优化的方法,其特征在于,所述基于优先原始管脚对应的电路节点的原则,筛选到参考节点的电阻的差异小于预先设定的阈值且到参考节点之间的距离大于预先设定阈值的电路节点作为优化的SINK管脚与覆铜版图接触的新的位置点包括:
S61、设置所有电路节点的状态为未处理;
S62、设置初始筛选的电路节点为原始管脚对应的电路节点,计算筛选的电路节点到参考节点的电阻的平均值;
S63、计算筛选的电路节点到参考节点的电阻与电阻平均值的差值,找出电阻差值最大的电路节点;
S64、如果所有电路节点都已处理,现有筛选的电路节点对应的位置即为优化后的SINK管脚的位置,结束;否则,如果还存在未处理的电路节点,任取一个未处理的电路节点q,修改其处理状态为已处理,判断其距离与任一筛选的电路节点的距离是否小于预先设定的距离阈值,如果是,转入下一个未处理的电路节点,重复执行步骤S64,否则,转入步骤S65;
S65、计算该电路节点到参考节点的电阻与电阻平均值的差值,比较这个差值与步骤S63中的最大差值,如果大于最大差值,转入步骤S64,否则,转入步骤S66;
S66、将该电路节点设置为被筛选的电路节点,同时去除电阻差值最大的电路节点,更新筛选的电路节点到参考节点的电阻的平均值: 式中,/>为更新筛选的电路节点到参考节点的电阻的平均值,/>为筛选的SINK管脚数量,/>为电路节点/>到参考节点的电阻,/>为更新前筛选的电路节点到参考节点的电阻的平均值。
6.一种用于集成电路SINK管脚优化的系统,其特征在于,包括网格单元顶点搜索模块、网格单元顶点收集模块、优化判断模块、电路节点编号模块、参考节点电阻计算模块和SINK管脚位置优化确定模块;其中,网格单元顶点搜索模块用于采用递归法建立SINK管脚的包络凸多边形,并搜索位于所述包络凸多边形之内的网格单元顶点;网格单元顶点收集模块用于收集位于包络凸多边形内的网格单元顶点,将位于包络凸多边形之内的网格单元顶点作为电路节点进行保留,作为保留电路节点,设置其编号为1,2,…,N,其中N为位于包络凸多边形之内的网格单元顶点数;优化判断模块用于若N<=k*PINsink,基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink,其中k为预定义的大于1的系数,PINsink为SINK管脚数;电路节点编号模块用于基于VRM各管脚是等电位,将VRM各管脚对应的电路节点设置为超节点,设置其编号为N+1,将剩余网格单元顶点单元重新编号,依次为N+2,…,N+M,其中N+M为所有网格节点的总数;参考节点电阻计算模块用于采用直流分析方法建立有限元方程组,形成有限元稀疏矩阵,反复利用三角形-星形变换消除非电路节点,保留编号为1~N+1的电路节点,形成电路节点的电导矩阵,将节点N+1作为参考节点,节点1~N对应的电路节点的导纳矩阵的对角元即为节点1~N到参考节点的电导,其倒数为节点1~N到参考节点的电阻;SINK管脚位置优化确定模块用于基于优先原始管脚对应的电路节点的原则,筛选到参考节点的电阻的差异小于预先设定的阈值且到参考节点之间的距离大于预先设定阈值的电路节点作为优化的SINK管脚与覆铜版图接触的新的位置点。
7.根据权利要求6所述的一种用于集成电路SINK管脚优化的系统,其特征在于,网格单元顶点搜索模块包括:第一单元、第二单元、第三单元、第四单元和第五单元;其中,第一单元用于设置SINK所有管脚的状态为未处理;选择四个不在同一直线上的管脚,基于每个管脚的坐标值分别记管脚1为x坐标最大且y坐标不为最大的管脚、管脚2为剩下3个y坐标最大且x坐标不为最小的管脚、管脚3为剩下的x坐标最小且y坐标不为最小的管脚、管脚4为剩下的管脚,更改四个管脚的状态为已处理;依次连接管脚1,2,3,4形成多边形,设多边形的中心为O,其中心坐标为其顶点坐标的平均值;第二单元用于将其他状态为未处理的任一管脚P,与多边形的中心O连成线段,更改该管脚P的状态为已处理;第三单元用于判断线段是否与多边形的任一边相交,如果不与多边形的任一边相交,转入第二单元执行步骤,否则,设相交的边为/>,转入第四单元执行步骤;第四单元用于将管脚P插入到相交的边/>,形成新的边/>和/>,并形成新的多边形,采用下式更新多边形的中心O的坐标:式中:/>为更新多边形的中心O的横坐标,/>为更新多边形的中心O的纵坐标,/>为插入管脚P后多边形的顶点数,/>为管脚P的横坐标,/>为管脚P的纵坐标,/>为插入管脚P之前多边形中心O的横坐标,/>为插入管脚P之前多边形中心O的纵坐标;
第五单元用于转入第四单元执行步直到所有管脚的状态均为已处理,此时获得的多边形即为SINK管脚的所述包络凸多边形。
8.根据权利要求6所述的一种用于集成电路SINK管脚优化的系统,其特征在于,所述基于所述位于包络凸多边形之内的网格单元顶点向外扩展网格单元顶点,直到满足N>=k*PINsink包括执行以下步骤:
S31、收集所有有且仅有2个顶点为保留电路节点的单元,形成前线单元队列{Front};
S32、取出队列的第一个单元并将其从队列中移除,将其没有设置为保留电路节点的顶点设置为保留电路节点,设置N=N+1;
S33、如果N>=k*PINsink,结束,否则转入S34;
S34、依据新设置为保留电路节点的顶点将包含该顶点且满足有且仅有2个顶点为保留电路节点的单元加入到队列{Front}的最后,转入S32。
9.根据权利要求7所述的一种用于集成电路SINK管脚优化的系统,其特征在于,所述收集位于包络凸多边形内的网格单元顶点包括:对网格单元的每一个顶点V,与多边形E的中心O连成线段,判断线段/>是否与多边形E的任一边相交,如果不与多边形E的任一边相交,顶点V在多边形E之内,否则在多边形E之外。
10.根据权利要求9所述的一种用于集成电路SINK管脚优化的系统,其特征在于,SINK管脚位置优化确定模块执行的步骤包括:
S61、设置所有电路节点的状态为未处理;
S62、设置初始筛选的电路节点为原始管脚对应的电路节点,计算筛选的电路节点到参考节点的电阻的平均值;
S63、计算筛选的电路节点到参考节点的电阻与电阻平均值的差值,找出电阻差值最大的电路节点;
S64、如果所有电路节点都已处理,现有筛选的电路节点对应的位置即为优化后的SINK管脚的位置,结束;否则,如果还存在未处理的电路节点,任取一个未处理的电路节点q,修改其处理状态为已处理,判断其距离与任一筛选的电路节点的距离是否小于预先设定的距离阈值,如果是,转入下一个未处理的电路节点,重复执行步骤S64,否则,转入步骤S65;
S65、计算该电路节点到参考节点的电阻与电阻平均值的差值,比较这个差值与步骤S63中的最大差值,如果大于最大差值,转入步骤S64,否则,转入步骤S66;
S66、将该电路节点设置为被筛选的电路节点,同时去除电阻差值最大的电路节点,更新筛选的电路节点到参考节点的电阻的平均值: 式中,/>为更新筛选的电路节点到参考节点的电阻的平均值,/>为筛选的SINK管脚数量,/>为电路节点/>到参考节点的电阻,/>为更新前筛选的电路节点到参考节点的电阻的平均值。
CN202310690907.4A 2023-06-12 2023-06-12 一种用于集成电路sink管脚优化的方法和系统 Active CN116432599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310690907.4A CN116432599B (zh) 2023-06-12 2023-06-12 一种用于集成电路sink管脚优化的方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310690907.4A CN116432599B (zh) 2023-06-12 2023-06-12 一种用于集成电路sink管脚优化的方法和系统

Publications (2)

Publication Number Publication Date
CN116432599A CN116432599A (zh) 2023-07-14
CN116432599B true CN116432599B (zh) 2023-08-08

Family

ID=87085879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310690907.4A Active CN116432599B (zh) 2023-06-12 2023-06-12 一种用于集成电路sink管脚优化的方法和系统

Country Status (1)

Country Link
CN (1) CN116432599B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107852840A (zh) * 2015-07-09 2018-03-27 西伊加梯电源卢森堡公司 高电力密度逆变器(ii)
US10366201B1 (en) * 2017-04-24 2019-07-30 Xilinx, Inc. Timing closure of circuit designs for integrated circuits
CN111881602A (zh) * 2020-07-17 2020-11-03 成都工业学院 一种基于最小能量有限元数值分析法的焊接参数优化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107852840A (zh) * 2015-07-09 2018-03-27 西伊加梯电源卢森堡公司 高电力密度逆变器(ii)
US10366201B1 (en) * 2017-04-24 2019-07-30 Xilinx, Inc. Timing closure of circuit designs for integrated circuits
CN111881602A (zh) * 2020-07-17 2020-11-03 成都工业学院 一种基于最小能量有限元数值分析法的焊接参数优化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Sink根数据聚集树分层的WSN电力调度优化设计;朱文忠 等;《科技通报》;第30卷(第6期);第58-60页 *

Also Published As

Publication number Publication date
CN116432599A (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
US6230306B1 (en) Method and apparatus for minimization of process defects while routing
KR100201979B1 (ko) 배선경로 처리방법과 배선경로 처리시스템 및 반도체집적회로 장치
US5640327A (en) Apparatus and method for partitioning resources for interconnections
US9991249B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
US5682321A (en) Cell placement method for microelectronic integrated circuit combining clustering, cluster placement and de-clustering
US7302661B2 (en) Efficient electromagnetic modeling of irregular metal planes
CN111898330A (zh) 基于多层次并行策略的集成电路电磁响应计算方法及装置
CN114357941B (zh) 一种集成电路版图电流密度超标区域优化方法及系统
CN115600549A (zh) 基于网格剖分确定集成电路版图设计缺陷的精准检测方法
CN112818626B (zh) 一种基于多重掩膜版的版图布线方法
US7296252B2 (en) Clustering techniques for faster and better placement of VLSI circuits
CN112149336A (zh) 三维集成电路电磁仿真高质量网格快速生成方法及装置
CN114117990A (zh) 用于电容提取的系统和方法以及计算机可读存储介质
KR20180028252A (ko) 집적 회로 설계 시스템 및 집적 회로의 제조 방법
CN113204931A (zh) 产生电路布局的方法
CN116432599B (zh) 一种用于集成电路sink管脚优化的方法和系统
US7073144B2 (en) Stability metrics for placement to quantify the stability of placement algorithms
CN117272914B (zh) 基于四叉树快速确定覆铜形状形成拓扑结构的方法及装置
KR20170094744A (ko) 집적 회로 및 상기 집적 회로의 제조를 위한 컴퓨터 구현 방법
CN112989749A (zh) 一种集成电路版图布线中引脚访问方法及装置
US6484297B1 (en) 4K derating scheme for propagation delay and setup/hold time computation
CN117172181A (zh) 一种用于多物理场仿真的多尺度贴体网格生成方法
CN114330214B (zh) 一种包含走线的集成电路快速高精度计算的方法及装置
US6542834B1 (en) Capacitance estimation
CN116432600B (zh) 一种自动优化集成电路电源-地网络的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant