CN116419649A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116419649A
CN116419649A CN202211335298.2A CN202211335298A CN116419649A CN 116419649 A CN116419649 A CN 116419649A CN 202211335298 A CN202211335298 A CN 202211335298A CN 116419649 A CN116419649 A CN 116419649A
Authority
CN
China
Prior art keywords
substrate
sub
display device
patterns
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211335298.2A
Other languages
English (en)
Inventor
金东润
延圭宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116419649A publication Critical patent/CN116419649A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置，包括：多个衬底图案，所述多个衬底图案被设置成对应于多个子像素中的每一个，并且由透明导电氧化物和氧化物半导体中的一者形成；多个晶体管，所述多个晶体管被设置在所述多个衬底图案上方的所述多个子像素中的每一个中；以及多个发光二极管，所述多个发光二极管连接至待被设置在所述多个子像素中的每一个中的多个衬底，所述多个子像素包括发射不同颜色光的第一子像素和第二子像素，并且在所述多个衬底图案之中，与所述第一子像素对应的第一衬底图案的厚度和与所述第二子像素对应的第二衬底图案的厚度彼此不同。

Description

显示装置
对相关申请的交叉引用
本申请要求在2021年12月28日提交于韩国知识产权局的韩国专利申请第10-2021-0189948号的优先权，该韩国专利申请的公开内容通过引用并入本文。
技术领域
本公开内容涉及显示装置，更具体地涉及不使用塑料衬底来改善湿气渗透特性并且使激光剥离(LLO)处理期间的撕裂缺陷最小化的显示装置。
背景技术
作为用于计算机监视器、电视或蜂窝电话的显示装置，存在作为自发光装置的有机发光显示装置(OLED)和需要单独的光源的液晶显示装置(LCD)。
显示装置的适用范围被多样化到个人数字助理以及计算机监视器和电视，且正在研究具有大的显示区域以及减小的体积和重量的显示装置。
此外，近来，通过在诸如作为柔性材料的塑料的柔性衬底上形成显示元件和布线而被制造成使得即使显示装置被折叠或卷曲也能够显示图像的柔性显示装置作为下一代显示装置受到关注。
发明内容
本公开内容要实现的目的是提供一种显示装置，该显示装置使用透明导电氧化物层和氧化物半导体层中的一者来替代塑料衬底作为衬底。
本公开内容要实现的另一目的是提供一种显示装置，该显示装置使湿气和氧的渗透最小化。
本公开内容要实现的又一目的是提供一种显示装置，该显示装置去除塑料衬底以简化工艺并降低制造成本。
本公开内容要实现的又一目的是提供一种显示装置，在该显示装置中，设置在有源区域和非有源区域中的各种信号线中产生的寄生电容被减小以使噪声最小化。
本公开内容要实现的又一目的是提供一种显示装置，该显示装置使LLO处理所生成的缺陷最小化。
本公开内容的目的不限于以上提及的目的，并且本领域技术人员根据以下描述可以清楚地理解上面未提及的其他目的。
为了实现上述目的，根据本公开内容的一个方面，显示装置包括：多个衬底图案，所述多个衬底图案被设置成对应于多个子像素中的每一个，并且由透明导电氧化物和氧化物半导体中的一者形成；多个晶体管，所述多个晶体管被设置在所述多个衬底图案上方的所述多个子像素中的每一个中；以及多个发光二极管，所述多个发光二极管连接至待被设置在所述多个子像素中的每一个中的多个衬底，其中，所述多个子像素包括发射不同颜色光的第一子像素和第二子像素，并且在所述多个衬底图案之中，与所述第一子像素对应的第一衬底图案的厚度和与所述第二子像素对应的第二衬底图案的厚度彼此不同。
根据本公开内容的另一方面，显示装置包括：多个衬底图案，所述多个衬底图案被设置成对应于多个子像素中的每一个，并且由透明导电氧化物和氧化物半导体中的一者形成；多个晶体管，所述多个晶体管被设置在多个衬底图案上方的多个子像素中的每一个中；多个发光二极管，所述多个发光二极管连接至待被设置在多个子像素中的每一个中的多个衬底；以及多个信号线，所述多个信号线被设置在所述衬底上的非有源区域中，其中，所述多个衬底图案还包括各自与所述多个信号线交叠的多个附加衬底图案。
示例性实施方式的其他详细内容包括在具体实施方式和附图中。
根据本公开内容，透明导电氧化物层和氧化物半导体层用作显示装置的衬底，以便于控制湿气渗透。
根据本公开内容，薄的透明导电氧化物层和氧化物半导体层用作显示装置的衬底，以提高显示装置的柔性。
根据本公开内容，薄的透明导电氧化物层和薄的氧化物半导体层用作显示装置的衬底，以减轻当显示装置弯曲或卷曲时生成的应力，并减少显示装置的裂纹。
根据本公开内容，透明导电氧化物层和氧化物半导体层用作显示装置的衬底，以简化显示装置的结构并降低制造成本。
根据本公开内容，透明导电氧化物层和氧化物半导体层用作显示装置的衬底，以减少静电的生成并改善显示质量。
根据本公开内容，显示装置的衬底是在真空环境中通过沉积处理制造的，从而缩短衬底制造时间，并且可以使衬底上形成的异物和由此产生的缺陷最小化。
根据本公开内容，由透明导电氧化物层或氧化物半导体层形成的衬底仅设置在未设置信号线的区域中，使得由寄生电容引起的噪声可以被最小化。
根据本公开内容，衬底的多个衬底图案的厚度被配置成根据多个衬底图案的面积而变化，从而可以使由LLO处理导致的损坏最小化。
根据本公开内容的效果不限于以上例示的内容，并且在本说明书中包括更多各种效果。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本公开内容的以上和其他方面、特征和其他优点，在附图中：
图1是根据本公开内容的示例性实施方式的显示装置的平面图；
图2是根据本公开内容的示例性实施方式的显示装置的示意性截面图；
图3是根据本公开内容的示例性实施方式的显示装置的子像素的电路图；
图4A是根据本公开内容的示例性实施方式的显示装置的放大平面图；
图4B是用于说明根据本公开内容的示例性实施方式的显示装置的衬底的视图；
图5是沿着图4A的线V-V'截取的截面图；
图6是沿着图4A的线VI-VI'截取的截面图；
图7是根据本公开内容的另一示例性实施方式的显示装置的截面图；
图8A是根据本公开内容的又一示例性实施方式的显示装置的平面图；
图8B是用于说明根据本公开内容的又一示例性实施方式的显示装置的衬底的视图；
图9是用于说明根据本公开内容的又一示例性实施方式的显示装置的衬底的视图；
图10和图11是根据本公开内容的又一示例性实施方式的显示装置的截面图；
图12是根据本公开内容的又一示例性实施方式的显示装置的示意性平面图；
图13是沿着图12的线XIII-XIII'截取的截面图；以及
图14是根据本公开内容的又一示例性实施方式的显示装置的示意性平面图。
具体实施方式
通过参考下面连同附图一起详细描述的示例性实施方式，本公开内容的优点和特性以及实现优点和特性的方法将变得清楚。然而，本公开内容不限于本文公开的示例性实施方式，而是将以各种形式实现。示例性实施方式仅通过示例的方式来提供，使得本领域技术人员可以完全理解本公开内容的公开内容和本公开内容的范围。因此，本公开内容仅由所附权利要求书的范围限定。
用于描述本公开内容的示例性实施方式的附图中所示的形状、尺寸、比例、角度、数目等仅仅是示例，并且本公开内容不限于此。在整个说明书中，相同的附图标记通常标示相同的元件。此外，在本公开内容的以下描述中，可以省略已知相关技术的详细说明，以避免不必要地使本公开内容的主题晦涩难懂。本文中所使用的诸如“包括”、“具有”和“由......组成”的术语通常旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。对单数的任何提及可以包括复数，除非另外明确规定。
即使没有明确说明，部件也被解释为包括普通误差范围。
当使用诸如“在......上”、“在......上方”、“在......下方”和“紧邻”的术语来描述两个部分之间的位置关系时，一个或更多个部分可以位于这两个部分之间，除非这些术语与术语“紧接”或“直接”一起使用。
当元件或层设置在另一元件或层“上”时，另一层或另一元件可以直接置于其他元件上或直接置入其间。
尽管术语“第一”、“第二”等用于描述各个部件，但这些部件不受这些术语限制。这些术语仅仅用于将一个部件与其他部件区分开。因此，下面提及的第一部件可以是本公开内容的技术构思中的第二部件。
在整个说明书中，相同的附图标记通常标示相同的元件。
为了便于描述，示出了附图中所示出的每个部件的尺寸和厚度，但是本公开内容不限于所示部件的尺寸和厚度。
本公开内容的各种实施方式的特征可以部分地或完全地彼此依附或组合且可以以技术上不同的方式互锁和操作，并且实施方式可以彼此独立地或彼此相关联地实施。
在下文中，将参照附图详细描述本公开内容的各种实施方式。
图1是根据本公开内容的示例性实施方式的显示装置的平面图。图2是根据本公开内容的示例性实施方式的显示装置的示意性截面图。为了便于描述，在图1中，在显示装置100的各种部件之中，仅示出了衬底110、多个柔性膜160和多个印刷电路板170。
参照图1和图2，衬底110是支承显示装置100的其他部件的支承构件。衬底110可以由透明导电氧化物和氧化物半导体中的任一种形成。例如，衬底110可以由诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)或者铟锡锌氧化物(ITZO)的透明导电氧化物(TCO)形成。
此外，衬底110可以由由铟(In)和镓(Ga)形成的氧化物半导体材料形成，例如诸如铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)和铟锡锌氧化物(ITZO)的透明氧化物半导体。然而，透明导电氧化物和氧化物半导体的一种材料类型是说明性的，以便衬底110可以由本说明书中未描述但不限于此的另一透明导电氧化物或氧化物半导体材料形成。
同时，衬底110可以通过沉积透明导电氧化物或具有非常薄厚度的氧化物半导体来形成。因此，当衬底110形成为具有非常薄的厚度时，衬底具有柔韧性。包括具有柔性的衬底110的显示装置可以实现为柔性显示装置100，该柔性显示装置100即使在折叠或卷曲状态下也显示图像。例如，当显示装置100是可折叠显示装置时，衬底110相对于折叠轴折叠或展开。作为另一示例，当显示装置100是可卷曲的显示装置时，显示装置可以通过围绕滚轮卷曲而被存储。因此，根据本公开内容的示例性实施方式的显示装置100使用具有柔性的衬底110而被实现为例如可折叠显示装置或可卷曲显示装置的柔性显示装置100。
此外，根据本公开内容的示例性实施方式的显示装置100使用由透明导电氧化物或氧化物半导体形成的衬底110来执行LLO处理。LLO处理是指在显示装置100的制造处理期间使用激光将衬底110下方的临时衬底与衬底110分离的处理。因此，衬底110是更容易执行LLO处理的层，因此被称为功能性薄膜、功能性薄膜层或功能性衬底。以下将更详细地描述LLO处理。
衬底110包括有源区域AA和非有源区域NA。
显示区域AA是显示图像的区域。在有源区域AA中，可以设置由多个子像素配置的像素单元120来显示图像。例如，像素单元120由包括发光二极管和驱动电路的多个子像素配置以显示图像。
非有源区域NA是不显示图像并且设置有用于驱动设置在有源区域AA中的子像素的各种布线和驱动IC的区域。例如，在非有源区域NA中，可以设置诸如栅极驱动器IC和数据驱动器IC的各种驱动IC。
多个柔性膜160设置在衬底110的一端处。多个柔性膜160电连接至衬底110的一端。多个柔性膜160是其中在具有延展性(malleability)的基膜上设置有各种部件以向有源区域AA的多个子像素供应信号的膜。多个柔性膜160的一端设置在衬底110的非有源区域NA中，以向有源区域AA的多个子像素供应数据电压。同时，即使在图1中多个柔性膜160是四个，柔性膜160的数目也可以根据设计而变化，但不限于此。
同时，在多个柔性膜160上可以设置有诸如栅极驱动器IC或数据驱动器IC的驱动IC。驱动IC是处理用于显示图像的数据以及用于处理数据的驱动信号的部件。取决于安装方法，驱动IC可以通过玻璃上芯片(COG)、膜上芯片(COF)或带载封装(TCP)技术来设置。在本说明书中，为了便于描述，描述了驱动IC通过膜上芯片方式安装在多个柔性膜160上，但不限于此。
印刷电路板170被连接至多个柔性膜160。印刷电路板170是向驱动IC供应信号的部件。可以在印刷电路板170中设置各种部件，以向驱动IC供应诸如驱动信号或数据电压的各种驱动信号。同时，即使图1示出了两个印刷电路板170，印刷电路板170的数目也可以根据设计而变化，并且不限于此。
参照图2，第一无机绝缘层116设置在衬底110上。第一无机绝缘层116抑制从衬底110的外部渗透的湿气和/或氧气扩散。可以通过控制第一无机绝缘层116的厚度或层压结构来控制显示装置100的湿气渗透特性。此外，第一无机绝缘层116可以抑制当由透明导电氧化物或氧化物半导体形成的衬底110与诸如像素单元120的其他配置相接触时引起的短路缺陷。第一无机绝缘层116可以由无机材料形成，例如，可以由硅氧化物(SiOx)形成，并且可以由单层或双层配置，但不限于此。
像素单元120设置在第一无机绝缘层116上。像素单元120可以设置为对应于有源区域AA。像素单元120是包括多个子像素以显示图像的部件。像素单元120的多个子像素是配置有源区域AA的最小单元，并且发光二极管和驱动电路可以设置在多个子像素中的每一个中。例如，多个子像素中的每一个的发光二极管可以包括：包括阳极、有机发射层和阴极的有机发光二极管；或者包括N型和P型半导体层以及发射层的LED。用于驱动多个子像素的驱动电路可以包括驱动元件，例如薄膜晶体管或存储电容器，但不限于此。此后，为了便于描述，假设多个子像素中的每一个的发光二极管是有机发光二极管，但不限于此。
同时，根据从发光二极管发出的光的发射方向，显示装置100可以按顶部发射型或底部发射型配置。
根据顶部发射型，从发光二极管发出的光被发射到衬底110的其上设置有发光二极管的上部分。在顶部发射型的情况下，可以在阳极下方形成反射层以允许从有机发光二极管发出的光行进到衬底110的上部分，即朝向阴极。
根据底部发射型，从发光二极管发出的光被发射到衬底110的其上设置有发光二极管的下部分。在底部发射型的情况下，阳极可以仅由透明导电材料形成，并且阴极可以由具有高反射率的金属材料形成，以允许从有机发光二极管发出的光行进到衬底110的下部分。
在下文中，为了便于描述，将通过假设根据本公开内容的示例性实施方式的显示装置100是底部发射型显示装置来进行描述，但不限于此。
封装层130设置成覆盖像素单元120。封装层130密封像素单元120，以保护像素单元120的发光二极管免受湿气、氧气和外部影响。封装单元130可以由通过交替地层叠多个无机层和多个有机层形成的薄膜封装(TFE)配置。例如，无机层可以由诸如硅氮化物SiNx、硅氧化物SiOx和铝氧化物AlOx的无机材料形成，并且有机层可以由环氧树脂或丙烯酸聚合物形成，但它们不限于此。此外，封装层130可以由面密封类型配置。例如，封装层130可以通过在像素单元120的整个表面上形成紫外线或热固性密封剂来形成。然而，封装层130的结构可以通过各种方法和材料形成，但不限于此。
同时，可以在封装层130上进一步设置具有高模量且由具有强耐腐蚀性的金属材料形成的封装衬底。例如，封装衬底可以由具有约200至900MPa的高模量的材料形成。封装衬底可以由具有高耐腐蚀性且易于以箔或薄膜形式加工的金属材料形成，例如铝(Al)、镍(Ni)、铬(Cr)、铁(Fe)和镍合金材料。因此，由于封装衬底125由金属材料形成，因此封装衬底125可以实现为超薄膜并且提供对外部冲击和刮擦的强抵抗力。
密封构件140设置成包围像素单元120和封装层130的侧面。密封构件140设置在非有源区域NA中，并且设置成包围设置在有源区域AA中的像素单元120。密封构件140设置成包围像素单元120的侧面和封装层130的侧面，以使得到像素单元120的湿气渗透最小化。例如，密封构件140可以设置成覆盖第一无机绝缘层116的与非有源区域NA交叠并突出至像素单元120的外侧的上表面以及封装层130的上表面的一部分，封装层130的侧面设置成包围像素单元120。
密封构件140可以由具有弹性的非导电材料形成，以封装像素单元120的侧面，并增强显示装置100的侧面的刚性。此外，密封构件140可以由具有粘性的材料形成。密封构件140还可以包括吸收剂，该吸收剂从外部吸收湿气和氧气，以使通过显示装置100的侧面部分的湿气渗透最小化。例如，密封构件140可以由聚酰亚胺(PI)、聚氨基甲酸乙酯、环氧树脂或丙烯基材料形成，但不限于此。
在衬底110下方设置偏光板150。偏光板150选择性地透射光以减少入射到衬底110上的外部光的反射。具体而言，在显示装置100中，应用于半导体器件、布线和发光二极管的各种金属材料形成在衬底110上。因此，入射到衬底110上的外部光可以从金属材料反射，使得显示装置100的可见性可能由于外部光的反射而降低。此时，抑制外部光反射的偏振器150设置在衬底110下方，以增大显示装置100的室外可见性。然而，根据显示装置100的实现方式示例可以省略偏振器150。
即使图中未示出，阻挡膜也可以与偏振器150一起设置在衬底110下方。阻挡膜使衬底110外部的湿气和氧气到衬底110中的渗透最小化，以保护包括发光二极管的像素单元120。然而，根据显示装置100的实现方式示例，可以省略阻挡膜，但不限于此。
在下文中，将参照图3至图6更详细地描述像素单元120的多个子像素。
图3是根据本公开内容的示例性实施方式的显示装置的子像素的电路图。
参照图3，用于驱动多个子像素SP的发光二极管OLED的驱动电路包括第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC。为了驱动该驱动电路，包括栅极线GL、数据线DL、高电位电力线VDD、感测线SL和参考线RL的多个布线设置在衬底110上。
包括在一个子像素SP的驱动电路中的第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每一个包括栅电极、源电极和漏电极。
第一晶体管TR1、第二晶体管TR2和第三晶体管TR3可以是P型薄膜晶体管或N型薄膜晶体管。例如，由于在P型薄膜晶体管中，空穴从源电极流到漏电极，所以电流从源电极流到漏电极。由于在N型薄膜晶体管中，电子从源电极流到漏电极，所以电流从漏电极流到源电极。在下文中，将在第一晶体管TR1、第二晶体管TR2和第三晶体管TR3是电流从漏电极流到源电极的N型薄膜晶体管的假设下进行描述，但是本公开内容不限于此。
第一晶体管TR1包括第一有源层、第一栅电极、第一源电极和第一漏电极。第一栅电极连接至第一节点N1，第一源电极连接至发光二极管OLED的阳极，并且第一漏电极连接至高电位电力线VDD。当第一节点N1的电压高于阈值电压时，第一晶体管TR1导通，并且当第一节点N1的电压低于阈值电压时，第一晶体管TR1关断。当第一晶体管TR1导通时，驱动电流可以借助于第一晶体管TR1传送至发光二极管OLED。因此，可以将控制传送至发光二极管OLED的驱动电流的第一晶体管TR1称为驱动晶体管。
第二晶体管TR2包括第二有源层、第二栅电极、第二源电极和第二漏电极。第二栅电极连接至栅极线GL，第二源电极连接至第一节点N1，并且第二漏电极连接至数据线DL。第二晶体管TR2可以基于来自栅极线GL的栅极电压而被导通或关断。当第二晶体管TR2导通时，来自数据线DL的数据电压可以在第一节点N1中充电。因此，也可以将由栅极线GL导通或关断的第二晶体管TR2称为开关晶体管。
第三晶体管TR3包括第三有源层、第三栅电极、第三源电极和第三漏电极。第三栅电极连接至感测线SL，第三源电极连接至第二节点N2，并且第三漏电极连接至参考线RL。第三晶体管TR3可以基于来自感测线SL的感测电压而被导通或关断。当第三晶体管TR3导通时，来自参考线RL的参考电压可以被传送至第二节点N2和存储电容器SC。因此，也可以将第三晶体管TR3称为感测晶体管。
同时，即使在图3中示出了栅极线GL和感测线SL是分开的布线，栅极线GL和感测线SL也可以被实现为一个布线，但不限于此。
存储电容器SC连接在第一晶体管TR1的第一栅电极与第一源电极之间。也就是说，存储电容器SC可以连接在第一节点N1与第二节点N2之间。当发光二极管OLED发光时，存储电容器SC保持第一晶体管TR1的第一栅电极与第一源电极之间的电位差，使得可以将恒定驱动电流供应至发光二极管OLED。存储电容器SC包括多个电容器电极，例如，多个电容器电极中的一个连接至第一节点N1，以及另一个连接至第二节点N2。
发光二极管OLED包括阳极、发射层和阴极。发光二极管OLED的阳极连接至第二节点N2，并且阴极连接至低电位电力线VSS。发光二极管OLED供应有来自第一晶体管TR1的驱动电流以发光。
同时，在图3中，描述了根据本公开内容的示例性实施方式的显示装置100的子像素SP的驱动电路具有包括三个晶体管和一个存储电容器SC的3T1C结构。然而，晶体管和存储电容器的数目和连接关系可以根据设计以各种方式变化，并且不限于此。
图4A是根据本公开内容的示例性实施方式的显示装置的放大平面图，以及图4B是用于说明根据本公开内容的示例性实施方式的显示装置的衬底的视图。图5是沿着图4A的线V-V'截取的截面图。图6是沿着图4A的线VI-VI'截取的截面图。图4A是配置一个像素的红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG的放大平面图。在图4A中，为了便于描述，滤色器CF和堤部115未示出，而衬底110的边用粗体实线示出。在图4B中，为了便于描述，在显示装置100的部件之中，仅示出衬底110。
参照图4A至图6，根据本公开内容的示例性实施方式的显示装置100包括衬底110、第一无机绝缘层116、缓冲层111、栅极绝缘层112、钝化层113、平坦化层114、堤部115、第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、存储电容器SC、发光二极管OLED、栅极线GL、感测线SL、数据线DL、参考线RL、高电位电力线VDD和多个滤色器CF。
参照图4A，多个子像素SP包括作为第一子像素的红色子像素SPR、作为第二子像素的绿色子像素SPG、作为第三子像素的蓝色子像素SPB和作为第四子像素的白色子像素SPW。例如，红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG可以沿着行方向顺序设置。然而，多个子像素SP的放置顺序不限于此。
多个子像素SP中的每一个都包括发射区域EA和电路区域。发射区域EA是独立发射一个颜色光的区域，并且发光二极管OLED可以设置在其中。具体地说，多个滤色器CF和阳极AN交叠的区域从堤部115暴露以允许从发光二极管OLED发射的光行进到外部的区域被定义为发射区域EA。例如，参照图4A和图6，作为红色子像素SPR的发射区域EA的第一发射区域EA1是在红色滤色器CFR和阳极AN交叠的区域中从堤部115暴露的区域。作为绿色子像素SPG的发射区域EA的第二发射区域EA2是在绿色滤色器CFG和阳极AN交叠的区域中从堤部115暴露的区域。作为蓝色子像素SPB的发射区域EA的第三发射区域EA3是在蓝色滤色器CFB和阳极AN交叠的区域中从堤部115暴露的区域。此时，作为白色子像素SPW的发射区域EA的第四发射区域EA4(其中未设置单独的滤色器CF)可以是发射白光的白色发射区域，该白色发射区域在与从堤部115暴露的阳极AN的一部分交叠的区域中。
参照图4A至图6，多个子像素SP中的发射区域EA的面积以以下顺序减小：作为第四子像素的白色子像素SPW的发射区域，作为第一子像素的红色子像素SPR的发射区域，作为第三子像素的蓝色子像素SPB的发射区域，并且作为第二子像素的绿色子像素SPG的发射区域。即，作为白色子像素SPW(作为第四子像素)的发射区域EA的第四发射区域EA4的面积大于作为红色子像素SPR(作为第一子像素)的发射区域EA的第一发射区域EA1的面积。作为红色子像素SPR(作为第一子像素)的发射区域EA的第一发射区域EA1的面积大于作为蓝色子像素SPB(作为第三子像素)的发射区域的第三发射区域EA3的面积。作为蓝色子像素SPB(作为第三子像素)的发射区域的第三发射区域EA3的面积大于作为绿色子像素SPG(作为第二子像素)的发射区域EA的第二发射区域EA2的面积。子像素SP的发射区域EA的面积顺序可以根据设计而变化。
参照图4A至图6，衬底110包括多个衬底图案110-1、110-2、110-3和110-4。多个衬底图案110-1、110-2、110-3和110-4包括第一衬底图案110-1、第二衬底图案110-2、第三衬底图案110-3和第四衬底图案110-4。第一衬底图案110-1对应于第一子像素SPR，第二衬底图案110-2对应于第二子像素SPG，第三衬底图案110-3对应于第三子像素SPB，以及第四衬底图案110-4对应于第四子像素SPW。
参照图4A和图4B，多个衬底图案110-1、110-2、110-3和110-4设置成对应于多个子像素SP的发射区域EA。因此，多个衬底图案110-1、110-2、110-3和110-4设置成与多个子象素SP的发射区域EA交叠。此时，多个衬底图案110-1、110-2、110-3和110-4具有与多个子像素SP中的每一个的发射区域EA对应的矩形形状。因此，多个衬底图案110-1、110-2、110-3和110-4可以大于多个子像素SP中的发射区域EA的面积。
参照图4A至图6，多个衬底图案110-1、110-2、110-3和110-4中的第一衬底图案110-1、第二衬底图案110-2、第三衬底图案110-3和第四衬底图案110-4中的两个具有相同的厚度，而其他两个衬底图案具有相同的厚度。也就是说，如图6所示，第一衬底图案110-1和第四衬底图案110-4的厚度相同，而第二衬底图案110-2和第三衬底图案110-3的厚度相同。
此时，其中设置有第一衬底图案110-1的作为红色子像素SPR的发射区域EA的第一发射区域EA1的面积和其中设置有第四衬底图案110-4的作为白色子像素SPW的发射区域EA的第四发射区域EA 4的面积大于其中设置有第二衬底图案110-2的作为绿色子像素SPG的发射区域EA的第二发射区域EA2的面积和其中设置有第三衬底图案110-3的作为蓝色子像素SPB的发射区域EA的第三发射区域EA3的面积。因此，设置在具有相对较大面积的第一发射区域EA1和第四发射区域EA4中的第一衬底图案110-1的厚度和第四衬底图案110-4的厚度彼此相等。此外，设置在具有相对较小面积的第二发射区域EA2和第三发射区域EA3中的第二衬底图案110-2的厚度和第三衬底图案110-3的厚度彼此相等。然而，第一衬底图案110-1的厚度和第四衬底图案110-4的厚度可以大于第二衬底图案110-2的厚度和第三衬底图案110-3的厚度。
参照图3至图5，第一无机绝缘层116设置在衬底110上，以及多个高电位电力线VDD、多个数据线DL、多个参考线RL和遮光层LS设置在第一无机绝缘层116上。
多个高电位电力线VDD、多个数据线DL、多个参考线RL和遮光层LS设置在衬底110的同一层上，并由相同的导电材料形成。例如，多个高电位电力线VDD、多个数据线DL、多个参考线RL和遮光层LS可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)等导电材料或其合金配置，但不限于此。
多个高电位电力线VDD是将高电位电力信号传送至多个子像素SP中的每一个的布线。多个高电位电力线VDD在列方向上在多个子像素SP之间延伸，并且在行方向上彼此相邻的两个子像素SP可以共享多个高电位电力线VDD之中的一个高电位电力线VDD。例如，一个高电位电力线VDD设置在红色子像素SPR的左侧处，以向红色子像素SPR和白色子像素SPW中的每一个的第一晶体管TR1供应高电位电力电压。另一个高电位电力线VDD设置在绿色子像素SPG的右侧处，以向蓝色子像素SPB和绿色子像素SPG中的每一个的第一晶体管TR1供应高电位电力电压。
多个数据线DL是在多个子像素SP之间沿着列方向延伸的用以向多个子像素SP中的每一个传送数据电压的线，并且包括第一数据线DL1、第二数据线DL2、第三数据线DL3、以及第四数据线DL4。第一数据线DL1设置在红色子像素SPR与白色子像素SPW之间以将数据电压传送至红色子像素SPR的第二晶体管TR2。第二数据线DL2设置在第一数据线DL1与白色子像素SPW之间以将数据电压传送至白色子像素SPW的第二晶体管TR2。第三数据线DL3设置在蓝色子像素SPB与绿色子像素SPG之间以将数据电压传送至蓝色子像素SPB的第二晶体管TR2。第四数据线DL4设置在第三数据线DL3与绿色子像素SPG之间以将数据电压传送至绿色子像素SPG的第二晶体管TR2。
多个参考线RL在多个子像素SP之间沿着列方向延伸，以将参考电压传送至多个子像素SP中的每一个。形成一个像素的多个子像素SP可以共享一个参考线RL。例如，一个参考线RL设置在白色子像素SPW与蓝色子像素SPB之间以将参考电压传送至红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG中的每一个的第三晶体管TR3。
参照图4A和图5，遮光层LS设置在第一无机绝缘层116上。遮光层LS被设置成与多个晶体管TR1、TR2和TR3之中的至少第一晶体管TR1的第一有源层ACT1交叠，以阻挡入射在第一有源层ACT1上的光。如果光照射到第一有源层ACT1上，则生成泄漏电流，使得作为驱动晶体管的第一晶体管TR1的可靠性可能降低。此时，如果由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的不透明导电材料配置的遮光层LS被设置成与第一有源层ACT1交叠，则可以阻挡从衬底110的下部入射在第一有源层ACT1上的光。因此，可以改善第一晶体管TR1的可靠性。然而，其不限于此并且遮光层LS被设置成与第二晶体管TR2的第二有源层ACT2和第三晶体管TR3的第三有源层ACT3交叠。
同时，尽管在附图中示出了遮光层LS为单层，但遮光层LS可以形成为多层。例如，遮光层LS可以由被设置成彼此交叠的多个层形成，其中，第一无机绝缘层116、缓冲层111、栅极绝缘层112和钝化层113中的至少一个位于其间。
缓冲层111被设置在多条高电位电力线VDD、多条数据线DL、多条参考线RL和遮光层LS上。缓冲层111可以减少湿气或杂质通过衬底110的渗透。例如，缓冲层111可以由硅氧化物SiOx或硅氮化物SiNx的单层或双层配置，但是不限于此。此外，根据衬底110的类型或晶体管的类型，可以省略缓冲层111，但是不限于此。
在多个子像素SP中的每一个中，第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC被设置在缓冲层111上。
首先，第一晶体管TR1包括第一有源层ACT1、第一栅电极GE1、第一源电极SE1和第一漏电极DE1。
第一有源层ACT1被设置在缓冲层111上。第一有源层ACT1可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成，但是不限于此。例如，当第一有源层ACT1由氧化物半导体形成时，第一有源层ACT1由沟道区域、源极区域和漏极区域形成，并且源极区域和漏极区域可以是导电区，但是不限于此。
栅极绝缘层112被设置在第一有源层ACT1上。栅极绝缘层112是用于使第一栅电极GE1与第一有源层ACT1电绝缘的层，并且可以由绝缘材料形成。例如，栅极绝缘层112可以由硅氧化物SiOx或硅氮化物SiNx的单层或双层配置，但是不限于此。
第一栅电极GE1被设置在栅极绝缘层112上以与第一有源层ACT1交叠。第一栅电极GE1可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但是不限于此。
彼此间隔开的第一源电极SE1和第一漏电极DE1被设置在栅极绝缘层112上。第一源电极SE1和第一漏电极DE1可以通过形成在栅极绝缘层112中的接触孔电连接至第一有源层ACT1。第一源电极SE1和第一漏电极DE1可以被设置在与第一栅电极GE1相同的层上，由相同的导电材料形成，但是不限于此。例如，第一源电极SE1和第一漏电极DE1可以由铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金配置，但是不限于此。
第一漏电极DE1电连接至高电位电力线VDD。例如，红色子像素SPR和白色子像素SPW的第一漏电极DE1可以在红色子像素SPR的左侧处电连接至高电位电力线VDD。蓝色子像素SPB和绿色子像素SPG的第一漏电极DE1可以在绿色子像素SPR的右侧处电连接至高电位电力线VDD。
此时，为了将第一漏电极DE1与高电位电力线VDD电连接，还可以设置辅助高电位电力线VDDa。辅助高电位电力线VDDa的一端电连接至高电位电力线VDD，并且另一端电连接至多个子像素SP中的每一个的第一漏电极DE1。例如，当辅助高电位电力线VDDa在与第一漏电极DE1相同的层上由相同的材料形成时，辅助高电位电力线VDDa的一端通过形成在栅极绝缘层112和缓冲层111中的接触孔电连接至高电位电力线VDD。辅助高电位电力线VDDa的另一端延伸至第一漏电极DE1，以与第一漏电极DE1一体形成。
此时，电连接至同一高电位电力线VDD的红色子像素SPR的第一漏电极DE1和白色子像素SPW的第一漏电极DE1可以连接至同一辅助高电位电力线VDDa。蓝色子像素SPB的第一漏电极DE1和绿色子像素SPG的第一漏电极DE1也可以连接至同一辅助高电位电力线VDDa。然而，第一漏电极DE1和高电位电力线VDD可以通过另一方法电连接，但是不限于此。
第一源电极SE1可以通过形成在栅极绝缘层112和缓冲层111中的接触孔电连接至遮光层LS。此外，第一有源层ACT1的连接至第一源电极SE1的部分可以通过形成在缓冲层111上的接触孔电连接至遮光层LS。如果遮光层LS浮置，则改变第一晶体管TR1的阈值电压以影响显示装置100的驱动。因此，遮光层LS电连接至第一源电极SE1以向遮光层LS施加电压，并且它不影响第一晶体管TR1的驱动。然而，在本说明书中，尽管已描述了第一有源层ACT1和第一源电极SE1两者与遮光层LS相接触，但是仅第一源电极SE1和第一有源层ACT1中的任何一个可以与遮光层LS直接接触。然而，其不限于此。
同时，尽管在图5中示出了栅极绝缘层112形成在整个衬底110上，但栅极绝缘层112可以被图案化以仅与第一栅电极GE1、第一源电极SE1和第一漏电极DE1交叠，但是不限于此。
第二晶体管TR2包括第二有源层ACT2、第二栅电极GE2、第二源电极SE2和第二漏电极DE2。
第二有源层ACT2被设置在缓冲层111上。第二有源层ACT2可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成，但是不限于此。例如，当第二有源层ACT2由氧化物半导体形成时，第二有源层ACT2可以由沟道区域、源极区域和漏极区域形成，并且源极区域和漏极区域可以是导电区，但是不限于此。
第二源电极SE2被设置在缓冲层111上。第二源电极SE2可以与第二有源层ACT2一体形成以彼此电连接。例如，半导体材料形成在缓冲层111上，并且半导体材料的一部分被导电以形成第二源电极SE2。因此，半导体材料的未导电部分可以变成第二有源层ACT2，并且导电部分变成第二源电极SE2。然而，第二有源层ACT2和第二源电极SE2分开形成，但是不限于此。
第二源电极SE2电连接至第一晶体管TR1的第一栅电极GE1。第一栅电极GE1可以通过形成在栅极绝缘层112上的接触孔而电连接至第二源电极SE2。因此，第一晶体管TR1可以通过来自第二晶体管TR2的信号导通或截止。
栅极绝缘层112被设置在第二有源层ACT2和第二源电极SE2上，并且第二漏电极DE2和第二栅电极GE2被设置在栅极绝缘层112上。
第二栅电极GE2被设置在栅极绝缘层112上以与第二有源层ACT2交叠。第二栅电极GE2可以电连接至栅极线GL，并且第二晶体管TR2可以基于传输至第二栅电极GE2的栅极电压而导通或截止。第二栅电极GE2可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但是不限于此。
同时，第二栅电极GE2从栅极线GL延伸。也就是说，第二栅电极GE2与栅极线GL一体形成，并且第二栅电极GE2和栅极线GL可以由相同的材料形成。例如，栅极线GL可以由铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金配置，但是不限于此。
栅极线GL是将栅极电压传输至多个子像素SP中的每一个并与多个子像素SP的电路区域相交以在行方向上延伸的布线。栅极线GL沿行方向延伸，以与沿列方向延伸的多条高电位电力线VDD、多条数据线DL和多条参考线RL相交。
第二漏电极DE2被设置在栅极绝缘层112上。第二漏电极DE2通过形成在栅极绝缘层112中的接触孔电连接至第二有源层ACT2，并且同时通过形成在栅极绝缘层112和缓冲层111中的接触孔电连接至多条数据线DL之一。例如，红色子像素SPR的第二漏电极DE2电连接至第一数据线DL1，并且白色子像素SPW的第二漏电极DE2电连接至第二数据线DL2。例如，蓝色子像素SPB的第二漏电极DE2电连接至第三数据线DL3，并且绿色子像素SPG的第二漏电极DE2电连接至第四数据线DL4。第二漏电极DE2可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但是不限于此。
第三晶体管TR3包括第三有源层ACT3、第三栅电极GE3、第三源电极SE3和第三漏电极DE3。
第三有源层ACT3被设置在缓冲层111上。第三有源层ACT3可以由诸如氧化物半导体、非晶硅或多晶硅的半导体材料形成，但是不限于此。例如，当第三有源层ACT3由氧化物半导体形成时，第三有源层ACT3由沟道区域、源极区域和漏极区域形成，并且源极区域和漏极区域可以是导电区，但是不限于此。
栅极绝缘层112被设置在第三有源层ACT3上，并且第三栅电极GE3、第三源电极SE3和第三漏电极DE3被设置在栅极绝缘层112上。
第三栅电极GE3被设置在栅极绝缘层112上，以与第三有源层ACT3交叠。第三栅电极GE3电连接至感测线SL，并且第三晶体管TR3可以基于传输至第三晶体管TR3的感测电压而导通或截止。第三栅电极GE3可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但是不限于此。
同时，第三栅电极GE3从感测线SL延伸。也就是说，第三栅电极GE3与感测线SL一体形成，并且第三栅电极GE3和感测线SL可以由相同的导电材料形成。例如，感测线SL可以由铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金配置，但是不限于此。
感测线SL将感测电压传输至多个子像素SP中的每一个，并沿行方向在多个子像素SP之间延伸。例如，感测线SL沿行方向在多个子像素SP之间的边界处延伸，以与沿列方向延伸的多条高电位电力线VDD、多条数据线DL和多条参考线RL相交。
第三源电极SE3可以通过形成在栅极绝缘层112上的接触孔电连接至第三有源层ACT3。第三源电极SE3可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但是不限于此。
此外，第三有源层ACT3的与第三源电极SE3相接触的部分可以通过形成在缓冲层111中的接触孔电连接至遮光层LS。也就是说，第三源电极SE3可以电连接至遮光层LS，其中第三有源层ACT3位于其间。因此，第三源电极SE3和第一源电极SE1可以通过遮光层LS彼此电连接。
第三漏电极DE3可以通过形成在栅极绝缘层112上的接触孔电连接至第三有源层ACT3。第三漏电极DE3可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但是不限于此。
第三漏电极DE3电连接至参考线RL。例如，红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG的第三漏电极DE3可以电连接至同一参考线RL。也就是说，形成一个像素的多个子像素SP可以共享一条参考线RL。
此时，辅助参考线RLa可以被设置成将沿列方向延伸的参考线RL传输至沿行方向平行设置的多个子像素SP。辅助参考线RLa沿行方向延伸，以将参考线RL与多个子像素SP中的每一个的第三漏电极DE3电连接。辅助参考线RLa的一端通过形成在缓冲层111和栅极绝缘层112中的接触孔电连接至参考线RL。辅助参考线RLa的另一端电连接至多个子像素SP中的每一个的第三漏电极DE3。在这种情况下，辅助参考线RLa与多个子像素SP中的每一个的第三漏电极DE3一体形成，并且来自参考线RL的参考电压借助于辅助参考线RLa传输至第三漏电极DE3。然而，辅助参考线RLa可以与第三漏电极DE3分开形成，但是不限于此。
存储电容器SC被设置在多个子像素SP的电路区域中。存储电容器SC可以存储第一晶体管TR1的第一栅电极GE1与第一源电极SE1之间的电压，以使得发光二极管OLED能够在一帧时间内连续保持恒定状态。存储电容器SC包括第一电容器电极SC1和第二电容器电极SC2。
在多个子像素SP的每一个中，第一电容器电极SC1被设置在第一无机绝缘层116与缓冲层111之间。在设置在衬底110上的导电部件之中，第一电容器电极SC1可以被设置成最靠近衬底110。第一电容器电极SC1与遮光层LS一体形成，并借助于遮光层LS电连接至第一源电极SE1。
缓冲层111被设置在第一电容器电极SC1上，并且第二电容器电极SC2被设置在缓冲层111上。第二电容器电极SC2可以被设置成与第一电容器电极SC1交叠。第二电容器电极SC2与第二源电极SE2一体形成，以电连接至第二源电极SE2和第一栅电极GE1。例如，半导体材料形成在缓冲层111上，并且半导体材料的一部分被导电以形成第二源电极SE2和第二电容器电极SC2。因此，半导体材料的未导电部分用作第二有源层ACT2，并且导电部分用作第二源电极SE2和第二电容器电极SC2。如上所述，第一栅电极GE1通过形成在栅极绝缘层112中的接触孔电连接至第二源电极SE2。因此，第二电容器电极SC2与第二源电极SE2一体形成，以电连接至第二源电极SE2和第一栅电极GE1。
总之，存储电容器SC的第一电容器电极SC1与遮光层LS一体形成，以电连接至遮光层LS、第一源电极SE1和第三源电极SE3。因此，第二电容器电极SC2与第二源电极SE2和第二有源层ACT2一体形成，以电连接至第二源电极SE2和第一栅电极GE1。因此，与其间的缓冲层111交叠的第一电容器电极SC1和第二电容器电极SC2恒定地保持第一晶体管TR1的第一栅电极GE1和第一源电极SE1的电压，以保持发光二极管OLED的恒定状态。
钝化层113被设置在第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC上。钝化层113是用于保护钝化层113下方的部件的绝缘层。例如，钝化层113可以由硅氧化物SiOx或硅氮化物SiNx的单层或双层配置，但不限于此。此外，根据示例性实施方式，可以省略钝化层113。
多个滤色器CF可以被设置在钝化层113上的多个子像素SP中的每一个的发射区域中。如上所述，根据本公开内容的示例性实施方式的显示装置100是底部发射型，其中从发光二极管OLED发射的光被引导至衬底110和发光二极管OLED的下部。因此，多个滤色器CF可以被设置在发光二极管OLED下方。从发光二极管OLED发射的光穿过多个滤色器CF，并被实现为各种颜色的光。
多个滤色器CF可以包括红色滤色器CFR、蓝色滤色器CFB和绿色滤色器CFG。红色滤色器CFR被设置在多个子像素SP中的红色子像素SPR的发射区域EA中，蓝色滤色器CFB被设置在蓝色子像素SPB的发射区域EA中，并且绿色滤色器CFG被设置在绿色子像素SPG的发射区域EA中。
在钝化层113上设置有平坦化层114。平坦化层114是使其上设置有第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、存储电容器SC、多条高电位电力线VDD、多条数据线DL、多条参考线RL、多条栅极线GL和多条感测线SL的衬底110的上部平坦化的绝缘层。平坦化层114可以由有机材料形成，并且例如可以由聚酰亚胺或光丙烯酸的单层或双层配置，但是不限于此。
发光二极管OLED被设置在多个子像素SP中的每一个的发射区域EA中。发光二极管OLED被设置在多个子像素SP中的每一个中的平坦化层114上。发光二极管OLED包括阳极AN、发射层EL和阴极CA。
阳极AN被设置在发射区域中的平坦化层114上。阳极AN向发射层EL供应空穴，使得阳极可以由具有高功函数的导电材料形成。例如，阳极AN可以由诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料形成，但是不限于此。
同时，阳极AN朝向电路区域延伸。阳极AN的一部分从发射区域EA朝向电路区域的第一源电极SE1延伸，并通过形成在平坦化层114和钝化层113中的接触孔电连接至第一源电极SE1。因此，发光二极管OLED的阳极AN延伸至电路区域以电连接至第一晶体管TR1的第一源电极SE1和存储电容器SC的第二电容器电极SC2。
在发射区域EA和电路区域中，发射层EL被设置在阳极AN上。发射层EL可以形成为多个子像素SP上的一层。也就是说，多个子像素SP的发射层EL彼此连接以一体形成。发射层EL可以由一个发射层配置，或者可以具有其中层叠有发射不同颜色光的多个发射层的结构。发射层EL还可以包括有机层，例如空穴注入层、空穴传输层、电子传输层和电子注入层。
阴极CA被设置在发射区域EA和电路区域的发射层EL上。阴极CA向发射层EL供应电子，使得阴极可以由具有低功函数的导电材料形成。阴极CA可以形成为多个子像素SP上的一层。也就是说，多个子像素SP的阴极CA被连接以一体形成。例如，阴极CA可以由透明导电材料例如铟锡氧化物(ITO)和铟锌氧化物(IZO)或镱(Yb)合金形成，并且还可以包括金属掺杂层，但是不限于此。尽管在图4A至图6中未示出，但是发光二极管OLED的阴极CA电连接至低电位电力线VSS，以被供应有低电位电力电压。
堤部115被设置在阳极AN与发射层EL之间。堤部115被设置成与有源区域AA交叠并覆盖阳极AN的边缘。堤部115被设置在彼此相邻的子像素SP之间的边界处，以减少从多个子像素SP中的每一个的发光二极管OLED发射的光的混合。堤部115可以由绝缘材料例如聚酰亚胺树脂、丙烯酸树脂或苯并环丁烯(BCB)树脂形成，但是不限于此。
在根据本公开内容的示例性实施方式的显示装置100中，衬底110由透明导电氧化物和氧化物半导体中的任一种形成，以减小显示装置100的厚度。在相关技术中，塑料衬底主要用作显示装置的衬底。然而，塑料衬底是通过在高温下涂覆和固化衬底材料而形成的，使得存在的问题是，这花费长的时间，并且难以形成低于预定水平的厚度。与之相对，透明导电氧化物和氧化物半导体可以通过诸如溅射的沉积工艺形成为具有非常薄的厚度。因此，在根据本公开内容的示例性实施方式的显示装置100中，支承显示装置100的各种部件的衬底110由透明导电氧化物层或氧化物半导体层配置，以减小显示装置100的厚度并实现纤薄设计。
在根据本公开内容的示例性实施方式的显示装置100中，衬底110由透明导电氧化物或氧化物半导体形成，以提高显示装置100的柔性，并降低显示装置100变形时生成的应力。具体地，当衬底110由透明导电氧化物层或氧化物半导体配置时，衬底110可以形成为非常薄的膜。在这种情况下，衬底110也被称为第一透明薄膜层。因此，包括衬底110的显示装置100可以具有高柔性，并且显示装置100可以容易地弯曲或卷起。因此，在根据本公开内容的示例性实施方式的显示装置100中，衬底110由透明导电氧化物层和氧化物半导体中的任一种形成，以提高显示装置100的柔性。因此，当显示装置100变形时生成的应力也被释放，使得可以使显示装置100中引起的裂纹最小化。
在根据本公开内容的示例性实施方式的显示装置100中，衬底110由透明导电氧化物层和氧化物半导体层中的任一种形成，以降低衬底110中生成静电的可能性。如果衬底110由塑料形成，使得生成静电，则衬底110上的各种布线和驱动元件被损坏，或者驱动由于静电而受到影响，以降低显示质量。与之相比，当衬底110由透明导电氧化物层或氧化物半导体层形成时，衬底110中生成的静电被最小化，并且用于阻挡和释放静电的配置可以被简化。因此，在根据本公开内容的示例性实施方式的显示装置100中，衬底110由具有生成静电的可能性低的透明导电氧化物层或氧化物半导体中的任一种形成。通过这样做，可以使由于静电导致的损坏或显示质量下降最小化。
在根据本公开内容的示例性实施方式的显示装置100中，衬底110由透明导电氧化物和氧化物半导体中的一种形成，以借助于衬底110使外部湿气或氧气到显示装置100中的渗透最小化。当衬底110由透明导电氧化物层或氧化物半导体形成时，衬底110在真空环境中形成，使得异物生成的可能性显著低。此外，即使生成异物，异物的尺寸也非常小，使得可以使湿气和氧气到显示装置100中的渗透最小化。因此，在根据本公开内容的示例性实施方式的显示装置100中，衬底110由具有生成异物的可能性低和湿气渗透性能优异的透明导电氧化物或氧化物半导体形成。通过这样做，可以提高包括有机层的发光二极管OLED和显示装置100的可靠性。
在根据本公开内容的示例性实施方式的显示装置100中，衬底110由透明导电氧化物和氧化物半导体中的任一种形成，以在衬底110下方附接薄且便宜的阻挡膜。当衬底110由具有低的湿气渗透性能的材料例如，塑料形成时，湿气渗透性可以通过附接高性能阻挡膜来补充。然而，在根据本公开内容的示例性实施方式的显示装置100中，衬底110由具有优异的湿气渗透性能的透明导电氧化物或氧化物半导体形成，使得薄且便宜的阻挡膜可以附接在衬底110下方。因此，在根据本公开内容的示例性实施方式的显示装置100中，衬底110由具有优异的湿气渗透性能的透明导电氧化物或氧化物半导体中的任一种来配置，以降低显示装置的制造成本。
在根据本公开内容的示例性实施方式的显示装置100中，衬底110由透明导电氧化物和氧化物半导体中的任一种形成，以执行LLO处理。当制造显示装置100时，其中形成有牺牲层的临时衬底附接在衬底110下方，并且然后在衬底110上形成像素单元120。牺牲层可以使用氢化非晶硅或氢化并掺杂有杂质的非晶硅。在完成显示装置100的制造之后，当从临时衬底的下部照射激光时，牺牲层的氢被脱氢，并且牺牲层和临时衬底可以与衬底110分离。此时，透明导电氧化物和氧化物半导体是可以利用牺牲层和临时衬底执行LLO处理的材料。因此，即使衬底110由透明导电氧化物或氧化物半导体中的任一种形成，衬底110也可以容易地与临时衬底分离。因此，在根据本公开内容的示例性实施方式的显示装置100中，衬底110由可以执行LLO处理的透明导电氧化物层或氧化物半导体中的任一个配置。因此，可以利用现有的工艺和设备容易地制造显示装置100。
同时，衬底的多个衬底图案110-1、110-2、110-3、110-4被设置成彼此间隔开，并且第一无机绝缘层116被设置在多个衬底图案110-1、110-2、110-3、110-4上。在由硅氮化物SiNx形成的无机绝缘层的情况下，氢从硅氮化物SiNx释放，并且设置在衬底上的晶体管的有源层由于释放的氢而被损坏，使得可能存在晶体管的阈值电压被改变的可靠性问题。因此，期望使用硅氧化物SiOx作为第一无机绝缘层116。然而，硅氧化物SiOx具有比透明导电氧化物和氧化物半导体例如铟锡氧化物(ITO)低得多的热导率，透明导电氧化物和氧化物半导体例如铟锡氧化物(ITO)配置多个衬底图案110-1、110-2、110-3、110-4。因此，在LLO处理期间与牺牲层相接触的多个衬底图案110-1、110-2、110-3、110-4示出了热传递，即牺牲层的热辐射优于第一无机绝缘层116。因此，牺牲层结晶成具有不对称的角形状，使得多个衬底图案110-1、110-2、110-3和110-4与临时衬底正常分离。然而，与牺牲层相接触的第一无机绝缘层116示出热传递，即，牺牲层的热辐射劣于多个衬底图案110-1、110-2、110-3、110-4，使得牺牲层结晶成具有对称的柱状形状。因此，第一无机绝缘层116和临时衬底通常不分离。也就是说，牺牲层与第一无机绝缘层116之间的界面的耦合面积可以形成为大于衬底与牺牲层之间的界面的耦合面积，使得当临时衬底被分离时，第一无机绝缘层116可能存在撕裂缺陷。
因此，在根据本公开内容的示例性实施方式的显示装置100中，衬底110的多个衬底图案110-1、110-2、110-3、110-4的厚度可以被配置成针对LLO处理进行优化。通过这样做，可以改善根据LLO处理的撕裂缺陷。具体地，在根据本公开内容的示例性实施方式的显示装置100中，多个衬底图案110-1、110-2、110-3、110-4的面积越大，多个衬底图案110-1、110-2、110-3、110-4的厚度越大。其中设置有第一衬底图案110-1的作为红色子像素SPR的发射区域EA的第一发射区域EA1的面积和其中设置有第四衬底图案110-4的作为白色子像素SPW的发射区域EA的第四发射区域EA4的面积大于其中设置有第二衬底图案110-2的作为绿色子像素SPG的发射区域EA的第二发射区域EA2的面积和其中设置有第三衬底图案110-3的作为蓝色子像素SPB的发射区域EA的第三发射区域EA3的面积。因此，设置在具有相对较大面积的第一发射区域EA1和第四发射区域EA4中的第一衬底图案110-1的厚度和第四衬底图案110-4的厚度彼此相等。此外，设置在具有相对较小面积的第二发射区域EA2和第三发射区域EA3中的第二衬底图案110-2的厚度和第三衬底图案110-3的厚度彼此相等。然而，第一衬底图案110-1的厚度和第四衬底图案110-4的厚度可以大于第二衬底图案110-2的厚度和第三衬底图案110-3的厚度。因此，在与牺牲层具有大的接触面积的第一发射区域EA1和第四发射区域EA4中，可以增大具有比第一无机绝缘层116的热导率高的热导率的衬底图案的比率。因此，可以提高与牺牲层具有大的接触面积的第一发射区域EA1和第四发射区域EA4的热导率。因此，在根据本公开内容的示例性实施方式的显示装置100中，多个衬底图案110-1、110-2、110-3、110-4的厚度可以被配置成针对LLO处理进行优化。通过这样做，可以改善根据LLO处理的撕裂缺陷，并且可以使由LLO处理引起的损坏最小化。
此外，在根据本公开内容的示例性实施方式的显示装置100中，如上所述，多个衬底图案110-1、110-2、110-3、110-4的厚度被配置成针对LLO处理进行优化，使得可以使用于形成多个衬底图案110-1、110-2、110-3、110-4的掩模的数量最小化。也就是说，设置在具有相对较大面积的第一发射区域EA1和第四发射区域EA4中的第一衬底图案110-1的厚度和第四衬底图案110-4的厚度彼此相等。此外，设置在具有相对较小面积的第二发射区域EA2和第三发射区域EA3中的第二衬底图案110-2的厚度和第三衬底图案110-3的厚度彼此相等。因此，在根据本公开内容的示例性实施方式的显示装置100中，如与多个衬底图案110-1、110-2、110-3、110-4形成为具有不同厚度的情况相比，用于形成多个衬底图案110-1、110-2、110-3、110-4的掩模的数量减少。此外，可以确保针对LLO处理优化的多个衬底图案110-1、110-2、110-3、110-4的厚度。
同时，白色子像素SPW中未设置滤色器CF，使得设置在白色子像素SPW中的发光二极管OLED的发射层EL可能会被LLO处理期间使用的激光损坏。
因此，在根据本公开内容的示例性实施方式的显示装置100中，设置在作为白色子像素SPW的发射区域EA的第四发射区域EA4中的第四衬底图案110-4的厚度形成为大的。因此，可以减少由于LLO处理引起的发射层EL的损坏。也就是说，在根据本公开内容的示例性实施方式的显示装置100中，比其中设置有滤色器CF的另一发射区域EA厚的第四衬底图案110-4被设置在白色子像素SPW中。因此，在LLO处理期间使用的到达白色子像素SPW的发射层EL的激光被第四衬底图案110-4减少，并且因此可以减少发射层EL的损坏。
同时，当多个衬底图案110-1、110-2、110-3、110-4由透明导电氧化物或氧化物半导体形成时，在多个衬底图案110-1、110-2、110-3、110-4与多个晶体管TR1、TR2、TR3、存储电容器SC和多条信号线之间可以生成寄生电容。首先，当在多个晶体管TR1、TR2、TR3和存储电容器SC中生成寄生电容时，可以生成驱动故障。此外，当在传输AC电压的栅极线GL、感测线SL、数据线DL和参考线RL中生成寄生电容时，可能在信号线中引起噪声。当如上所述在信号线中生成寄生电容时，可能生成RC延迟。
因此，在根据本公开内容的示例性实施方式的显示装置100中，多个衬底图案110-1、110-2、110-3、110-4被设置成与发射区域EA对应。因此，衬底图案110-1、110-2、110-3、110-4和多个晶体管TR1、TR2、TR3以及存储电容器SC可以不交叠，并且可以减少衬底图案110-1、110-2、110-3、110-4和多条信号线的交叠。因此，在根据本公开内容的示例性实施方式的显示装置100中，多个衬底图案110-1、110-2、110-3、110-4被设置成与发射区域EA对应。因此，可以抑制多个衬底图案110-1、110-2、110-3、110-4与多个晶体管TR1、TR2、TR3和存储电容器SC之间的寄生电容的生成。此外，在根据本公开内容的示例性实施方式的显示装置100中，多个衬底图案110-1、110-2、110-3、110-4被设置成与具有矩形形状的发射区域EA对应。因此，可以减小多个衬底图案110-1、110-2、110-3、110-4与多条信号线之间的寄生电容。
图7是根据本公开内容的另一示例性实施方式的显示装置的截面图。图7的显示装置700与图1至图6的显示装置100之间的仅有区别在于衬底710的厚度，而其他配置基本上相同，因此将省略冗余的描述。
参照图7，衬底710包括多个衬底图案710-1、710-2、710-3和710-4。多个衬底图案710-1、710-2、710-3和710-4包括第一衬底图案710-1、第二衬底图案710-2、第三衬底图案710-3和第四衬底图案710-4。第一衬底图案710-1对应于红色子像素SPR，第二衬底图案710-2对应于绿色子像素SPG，第三衬底图案710-3对应于蓝色子像素SPB，并且第四衬底图案710-4对应于白色子像素SPW。
因此，多个衬底图案710-1、710-2、710-3和710-4被设置成与多个子像素SP的发射区域EA对应。因此，多个衬底图案710-1、710-2、710-3和710-4被设置成与多个子像素SP的发射区域EA交叠。此时，多个衬底图案710-1、710-2、710-3和710-4具有与多个子像素SP中的每一个的发射区域EA对应的矩形形状。因此，多个衬底图案710-1、710-2、710-3和710-4可以大于多个子像素SP的发射区域EA的面积。
参照图7，多个衬底图案710-1、710-2、710-3和710-4中的第一衬底图案710-1、第二衬底图案710-2、第三衬底图案710-3和第四衬底图案710-4具有不同的厚度。多个衬底图案710-1、710-2、710-3和710-4可以被配置成具有与其中设置有多个衬底图案710-1、710-2、710-3和710-4的发射区域EA的面积成比例的厚度。也就是说，多个衬底图案710-1、710-2、710-3和710-4的面积越大，多个衬底图案710-1、710-2、710-3和710-4的厚度越大。具体地，作为第四子像素的白色子像素SPW的发射区域EA的第四发射区域EA4的面积大于作为第一子像素的红色子像素SPR的发射区域EA的第一发射区域EA1的面积。作为第一子像素的红色子像素SPR的发射区域EA的第一发射区域EA1的面积大于作为第三子像素的蓝色子像素SPB的发射区域的第三发射区域EA3的面积。作为第三子像素的蓝色子像素SPB的发射区域的第三发射区域EA3的面积大于作为第二子像素的绿色子像素SPG的发射区域EA的第二发射区域EA2的面积。因此，多个子像素SP中的发射区域EA的面积按照第四发射区域EA4、第一发射区域EA1、第三发射区域EA3和第二发射区域EA2的顺序减小。此外，多个衬底图案710-1、710-2、710-3和710-4的面积也按照第四衬底图案710-4、第一衬底图案710-1、第三衬底图案710-3和第二衬底图案710-2的顺序减小。因此，多个衬底图案710-1、710-2、710-3和710-4的厚度按照第四衬底图案710-4、第一衬底图案710-1、第三衬底图案710-3和第二衬底图案710-2的顺序减小。
因此，在根据本公开内容的另一示例性实施方式的显示装置700中，衬底710的多个衬底图案710-1、710-2、710-3、710-4的厚度可以被配置成针对LLO处理进行优化。通过这样做，可以改善根据LLO处理的撕裂缺陷。具体地，在根据本公开内容的另一示例性实施方式的显示装置700中，多个衬底图案710-1、710-2、710-3、710-4的面积越大，多个衬底图案710-1、710-2、710-3、710-4的厚度越大。也就是说，多个子像素SP中的发射区域EA的面积按照第四发射区域EA4、第一发射区域EA1、第三发射区域EA3和第二发射区域EA2的顺序减小。此外，多个衬底图案710-1、710-2、710-3和710-4的面积也按照第四衬底图案710-4、第一衬底图案710-1、第三衬底图案710-3和第二衬底图案710-2的顺序减小。因此，多个衬底图案710-1、710-2、710-3和710-4的厚度按照第四衬底图案710-4、第一衬底图案710-1、第三衬底图案710-3和第二衬底图案710-2的顺序减小。因此，按照与牺牲层的接触面积增大的顺序，可以提高热导率。因此，在根据本公开内容的另一示例性实施方式的显示装置700中，多个衬底图案710-1、710-2、710-3、710-4的厚度可以被配置成针对LLO处理进行优化。通过这样做，可以改善根据LLO处理的撕裂缺陷，并且可以使由LLO处理引起的损坏最小化。
也就是说，在根据本公开内容的另一示例性实施方式的显示装置700中，具有比其中设置有滤色器CF的另一发射区域EA大的厚度的第四衬底图案710-4被设置在白色子像素SPW中。因此，LLO处理期间使用的到达白色子像素SPW的发射层EL的激光被第四衬底图案710-4减少，并且因此可以减少发射层EL的损坏。
图8A是根据本公开内容的又一示例性实施方式的显示装置的平面图，并且图8B是用于解释根据本公开内容的示例性实施方式的显示装置的衬底的图。图8A和图8B的显示装置800与图7的显示装置700之间的唯一区别是衬底810的平面形状，但是其他配置基本上相同，因此将省略冗余的描述。在图8A中，为了便于描述，未示出滤色器CF和堤部115，并且用粗实线示出衬底810的边缘。在图8B中，为了便于描述，在显示装置800的部件之中，仅示出了衬底810。
参照图8A和图8B，衬底810包括多个衬底图案810-1、810-2、810-3和810-4。多个衬底图案810-1、810-2、810-3和810-4包括第一衬底图案810-1、第二衬底图案810-2、第三衬底图案810-3和第四衬底图案810-4。第一衬底图案810-1对应于红色子像素，第二衬底图案810-2对应于绿色子像素SPG，第三衬底图案810-3对应于蓝色子像素SPB，并且第四衬底图案810-4对应于白色子像素SPW。
因此，多个衬底图案810-1、810-2、810-3和810-4被设置成与多个子像素SP的发射区域EA对应。因此，多个衬底图案810-1、810-2、810-3和810-4被设置成与多个子像素SP的发射区域EA交叠。此时，多个衬底图案810-1、810-2、810-3和810-4具有与多个子像素SP中的每一个的发射区域EA完全对应的形状。也就是说，第一衬底图案810-1可以以与第一发射区域EA1完全对应的形状与第一发射区域EA1交叠，并且第二衬底图案810-2可以以与第二发射区域EA2完全对应的形状与第二发射区域EA2交叠。第三衬底图案810-3可以以与第三发射区域EA3完全对应的形状与第三发射区域EA3交叠，并且第四衬底图案810-4可以以与第四发射区域EA4完全对应的形状与第四发射区域EA4交叠。因此，多个衬底图案810-1、810-2、810-3和810-4可以具有与多个子像素SP的发射区域EA相同的面积。
在根据本公开内容的又一示例性实施方式的显示装置800中，多个衬底图案810-1、810-2、810-3、810-4中的每一个被设置成不与除发光二极管OLED之外的导电部件交叠。通过这样做，可以使由多个衬底图案810-1、810-2、810-3、810-4引起的寄生电容最小化。也就是说，在根据本公开内容的示例性实施方式的显示装置800中，多个衬底图案810-1、810-2、810-3、810-4被设置成与发射区域EA对应。因此，可以抑制多个衬底图案810-1、810-2、810-3、810-4与多个晶体管TR1、TR2、TR3和存储电容器SC之间的寄生电容的生成。此外，在根据本公开内容的示例性实施方式的显示装置800中，多个衬底图案810-1、810-2、810-3、810-4被设置成与发射区域EA对应，并且多个衬底图案810-1、810-2、810-3、810-4具有与发射区域EA对应的形状。因此，可以抑制多个衬底图案810-1、810-2、810-3、810-4与多条信号线之间的寄生电容的生成。
图9是用于说明根据本公开内容的又一示例性实施方式的显示装置的衬底的图。图10和图11是根据本公开内容的又一示例性实施方式的显示装置的截面图。与图8A和图8B的显示装置800相比，图9至图11的显示装置900还包括第二无机发光层917，但是其它配置基本上相同，因此将省略冗余的描述。
参照图9至图11，第二无机绝缘层917被设置在与多个衬底图案810-1、810-2、810-3、810-4相同的平面上。第二无机绝缘层917被设置在不包括其中设置有多个衬底图案810-1、810-2、810-3、810-4的区域的区域中。因此，多个衬底图案810-1、810-2、810-3、810-4和第二无机绝缘层917被设置在偏振器150上的同一平面上。此外，第一无机绝缘层116被设置成在多个衬底图案810-1、810-2、810-3、810-4和第二无机绝缘层917上与多个衬底图案810-1、810-2、810-3、810-4和第二无机绝缘层917相接触。
第二无机绝缘层917可以由具有比多个衬底图案810-1、810-2、810-3、810-4的热导率高的热导率的材料形成。例如，第二无机绝缘层917由硅氮化物SiNx形成，并且由信号层或双层配置，但是不限于此。因此，第二无机绝缘层917的热导率高于多个衬底图案810-1、810-2、810-3、810-4的热导率，并且多个衬底图案810-1、810-2、810-3、810-4的热导率高于第一无机绝缘层116的热导率。
参照图10和图11，多个衬底图案810-1、810-2、810-3、810-4的厚度可以大于第二无机绝缘层917的厚度。第二无机绝缘层917的厚度小于多个衬底图案810-1、810-2、810-3、810-4之中具有最小厚度的第二衬底图案810-2的厚度。当第二无机绝缘层917的厚度大于多个衬底图案810-1、810-2、810-3、810-4的厚度时，第二无机绝缘层917的热导率高于多个衬底图案810-1、810-2、810-3、810-4的热导率。因此，在其中设置有第二无机绝缘层917的区域中，在LLO处理期间平滑地执行与临时衬底的分离，但是在其中设置有多个衬底图案810-1、810-2、810-3、810-4的区域中，可能不会平滑地执行与临时衬底的分离。此外，由于第二无机绝缘层917由硅氮化物SiNx形成，因此氢可以从第二无机绝缘层917产生，并且晶体管TR1、TR2、TR3的性能可能由于生成的氢而劣化。因此，多个衬底图案810-1、810-2、810-3、810-4的厚度可以大于第二无机绝缘层917的厚度。
在根据本公开内容的又一示例性实施方式的显示装置900中，具有比多个衬底图案810-1、810-2、810-3、810-4和第一无机绝缘层116的热导率高的热导率的第二无机绝缘层917被设置在未设置多个衬底图案810-1、810-2、810-3、810-4的区域中。因此，可以改善在LLO处理期间可能引起的撕裂缺陷。当如上所述将硅氧化物SiOx用于第一无机绝缘层116时，硅氧化物SiOx的热导率显著低，使得第一无机绝缘层116和临时衬底在LLO处理期间可能不会正常分离。此外，可能引起第一无机绝缘层116的撕裂缺陷。因此，在根据本公开内容的又一示例性实施方式的显示装置900中，具有比多个衬底图案810-1、810-2、810-3、810-4的热导率高的热导率的第二无机绝缘层917被设置在未设置多个衬底图案810-1、810-2、810-3、810-4的区域中。因此，可以在其中设置有多个衬底图案810-1、810-2、810-3、810-4的区域和其中设置有第二无机绝缘层917的区域两者中执行LLO处理，而不会引起任何问题。因此，可以抑制在LLO处理期间可能生成的第一无机绝缘层116的撕裂缺陷。
此外，在根据本公开内容的又一示例性实施方式的显示装置900中，第二无机绝缘层917的厚度形成为小于多个衬底图案810-1、810-2、810-3、810-4中的每一个的厚度。因此，不仅改善了在LLO处理期间生成的撕裂缺陷，而且可以使由第二无机绝缘层917引起的晶体管TR1、TR2、TR3的性能劣化最小化。也就是说，为了使可能从由硅氮化物SiNx形成的第二无机绝缘层917生成的氢最小化，第二无机绝缘层917形成为具有小的厚度。因此，通过添加第二无机绝缘层917可能生成的诸如晶体管TR1、TR2、TR3的阈值电压波动的问题被最小化，以抑制晶体管TR1、TR2、TR3的可靠性的降低。
图12是根据本公开内容的又一示例性实施方式的显示装置的示意性平面图。图13是沿图12中的线XIII-XIII’截取的截面图。图12和图13的显示装置1200与图9至图11的显示装置900的唯一区别在于衬底1210还包括第五衬底图案1210-5和第六衬底图案1210-6，但是其他配置基本上相同，因此将省略冗余的描述。图12是显示装置1200的非有源区域NA的其中设置有多条信号线SNL的区域的示意性平面图。在图12中，为了便于描述，在显示装置1200的部件之中，仅示出了多条信号线SNL和第二无机绝缘层1217。在图13中，为了描述方便，在显示装置1200的部件之中，仅示出了从偏振器150到钝化层113。
参照图12和图13，多条信号线SNL被设置在衬底1210上的非有源区域NA中。多条信号线SNL是设置在非有源区域NA中的各种信号线，并且包括各种布线、时钟线、高电位电力链接线和低电位电力链接线。尽管在图13中，示出了多条信号线SNL被设置在栅极绝缘线112上，但是不限于此。
多条信号线SNL可以包括第一信号线SNL1和第二信号线SNL2。第一信号线SNL1和第二信号线SNL2可以传输相同的信号或不同的信号。然而，第一信号线SNL1的宽度可以大于第二信号线SNL2的宽度。
多个衬底图案810-1、810-2、810-3、810-4还可以包括与多条信号线SNL交叠的多个附加衬底图案1210。也就是说，除了设置在有源区域AA中的第一衬底图案810-1、第二衬底图案810-2、第三衬底图案810-3和第四衬底图案810-4之外，多个衬底图案810-1、810-2、810-3、810-4还可以包括第五衬底图案1210-5和第六衬底图案1210-6。第五衬底图案1210-5是与第一信号线SNL1交叠的衬底图案，并且第六衬底图案1210-6是与第二信号线SNL2交叠的衬底图案。
作为多个附加衬底图案1210的第五衬底图案1210-5和第六衬底图案1210-6可以沿多条信号线SNL线性设置。第五衬底图案1210-5可以设置成与第一信号线SNL1交叠的线形状，并且第六衬底图案1210-6可以设置成与第二信号线SNL2交叠的线形状。
此时，设置在作为多个附加衬底图案1210的第五衬底图案1210-5和第六衬底图案1210-6上的信号线SNL的宽度越大，作为多个附加衬底图案1210的第五衬底图案1210-5和第六衬底图案1210-6的厚度越大。如上所述，由于第二信号线SNL2的宽度大于第一信号线SNL1的宽度，因此第六衬底图案1210-6的厚度可以大于第五衬底图案1210-5的厚度。
在根据本公开内容的又一示例性实施方式的显示装置1200中，衬底1210的多个附加衬底图案1210-5和1210-6的厚度可以被配置成针对LLO处理进行优化。通过这样做，可以改善根据LLO处理的撕裂缺陷。具体地，在根据本公开内容的又一示例性实施方式的显示装置1200中，随着多个附加衬底图案1210-5和1210-6的面积的增大，多个附加衬底图案1210-5和1210-6的厚度被配置为增大。与第五衬底图案1210-5交叠的第一信号线SNL1的宽度小于与第六衬底图案1210-6交叠的第二信号线SNL2的宽度。因此，具有相对较大面积的第六衬底图案1210-6的厚度可以大于具有相对较小面积的第五衬底图案1210-5的厚度。因此，具有与牺牲层的大接触面积的第六衬底图案1210-6的比率可以增大，使得可以提高具有与牺牲层的大接触面积的第六衬底图案1210-6的热导率。因此，在根据本公开内容的又一示例性实施方式的显示装置1200中，多个附加衬底图案1210-5和1210-6的厚度可以被配置为针对LLO处理优化。通过这样做，可以改善根据LLO处理的撕裂缺陷，并且可以使由LLO处理引起的损坏最小化。
此外，在根据本公开内容的又一示例性实施方式的显示装置1200中，作为多个附加衬底图案1210的第五衬底图案1210-5和第六衬底图案1210-6可以沿多条信号线SNL线性设置。也就是说，每个第五衬底图案1210-5可以与一条第一信号线SNL1交叠，并且每个第六衬底图案1210-6可以与一条第二信号线SNL2交叠。因此，一条信号线SNL仅与一个附加衬底图案1210-5或1210-6交叠，使得可以使信号线SNL与附加衬底图案1210-5和1210-6之间的寄生电容最小化。
图14是根据本公开内容的又一示例性实施方式的显示装置的示意性平面图。图14的显示装置1400与图12和图13的显示装置1200的唯一差异是第五衬底图案1410-5和第六衬底图案1410-6，但是另一个配置基本相同，因此将省略冗余描述。
多个衬底图案810-1、810-2、810-3、810-4还可以包括与多个信号线SNL交叠的多个附加衬底图案1410-5和1410-6。也就是说，除了设置在有源区域AA中的第一衬底图案810-1、第二衬底图案810-2、第三衬底图案810-3和第四衬底图案810-4之外，多个衬底图案810-1、810-2、810-3、810-4还可以包括第五衬底图案1410-5和第六衬底图案1410-6。第五衬底图案1410-5是与第一信号线SNL1交叠的衬底图案，以及第六衬底图案1410-6是与第二信号线SNL2交叠的衬底图案。
作为多个附加衬底图案1410-5和1410-6的第五衬底图案1410-5和第六衬底图案1410-6可以沿着多个信号线SNL以点形状设置。也就是说，与第一信号线SNL1交叠的多个第五衬底图案1410-5以点形状设置，所述多个第五衬底图案1410-5以预定间隔彼此间隔开。与第二信号线SNL2交叠的多个第六衬底图案1410-6以点形状设置，所述多个第六衬底图案1410-6以预定间隔彼此间隔开。此时，第五衬底图案1410-5可以由形成一个线的多个点形状形成，以及第六衬底图案1410-6可以由形成一个线的多个点形状形成。
此时，设置在作为多个附加衬底图案1410-5和1410-6的第五衬底图案1410-5和第六衬底图案1410-6上的信号线SNL的宽度越大，作为多个附加衬底图案1410-5和1410-6的第五衬底图案1410-5和第六衬底图案1410-6的厚度越大。如上所述，因为第二信号线SNL2的宽度大于第一信号线SNL1的宽度，第六衬底图案1410-6的厚度可以大于第五衬底图案1410-5的厚度。
在根据本公开内容的又一示例性实施方式的显示装置1400中，衬底1410的多个附加衬底图案1410-5和1410-6的厚度可以被配置成针对LLO处理进行优化。通过这样做，可以改善符合LLO处理的撕裂缺陷。具体而言，在根据本公开内容的又一示例性实施方式的显示装置1400中，随着多个附加衬底图案1410-5和1410-6的面积的增大，多个附加衬底图案1410-5和1410-6的厚度被配置成增大。与第五衬底图案1410-5交叠的第一信号线SNL1的宽度小于与第六衬底图案1410-6交叠的第二信号线SNL2的宽度。因此，具有相对较大面积的第六衬底图案1410-6的厚度可以大于具有相对较小面积的第五衬底图案1410-5的厚度。因此，可以增大与牺牲层具有大接触面积的第六衬底图案1410-6的比率，从而可以提高与牺牲层具有大接触面积的第六衬底图案1410-6的热导率。因此，在根据本公开内容的又一示例性实施方式的显示装置1400中，多个附加衬底图案1410-5和1410-6的厚度可以配置成针对LLO处理进行优化。通过这样做，可以改善符合LLO处理的撕裂缺陷，并且可以使由LLO处理造成的损坏最小化。
此外，在根据本公开内容的又一示例性实施方式的显示装置1400中，作为多个附加衬底图案1410-5和1410-6的第五衬底图案1410-5和第六衬底图案1410-6可以沿着多个信号线SNL以点形状设置。也就是说，由多个点形状形成的第五衬底图案1410-5线中的每一个与一个第一信号线SNL1交叠，以及由多个点形状形成的第六衬底图案1410-6线中的每一个与一个第二信号线SNL2交叠。因此，一个信号线SNL仅与一个附加衬底图案1410-5或1410-6交叠，从而可以使信号线SNL与附加衬底图案1410-5和1410-6之间的寄生电容最小化。
本公开内容的示例性实施方式也可以描述如下：
根据本公开内容的一个方面，显示装置包括：多个衬底图案，所述多个衬底图案被设置成对应于多个子像素中的每一个，并且由透明导电氧化物和氧化物半导体中的一者形成；多个晶体管，所述多个晶体管被设置在所述多个衬底图案上方的多个子像素中的每一个中；以及多个发光二极管，所述多个发光二极管连接至待被设置在所述多个子像素中的每一个中的多个衬底，所述多个子像素包括发射不同颜色光的第一子像素和第二子像素，并且在所述多个衬底图案之中，与所述第一子像素对应的第一衬底图案的厚度和与所述第二子像素对应的第二衬底图案的厚度彼此不同。
所述第一子像素的发射区域的面积可以大于所述第二子像素的发射区域的面积，并且所述第一衬底图案的厚度可以大于所述第二衬底图案的厚度。
所述多个子像素还可以包括第三子像素和第四子像素。
所述多个衬底图案还可以包括与所述第三子像素对应的第三衬底图案和与所述第四子像素对应的第四衬底图案。
所述第一衬底图案、所述第二衬底图案、所述第三衬底图案和所述第四衬底图案之中的两个衬底图案可以具有相同的厚度，并且其他两个衬底图案可以具有相同的厚度。
所述多个子像素中的发射区域的面积可以以所述第四子像素、所述第一子像素、所述第三子像素和所述第二子像素的顺序减小，所述第四衬底图案和所述第一衬底图案可以具有相同的厚度，并且所述第三衬底图案和所述第二衬底图案可以具有相同的厚度。
所述多个子像素还可以包括第三子像素和第四子像素。
所述多个衬底图案还可以包括与所述第三子像素对应的第三衬底图案和与所述第四子像素对应的第四衬底图案。
所述第一衬底图案、所述第二衬底图案、所述第三衬底图案和所述第四衬底图案可以具有不同的厚度。
所述多个子像素中的发射区域的面积可以以所述第四子像素、所述第一子像素、所述第三子像素和所述第二子像素的顺序减小。
所述多个衬底图案的厚度可以以所述第四衬底图案、所述第一衬底图案、所述第三衬底图案和所述第二衬底图案的顺序减小。
所述多个衬底图案可以具有矩形形状，并且可以具有大于所述多个子像素的发射区域的面积的面积。
所述多个衬底图案可以与所述多个子像素的发射区域交叠，并且可以具有对应的形状。
显示装置还可以包括：第二无机绝缘层，所述第二无机绝缘层被设置在与所述多个衬底图案相同的平面上，被设置在不包括其中设置有所述多个衬底图案的区域的区域中，并且由具有比所述多个衬底图案的热导率高的热导率的材料形成；以及第一无机绝缘层，所述第一无机绝缘层被设置成在所述多个衬底图案和所述第二无机绝缘层上与所述多个衬底图案和所述第二无机绝缘层相接触，并且由具有比所述多个衬底图案和所述第二无机绝缘层的热导率低的热导率的材料形成。
所述第一无机绝缘层可以由硅氧化物SiOx形成，并且所述第二无机绝缘层可以由硅氮化物SiNx形成。
所述多个衬底图案的厚度可以大于所述第二无机绝缘层的厚度。
根据本公开内容的另一方面，显示装置包括：多个衬底图案，所述多个衬底图案被设置成对应于多个子像素中的每一个，并且由透明导电氧化物和氧化物半导体中的一者形成；多个晶体管，所述多个晶体管被设置在多个衬底图案上方的多个子像素中的每一个中；多个发光二极管，所述多个发光二极管连接至待被设置在多个子像素中的每一个中的多个衬底；以及多个信号线，所述多个信号线被设置在所述衬底上的非有源区域中。
所述多个衬底图案还可以包括各自与所述多个信号线交叠的多个附加衬底图案。
随着被设置在所述多个附加衬底图案上的所述信号线的宽度的增大，所述多个附加衬底图案的厚度可以增大。
所述多个附加衬底图案可以沿着所述多个信号线以线形状设置。
所述多个附加衬底图案可以沿着所述多个信号线以点形状设置。
所述多个子像素可以包括发射不同颜色光的第一子像素和第二子像素，并且在所述多个衬底图案之中，与所述第一子像素对应的第一衬底图案的厚度和与所述第二子像素对应的第二衬底图案的厚度可以彼此不同。
尽管已参照附图详细地描述了本公开内容的示例性实施方式，但是本公开内容不限于此并且可以在不背离本公开内容的技术构思的情况下以许多不同的形式实施。因此，提供本公开内容的示例性实施方式仅是出于说明目的，而非意在限制本公开内容的技术构思。本公开内容的技术构思的范围不限于此。因此，应该理解，上述示例性实施方式在所有方面都是说明性的，并不限制本公开内容。本公开内容的保护范围应当基于以下权利要求来解释，并且在其等同范围内的所有技术构思应被解释为落入本公开内容的范围内。

Claims (16)

1.一种显示装置，包括：
多个衬底图案，所述多个衬底图案被设置成对应于多个子像素中的每一个，并且由透明导电氧化物和氧化物半导体中的一者形成；
多个晶体管，所述多个晶体管被设置在所述多个衬底图案上方的所述多个子像素中的每一个中；以及
多个发光二极管，所述多个发光二极管连接至待被设置在所述多个子像素中的每一个中的多个衬底，
其中，所述多个子像素包括发射不同颜色光的第一子像素和第二子像素，并且在所述多个衬底图案之中，与所述第一子像素对应的第一衬底图案的厚度和与所述第二子像素对应的第二衬底图案的厚度彼此不同。
2.根据权利要求1所述的显示装置，其中，所述第一子像素的发射区域的面积大于所述第二子像素的发射区域的面积，并且所述第一衬底图案的厚度大于所述第二衬底图案的厚度。
3.根据权利要求1所述的显示装置，其中，所述多个子像素还包括第三子像素和第四子像素，所述多个衬底图案还包括与所述第三子像素对应的第三衬底图案和与所述第四子像素对应的第四衬底图案，并且所述第一衬底图案、所述第二衬底图案、所述第三衬底图案和所述第四衬底图案之中的两个衬底图案具有相同的厚度，并且其他两个衬底图案具有相同的厚度。
4.根据权利要求3所述的显示装置，其中，所述多个子像素中的发射区域的面积以所述第四子像素、所述第一子像素、所述第三子像素和所述第二子像素的顺序减小，所述第四衬底图案和所述第一衬底图案具有相同的厚度，并且所述第三衬底图案和所述第二衬底图案具有相同的厚度。
5.根据权利要求1所述的显示装置，其中，所述多个子像素还包括第三子像素和第四子像素，所述多个衬底图案还包括与所述第三子像素对应的第三衬底图案和与所述第四子像素对应的第四衬底图案，并且所述第一衬底图案、所述第二衬底图案、所述第三衬底图案和所述第四衬底图案具有不同的厚度。
6.根据权利要求5所述的显示装置，其中，所述多个子像素中的发射区域的面积以所述第四子像素、所述第一子像素、所述第三子像素和所述第二子像素的顺序减小，并且所述多个衬底图案的厚度以所述第四衬底图案、所述第一衬底图案、所述第三衬底图案和所述第二衬底图案的顺序减小。
7.根据权利要求1所述的显示装置，其中，所述多个衬底图案具有矩形形状，并且具有大于所述多个子像素的发射区域的面积的面积。
8.根据权利要求1所述的显示装置，其中，所述多个衬底图案与所述多个子像素的发射区域交叠，并且具有对应的形状。
9.根据权利要求1所述的显示装置，还包括：
第二无机绝缘层，所述第二无机绝缘层被设置在与所述多个衬底图案相同的平面上，被设置在不包括其中设置有所述多个衬底图案的区域的区域中，并且由具有比所述多个衬底图案的热导率高的热导率的材料形成；以及
第一无机绝缘层，所述第一无机绝缘层被设置成在所述多个衬底图案和所述第二无机绝缘层上与所述多个衬底图案和所述第二无机绝缘层相接触，并且由具有比所述多个衬底图案和所述第二无机绝缘层的热导率低的热导率的材料形成。
10.根据权利要求9所述的显示装置，其中，所述第一无机绝缘层由硅氧化物SiOx形成，并且所述第二无机绝缘层由硅氮化物SiNx形成。
11.根据权利要求9所述的显示装置，其中，所述多个衬底图案的厚度大于所述第二无机绝缘层的厚度。
12.一种显示装置，包括：
多个衬底图案，所述多个衬底图案被设置成对应于多个子像素中的每一个，并且由透明导电氧化物和氧化物半导体中的一者形成；
多个晶体管，所述多个晶体管被设置在所述多个衬底图案上方的所述多个子像素中的每一个中；
多个发光二极管，所述多个发光二极管连接至待被设置在所述多个子像素中的每一个中的多个衬底；以及
多个信号线，所述多个信号线被设置在所述衬底上的非有源区域中，
其中，所述多个衬底图案还包括各自与所述多个信号线交叠的多个附加衬底图案。
13.根据权利要求12所述的显示装置，其中，随着被设置在所述多个附加衬底图案上的所述信号线的宽度的增大，所述多个附加衬底图案的厚度增大。
14.根据权利要求12所述的显示装置，其中，所述多个附加衬底图案沿着所述多个信号线以线形状设置。
15.根据权利要求12所述的显示装置，其中，所述多个附加衬底图案沿着所述多个信号线以点形状设置。
16.根据权利要求12所述的显示装置，其中，所述多个子像素包括发射不同颜色光的第一子像素和第二子像素，并且在所述多个衬底图案之中，与所述第一子像素对应的第一衬底图案的厚度和与所述第二子像素对应的第二衬底图案的厚度彼此不同。
CN202211335298.2A 2021-12-28 2022-10-28 显示装置 Pending CN116419649A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210189948A KR20230100237A (ko) 2021-12-28 2021-12-28 표시 장치
KR10-2021-0189948 2021-12-28

Publications (1)

Publication Number Publication Date
CN116419649A true CN116419649A (zh) 2023-07-11

Family

ID=86896631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211335298.2A Pending CN116419649A (zh) 2021-12-28 2022-10-28 显示装置

Country Status (3)

Country Link
US (1) US20230209978A1 (zh)
KR (1) KR20230100237A (zh)
CN (1) CN116419649A (zh)

Also Published As

Publication number Publication date
KR20230100237A (ko) 2023-07-05
US20230209978A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
EP4145512A1 (en) Display device
CN116419649A (zh) 显示装置
US20230074232A1 (en) Display device
US20240224613A1 (en) Display device
US20240196667A1 (en) Display device
US20230209982A1 (en) Display Device
US20240224777A1 (en) Display device
US20230217799A1 (en) Display Device
US20230189587A1 (en) Display device
US20230074967A1 (en) Display device
US20240062699A1 (en) Display device
US20230071194A1 (en) Display device
CN118284123A (zh) 显示装置
KR20240107594A (ko) 표시 장치
KR20240086303A (ko) 표시 장치
CN117858537A (zh) 显示装置
CN118284127A (zh) 显示装置
CN118284225A (zh) 显示装置
KR20230090610A (ko) 표시 장치
KR20240079778A (ko) 표시 장치
KR20240043566A (ko) 표시 장치
KR20240025337A (ko) 표시 장치
KR20230102763A (ko) 표시 장치
CN118281004A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination