CN116405420A - 一种网络测试仪、网络测试系统和网络测试方法 - Google Patents

Abstract

本申请属于网络测试领域，具体提供一种网络测试仪、网络测试系统和网络测试方法，网络测试仪包括一中心控制模块、多个PHY模块和多个光模块；其中，中心控制模块为基于FPGA芯片的SOPC结构；中心控制模块，第一端与PHY模块连接，第二端与光模块连接，第三端与外部的PC设备连接；中心控制模块用于通过第三端接收外部PC设备发送的数据流信息，并对数据流信息处理，将处理结果通过与第一端连接的PHY模块或与第二端连接的光模块下发至被测设备；中心控制模块还用于通过与第一端连接的PHY模块或与第二端连接的光模块接收被测设备的测试数据，并对测试数据处理，将处理结果通过第三端上传至外部PC设备。基于本申请提供的技术方案，可以满足大规模的网络测试。

Description

一种网络测试仪、网络测试系统和网络测试方法

技术领域

本申请涉及网络测试技术领域，特别涉及一种网络测试仪、网络测试系统和网络测试方法。

背景技术

以太网是当前使用最普遍的局域网技术，其用途涉及到生产生活的各个方面，并且发展十分迅速。网络速度从开始的十兆网、百兆网，发展到如今的千兆网、万兆网。但是网络在运行过程中经常会出现故障，因此网络测试仪在网络的运行维护、故障排查、性能分析等方面有着广泛的应用。

现有的网络测试仪一般可以分为两种，一种是体积较小的便携式网络测试仪，这种网络测试仪方便维护人员携带与调试，但是，这种便携式网络测试仪仅支持1-2个测试端口，无法满足具有大量被测设备的测试场景。另外一种是体机较大的机箱+业务办卡的网络测试仪，这种网络测试仪一般以及庞大，操作复杂。

发明内容

鉴于现有技术的以上问题，本申请提供一种网络测试仪、网络测试系统和网络测试方法，使网络测试仪的体积较小且可以满足具有大量被测设备的测试场景。

为了达到上述目的，本申请第一方面提供一种网络测试仪，包括：一中心控制模块、多个PHY模块和多个光模块；其中，所述中心控制模块为基于FPGA芯片的SOPC结构；所述中心控制模块，其第一端与所述PHY模块连接，其第二端与所述光模块连接，其第三端与外部的PC设备连接；所述中心控制模块用于通过所述第三端接收所述外部的PC设备发送的数据流信息，并对所述数据流信息处理，将处理结果通过与所述第一端连接的PHY模块或者与所述第二端连接的光模块下发至被测设备；所述中心控制模块还用于通过与所述第一端连接的PHY模块或者与所述第二端连接的光模块接收所述被测设备的测试数据，并对所述测试数据处理，将处理结果通过所述第三端上传至所述外部的PC设备。

由上，本方面提供的网络测试仪，其主控部分仅用到一块FPGA板，且，中心控制模块采用基于FPGA芯片的SOPC结构，从而实现了在FPGA芯片的可编程逻辑资源上搭建SOC片上系统，因此省去了常规网络测试仪中外部的SOC，可以减小网络测试仪整体体积的同时降低网络测试仪的成本。其次，由于SOPC具有可编程的特性，因此使得该网络测试仪的灵活性更高，可拓展性更强。

作为第一方面一种可选的实现方式，所述第一端与所述PHY模块通过QSGMII接口连接；和/或所述第二端与所述光模块通过10Gserdes接口连接；和/或所述第三端与所述外部的PC设备通过网口连接。

由上，由于第一端与PHY模块通过QSGMII接口连接，其线速率达到5Gbps，因此可以支持4个千兆接口共用一个QSGMII接口，从而实现了在空间有限的情况下可以放置更多的测试接口，满足有限空间内对多个被测设备的测试。

作为第一方面一种可选的实现方式，所述PHY模块的对外连接端连接多个千兆电接口，所述千兆电接口用于连接具有电接口的被测设备；所述光模块的对外连接端连接多个万兆光接口，所述万兆光接口用于连接具有光接口的被测设备。

作为第一方面一种可选的实现方式，一个所述PHY模块连接四个所述千兆电接口；和/或一个所述光模块连接至少一个万兆光接口。

由上，基于FPGA现有的资源，一块FPGA板可以至少连接75个PHY接口，而一个PHY接口可以连接4个千兆电接口，那么该网络测试仪则可以连接300路千兆测试接口。一块FPGA板还可以连接至少16路万兆光接口，那么该网络测试仪则可以连接16路万兆测试接口，从而使该网络测试仪可以同时支持至少316个被测设备进行测试，满足小体积、大规模的测试需求。

作为第一方面一种可选的实现方式，所述PHY模块与所述千兆电接口通过RJ45连接器连接；和/或所述光模块与所述万兆光接口通过光纤连接。

本申请第二方面提供一种网络测试系统，包括：上述第一方面任一项所述的网络测试仪；以及与所述网络测试仪连接的PC设备。

本方面的有效效果可以参照上述第一方面有益效果的描述。

本申请第三方面提供一种基于上述第一方面任一项所述的网络测试仪的网络测试方法，包括：网络测试仪接收通过PC设备设置的数据流信息，并对所述数据流信息处理，获得第一处理结果；网络测试仪将所述第一处理结果下发至被测设备进行测试，以生成测试数据；网络测试仪接收所述测试数据并对所述测试数据处理，获得第二处理结果；网络测试仪将所述第二处理结果上传至所述PC设备，基于所述第二处理结果确定网络状态。

本方面的有效效果可以参照上述第一方面有益效果的描述。

作为第三方面一种可选的实现方式，所述网络测试仪接收通过PC设备设置的数据流信息，并对所述数据流信息处理，获得第一处理结果，包括：FPGA芯片的串行高速收发器将接收到的数据流信息转换为GMII格式；FPGA芯片的内部逻辑将所述GMII格式的数据流信息转换为AXI4格式；SOPC接收所述AXI4格式的数据流信息并进行解析，获得所述FPGA芯片可读的配置信息；SOPC将所述配置信息写入FPGA芯片的内部寄存器；FPGA芯片根据所述内部寄存器中的配置信息生成测试用数据流，并将所述测试用数据流作为所述第一处理结果。

作为第三方面一种可选的实现方式，所述网络测试仪接收所述测试数据并对所述测试数据处理，获得第二处理结果，包括：FPGA芯片的串行高速收发器将接收到的测试数据进行格式转换，获得目标格式的测试数据；FPGA芯片对所述目标格式的测试数据按照测试需求进行校验，获得校验结果作为所述第二处理结果。

由上，由于SOPC与FPGA之间是通过内部总线连接的，因此可以使延迟更低。

作为第三方面一种可选的实现方式，所述数据流信息包括以下至少之一：数据流的内容、数据流的长度、数据流的带宽、数据流的源端地址和目标地址、数据流的发包使能信号、数据流的VLAN、以及测试种类；其中，所述测试种类包括均匀测试或者突发测试。

本申请的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。

附图说明

下面参照附图来进一步说明本申请的各个技术特征和它们之间的关系。附图为示例性的，一些技术特征并不以实际比例示出，并且一些附图中可能省略了本申请所属技术领域中惯用的且对于理解和实现本申请并非必不可少的技术特征，或是额外示出了对于理解和实现本申请并非必不可少的技术特征，也就是说，附图所示的各个技术特征的组合并不用于限制本申请。另外，在本申请全文中，相同的附图标记所指代的内容也是相同的。具体的附图说明如下：

图1为本申请实施例提供的一种网络测试仪的结构示意图；

图2为本申请实施例提供的一种网络测试方法的流程图；

图3为本申请实施例提供的一种计算设备的结构化示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

应理解，本申请实施例提供了一种网络测试仪、网络测试系统和网络测试方法，由于这些技术方案解决问题的原理相同或相似，在如下具体实施例的介绍中，某些重复之处可能不再赘述，但应视为这些具体实施例之间已有相互引用，可以相互结合。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。如有不一致，以本说明书中所说明的含义或者根据本说明书中记载的内容得出的含义为准。另外，本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

为了准确地对本申请中的技术内容进行叙述，以及为了准确地理解本发明，在对具体实施方式进行说明之前先对本说明书中所使用的术语给出如下的解释说明或定义：

1)SOPC：是基于FPGA解决方案的SOC片上系统设计技术。它将处理器、I/O模块、存储器以及需要的功能模块集成到一片FPGA内，构成一个可编程的片上系统。通过SOPC技术，用户可以对FPGA内部的逻辑模块、I/O模块重新配置，从而实现用户的逻辑。

2)PHY：端口物理层，是一个对OSI模型物理层的共同简称。PHY连接一个数据链路层的设备(MAC)到一个物理介质，如光纤或者铜缆线。典型的PHY包括PCS(Physical CodingSublayer，物理编码子层)和PMD(Physical Media Dependent，物理介质相关子层)。

3)光模块：光模块由光电子器件、功能电路和光接口等组成，光电子器件包括发射和接收两部分。简单地说，光模块的作用就是发送端把电信号转换为光信号，通过光纤传送后，接收端再把光信号转换成电信号。

下面结合具体实施例对本申请提供的一种网络测试仪进行详细介绍。

可参见图1示出的结构示意图，该网络测试仪10包括：一中心控制模块110、多个PHY模块120、以及多个光模块130。在本实施例提供的网络测试仪中设置有75个PHY模块以及16个光模块，应理解，在其他实施例中，PHY模块和光模块的数量可以改变。其中，中心控制模块110为基于FPGA芯片的SOPC结构。

中心控制模块110的第一端通过QSGMII接口与PHY模块120连接，由于QSGMII接口的线速率为5Gbps，因此，四个千兆电测试接口可以共用一个QSGMII通路，那么75个PHY模块则可以提供300路千兆电测试接口。

中心控制模块110的第二端通过10Gserdes接口与光模块130连接。其中一个光模块130可以提供一个万兆光测试接口，那么16个光模块130则可以提供16路万兆光测试接口。

中心控制模块110的第三端通过网口与外部的PC设备连接，通过外部的PC设备可以配置测试用的数据流信息。

基于上述结构则构成了网络测试仪10。下面结合图1介绍该网络测试仪10与外部设备的连接结构。

在一些实施例中，PHY模块120的对外接口与千兆电测试接口通过RJ45连接器连接，而千兆电测试接口则用于连接具有电接口的被测设备，从而使千兆电测试接口支持10/100/1000BASE的自适应测试。

在一些实施例中，光模块130的对外接口与万兆光测试接口通过光纤连接，而万兆光测试接口则用于连接具有光接口的被测设备，从而实现10GBASE-R的测试。

在本实施例中，中心控制模块110用于通过第三端接收外部PC设备发送的数据流信息，并对接收到的数据流信息进行处理，将处理结果通过与第一端连接的PHY模块120或者与第二端连接的光模块130下发至被测设备。其中，数据流信息为测试用的数据流信息，其具体信息内容可以根据实际测试需求确定。

在本实施例中，中心控制模块110还用于通过与第一端连接的PHY模块120或者第二端连接的光模块130接收被测设备生成的测试数据，并对该测试数据处理，将处理结构通过第三端上传至外部的PC设备，从而通过PC设备接收并显示测试结果，从而判断网络状态。

应理解，上述下发数据和上传数据的过程主要依照被测设备的连接位置决定是通过PHY模块120传输还是光模块130传输。即：当被测设备连接于千兆电接口侧，则通过PHY模块120完成数据的下发与上传；当被测设备连接于万兆光接口侧，则通过光模块130完成数据的下发与上传。

本申请的另一实施例提供一种网络测试方法，该网络测试方法是基于上述实施例中的网络测试仪实现的，该网络测试方法包括网络测试仪向被测设备下发数据的过程以及被测设备向网络测试仪上传数据的过程。具体参见图2示出的流程图，该网络测试方法包括步骤S110-S140，其中网络测试仪向被测设备下发数据的过程为步骤S110-S120，被测设备向网络测试仪上传数据的过程为步骤S130-S140。下面详细介绍各个步骤：

S210：网络测试仪接收通过PC设备设置的数据流信息，并对所述数据流信息处理，获得第一处理结果。

在一些实施例中，首先在PC设备(例如PC机)的WEB界面上根据测试需求设置数据流信息。该数据流信息可以包括数据流的内容、数据流的长度、数据流的带宽、数据流的源端地址和目标地址、数据流的发包使能信号、数据流的VLAN、和/或测试种类。其中的测试种类可以包括均匀测试或者突发测试。然后PC设备按照与网络测试仪之间规定的协议对数据流信息打包，然后通过二者间的网口将打包好的数据流信息发送到网络测试仪的FPGA芯片的串行高速收发器(GT)中。

在网络测试仪的FPGA芯片的串行高速收发接收到该打包好的数据流信息后，将其转换为与介质无关接口GMII的格式，然后再利用FPGA芯片的内部逻辑将GMII的格式的数据流信息转换为AXI4格式，并将AXI4格式的数据流信息发送到SOPC软核进行处理。

SOPC通过AXI4协议接收到AXI4格式的数据流信息，然后对其进行解析，从而获得FPGA芯片可读的配置信息；SOPC再通过AXI4协议将上述配置信息写入FPGA芯片的内部寄存器中。其中，FPGA芯片的内部寄存器一般存在两种形式，一种是用于存放数据流信息中参数相关内容的数据，例如：数据流的长度、数据流的带宽、数据流的源端地址和目标地址、数据流的发包使能信号、数据流的VLAN等。另一种是用于存放数据块的，即将要发送的数据，例如：数据流的内容等。

FPGA芯片根据相应内部寄存器的值来生成测试用的数据流，其中该测试用的数据流即为第一处理结果。在该步骤中，对于带宽为千兆的数据流，串行高速收发器将其转换为QSGMII接口的串行数据；对于带宽为万兆的数据流，串行高速收发器将其转换10Gserdes接口的串行数据。

S220：网络测试仪将所述第一处理结果下发至被测设备进行测试，以生成测试数据。

在本实施例中，通过光纤或者铜缆将网络测试仪生成的测试用的数据流(第一处理结果)下发到被测设备中进行相关测试，从而生成测试数据，则可以完成网络测试仪向被测设备下发数据的过程测试。

S230：网络测试仪接收所述测试数据并对所述测试数据处理，获得第二处理结果。

在一些实施例中，被测设备产生测试数据之后，将测试数据发送到网络测试仪的FPGA芯片的串行高速收发器中，FPGA芯片的串行高速收发器将接收到的测试数据进行格式转换，从而获得目标格式的数据。具体的：若接收到的测试数据为千兆带宽的测试数据，则FPGA芯片的串行高速收发器将其转换为GMII接口形式；若接收到的测试数据为万兆带宽的测试数据，则FPGA芯片的串行高速收发器将其转换为XGMII接口形式。

接下来，FPGA芯片对上述目标格式的数据按照测试需求进行校验，从而获得校验结果，并将校验结果作为第二处理结果。作为一种实现方式，其中的校验可以为以太网RFC2544协议和RFC2889协议规定的任意测试要求，例如：循环冗余校验(CyclicRedundancy Check，CRC)、包ID错序检查等，然后通过统计正确的字节数和包数获得第二处理结果。

S240：网络测试仪将所述第二处理结果上传至所述PC设备，基于所述第二处理结果确定网络状态。

在本步骤中，网络测试仪中的SOPC通过AXI4协议定时定期读取FPGA芯片中得第二处理结果，然后按照与PC设备约定的协议进行打包，并将打包后的第二处理结果通过网口上传至PC设备。然后用户可以在PC设备的WEB端上获知校验正确的字节数和包数，从而确定被测设备向网络测试仪上传数据的网络状态。

本申请的另一实施例还提供了一种网络测试系统，该网络测试系统包括上述实施例中的网络测试仪和与网络测试仪连接的PC设备。其中网络测试仪的结构以及测试方法可以参照上述实施例的介绍，本实施例不再进行赘述。本实施例中的PC设备与上述实施例的PC设备的功能是相同的，用于发送测试数据流信息以及接收测试结果，其具体也可以参照上述实施例的介绍。

基于本申请实施例提供的网络测试仪，其仅用到一块FPGA板以及一些PHY模块和光模块，保证了该网络测试仪较小的体积。另外，基于FPGA现有的资源，其可以连接300路千兆测试接口和16路万兆测试接口，支持316个被测设备同时测试，可以满足大规模的测试需求。该网络测试仪的300路千兆测试接口为支持10/100/1000M自适应速率的测试接口，因此无需更换接口就可以获得被测设备在三种速率下的测试结果，方便了测试人员的使用。另外，由于本千兆通过的中心控制模块与PHY模块之间使用了QSGMII接口，其线速率达到5Gbps，因此可以支持4个千兆接口共用一个QSGMII接口，从而实现了在空间有限的情况下可以放置更多的测试接口。其次，本申请提供的网络测试仪，使用了基于FPGA芯片的SOPC结构，通过在FPGA芯片的可编程逻辑资源上搭建SOC片上系统，因此省去了常规网络测试仪中外部的SOC，可以使该网络测试仪的成本更低。由于SOPC具有可编程的特性，因此使得该网络测试仪的灵活性以及可拓展性更高。除此之外，SOPC与FPGA之间是通过内部总线连接的，因此延迟更低。

图3是本申请实施例提供的一种计算设备900的结构性示意性图。该计算设备可以执行上述网络测试方法中的各可选实施例，该计算设备可以是终端，也可以是终端内部的芯片或芯片系统。如图3所示，该计算设备900包括：处理器910、存储器920、通信接口930。

应理解，图3所示的计算设备900中的通信接口930可以用于与其他设备之间进行通信，具体可以包括一个或多个收发电路或接口电路。

其中，该处理器910可以与存储器920连接。该存储器920可以用于存储该程序代码和数据。因此，该存储器920可以是处理器910内部的存储单元，也可以是与处理器910独立的外部存储单元，还可以是包括处理器910内部的存储单元和与处理器910独立的外部存储单元的部件。

可选的，计算设备900还可以包括总线。其中，存储器920、通信接口930可以通过总线与处理器910连接。总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图3中采用了一条无箭头的线表示，但并不表示仅有一根总线或一种类型的总线。

应理解，在本申请实施例中，该处理器910可以采用中央处理单元(centralprocessing unit，CPU)。该处理器还可以是其它通用处理器、数字信号处理器(digitalsignal processor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现成可编程门阵列(field programmable gate Array，FPGA)或者其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。或者该处理器910采用一个或多个集成电路，用于执行相关程序，以实现本申请实施例所提供的技术方案。

该存储器920可以包括只读存储器和随机存取存储器，并向处理器910提供指令和数据。处理器910的一部分还可以包括非易失性随机存取存储器。例如，处理器910还可以存储设备类型的信息。

在计算设备900运行时，所述处理器910执行所述存储器920中的计算机执行指令执行上述方法的任一操作步骤以及其中任一可选的实施例。

应理解，根据本申请实施例的计算设备900可以对应于执行根据本申请各实施例的方法中的相应主体，并且计算设备900中的各个模块的上述和其它操作和/或功能分别为了实现本实施例各方法的相应流程，为了简洁，在此不再赘述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件、或计算机软件与电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。例如，上述各实施例描述的装置、或各装置所包含的各单元或模块，可以是通过进程或软件模块来实现，其中的软件模块可以是按照功能逻辑拆分得到的单元。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时用于执行上述方法，该方法包括上述各个实施例所描述的方案中的至少之一。

本申请实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是，但不限于，电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括、但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本申请操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

另外，说明书和权利要求书中的词语“第一、第二、第三等”或模块A、模块B、模块C等类似用语，仅用于区别类似的对象，不代表针对对象的特定排序，可以理解地，在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

在上述的描述中，所涉及的表示步骤的标号，如S110、S120……等，并不表示一定会按此步骤执行，在允许的情况下可以互换前后步骤的顺序，或同时执行。

说明书和权利要求书中使用的术语“包括”不应解释为限制于其后列出的内容；它不排除其它的元件或步骤。因此，其应当诠释为指定所提到的所述特征、整体、步骤或部件的存在，但并不排除存在或添加一个或更多其它特征、整体、步骤或部件及其组群。因此，表述“包括装置A和B的设备”不应局限为仅由部件A和B组成的设备。

本说明书中提到的“一个实施例”或“实施例”意味着与该实施例结合描述的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在本说明书各处出现的用语“在一个实施例中”或“在实施例中”并不一定都指同一实施例，但可以指同一实施例。此外，在一个或多个实施例中，能够以任何适当的方式组合各特定特征、结构或特性，如从本公开对本领域的普通技术人员显而易见的那样。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，均属于本申请保护范畴。

Claims (10)

1.一种网络测试仪，其特征在于，包括：一中心控制模块、多个PHY模块和多个光模块；其中，所述中心控制模块为基于FPGA芯片的SOPC结构；

所述中心控制模块，其第一端与所述PHY模块连接，其第二端与所述光模块连接，其第三端与外部的PC设备连接；

所述中心控制模块用于通过所述第三端接收所述外部的PC设备发送的数据流信息，并对所述数据流信息处理，将处理结果通过与所述第一端连接的PHY模块或者与所述第二端连接的光模块下发至被测设备；

所述中心控制模块还用于通过与所述第一端连接的PHY模块或者与所述第二端连接的光模块接收所述被测设备的测试数据，并对所述测试数据处理，将处理结果通过所述第三端上传至所述外部的PC设备。

2.根据权利要求1所述的网络测试仪，其特征在于，

所述第一端与所述PHY模块通过QSGMII接口连接；和/或

所述第二端与所述光模块通过10Gserdes接口连接；和/或

所述第三端与所述外部的PC设备通过网口连接。

3.根据权利要求2所述的网络测试仪，其特征在于，

所述PHY模块的对外连接端连接多个千兆电接口，所述千兆电接口用于连接具有电接口的被测设备；

所述光模块的对外连接端连接多个万兆光接口，所述万兆光接口用于连接具有光接口的被测设备。

4.根据权利要求3所述的网络测试仪，其特征在于，

一个所述PHY模块连接四个所述千兆电接口；和/或

一个所述光模块连接至少一个万兆光接口。

5.根据权利要求4所述的网络测试仪，其特征在于，所述PHY模块与所述千兆电接口通过RJ45连接器连接；和/或

所述光模块与所述万兆光接口通过光纤连接。

6.一种网络测试系统，其特征在于，包括：

权利要求1-5任一项所述的网络测试仪；以及

与所述网络测试仪连接的PC设备。

7.一种基于权利要求1-5任一项所述的网络测试仪的网络测试方法，其特征在于，包括：

网络测试仪接收通过PC设备设置的数据流信息，并对所述数据流信息处理，获得第一处理结果；

网络测试仪将所述第一处理结果下发至被测设备进行测试，以生成测试数据；

网络测试仪接收所述测试数据并对所述测试数据处理，获得第二处理结果；

网络测试仪将所述第二处理结果上传至所述PC设备，基于所述第二处理结果确定网络状态。

8.根据权利要求7所述的方法，其特征在于，所述网络测试仪接收通过PC设备设置的数据流信息，并对所述数据流信息处理，获得第一处理结果，包括：

FPGA芯片的串行高速收发器将接收到的数据流信息转换为GMII格式；

FPGA芯片的内部逻辑将所述GMII格式的数据流信息转换为AXI4格式；

SOPC接收所述AXI4格式的数据流信息并进行解析，获得所述FPGA芯片可读的配置信息；

SOPC将所述配置信息写入FPGA芯片的内部寄存器；

FPGA芯片根据所述内部寄存器中的配置信息生成测试用数据流，并将所述测试用数据流作为所述第一处理结果。

9.根据权利要求7所述的方法，其特征在于，所述网络测试仪接收所述测试数据并对所述测试数据处理，获得第二处理结果，包括：

FPGA芯片的串行高速收发器将接收到的测试数据进行格式转换，获得目标格式的测试数据；

FPGA芯片对所述目标格式的测试数据按照测试需求进行校验，获得校验结果作为所述第二处理结果。

10.根据权利要求7所述的方法，其特征在于，所述数据流信息包括以下至少之一：

数据流的内容、数据流的长度、数据流的带宽、数据流的源端地址和目标地址、数据流的发包使能信号、数据流的VLAN、以及测试种类；其中，所述测试种类包括均匀测试或者突发测试。

Images