CN116403974A - 电子设备、封装结构及其制备方法 - Google Patents
电子设备、封装结构及其制备方法 Download PDFInfo
- Publication number
- CN116403974A CN116403974A CN202310483215.2A CN202310483215A CN116403974A CN 116403974 A CN116403974 A CN 116403974A CN 202310483215 A CN202310483215 A CN 202310483215A CN 116403974 A CN116403974 A CN 116403974A
- Authority
- CN
- China
- Prior art keywords
- circuit layer
- layer
- circuit
- adhesive layer
- passive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 43
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000003292 glue Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 195
- 239000012790 adhesive layer Substances 0.000 claims description 63
- 239000003351 stiffener Substances 0.000 claims description 14
- 230000002787 reinforcement Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims 1
- 230000003014 reinforcing effect Effects 0.000 abstract description 29
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 42
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000001125 extrusion Methods 0.000 description 6
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 6
- 230000003993 interaction Effects 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 239000000725 suspension Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明公开一种电子设备、封装结构及其制备方法，所公开的封装结构包括第一线路层、被动元件、加强件和芯片，其中，所述加强件开设有容纳槽，所述被动元件设于所述容纳槽内，所述容纳槽的槽口所在的表面与所述第一线路层的第一表面连接，所述被动元件与所述第一线路层的第一表面电连接，所述被动元件与所述容纳槽的内壁之间填充有填充胶；所述芯片设于所述第一线路层的第二表面，且与所述第一线路层电连接，所述第一线路层的第一表面与所述第一线路层的第二表面相背。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种电子设备、封装结构及其制备方法。
背景技术
随着电子技术的发展，芯片被赋予了更多的新的功能，相应地，芯片上的被动元件(例如电容、电感、电阻等元件)的数量也随着增加。
在相关技术中，被动元件通过封装技术外置于基板，被动元件通过端部的凸起结构与基板连接。然而，在封装结构封装的过程中，封装结构会经历不同的温度变化，从而容易导致封装结构翘曲形变，从而导致被动元件容易受到挤压而损坏。
发明内容
本申请实施例公开一种电子设备、封装结构及其制备方法，以解决相关技术中的封装结构的被动元件容易受到挤压而损坏的问题。
为了解决上述技术问题，本发明是这样实现的：
第一方面，本申请公开一种封装结构，包括第一线路层、被动元件、加强件和芯片，其中，所述加强件开设有容纳槽，所述被动元件设于所述容纳槽内，所述容纳槽的槽口所在的表面与所述第一线路层的第一表面连接，所述被动元件与所述第一线路层的第一表面电连接，所述被动元件与所述容纳槽的内壁之间填充有填充胶；
所述芯片设于所述第一线路层的第二表面，且与所述第一线路层电连接，所述第一线路层的第一表面与所述第一线路层的第二表面相背。
第二方面，本申请还公开一种电子设备，所公开的电子设备包括第一方面所述的封装结构。
第三方面，本申请还公开一种封装结构的制备方法，包括：
将被动元件设于加强件的容纳槽内；
在所述被动元件与所述容纳槽的内壁之间填充填充胶；
制备第一线路层；
将所述容纳槽的槽口所在的表面与所述第一线路层的第一表面连接；
将所述被动元件与所述第一线路层的第一表面电连接；
将所述芯片设于所述第一线路层的第二表面，且与所述第一线路层电连接，其中，所述第一线路层的第一表面与所述第一线路层的第二表面相背。
本发明采用的技术方案能够达到以下技术效果：
本申请实施例公开的封装结构通过设置加强件，加强件设置容纳槽，容纳槽的槽口所在的表面与第一线路层的第一表面连接，被动元件设于容纳槽内，从而使得加强件和第一线路层的第一表面可以对被动元件进行防护而不受外力的损伤，而且还便于实现被动元件与第一线路层的第一表面的电连接；通过在第一线路层的第二表面设置芯片，从而使得被动元件可以通过第一线路层与芯片进行信息交互。由于设置了加强件，并在被动元件与容纳槽的内壁之间填充有填充胶，从而在封装结构经历不同温度变化而发生形变时，加强件可以抑制其与容纳槽围设的区域发生形变，从而可以避免被动元件受到挤压而损坏，而且填充胶可以形成应力缓冲层，从而可以缓解外力对被动元件的直接冲击。
附图说明
图1为本发明实施例公开的封装结构的整体示意图；
图2为图1中A区域的放大示意图；
图3为本发明实施例公开的第二导电件在第二线路层上的排布示意图；
图4为本发明实施例公开的被动元件与加强件的配合示意图；
图5为本发明实施例公开的制备第二线路层和第一导电件的示意图；
图6为本发明实施例公开的加强件与第二线路层的配合示意图；
图7为本发明实施例公开的制备第一胶层的示意图；
图8为本发明实施例公开的制备第三导电件的示意图；
图9为本发明实施例公开的设置芯片的示意图；
图10为本发明实施例公开的制备第二胶层的示意图；
图11为本发明实施例公开的制备第三线路层的示意图；
图12为本发明实施例公开的制备第二导电件的示意图；
图13为本发明实施例公开的制备封装结构的流程示意图。
附图标记说明：
101-第一线路层、102-被动元件、1021-凸起部、103-加强件、104-第一胶层、105-第一导电件、106-第二线路层、107-第二导电件、108-芯片、109-第二胶层、110-第三导电件、111-第三线路层、112-凸点金属层、113-第四导电件、114-填充胶、
200-载板。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下结合附图，详细说明本发明各个实施例公开的技术方案。
请参考图1至图13，本发明实施例公开一种封装结构，所公开的封装结构包括第一线路层101、被动元件102、加强件103和芯片108。
被动元件102可以是电容元件、电阻元件、电感元件等，本申请实施例不限制被动元件102的具体种类。加强件103可以是具有一定强度的部件，其强度可以满足在封装结构经历不同的温度变化时不发生形变，或形变量在可控范围内。例如，加强件103可以是强度较高的金属件，当然，加强件103也可以是强度较高的非金属件，例如PVC材质的加强件，本申请实施例不限制加强件103的具体种类。
加强件103开设有容纳槽，被动元件102设于容纳槽内，被动元件102可以设于容纳槽的底壁，当然，被动元件102也可以设于容纳槽的侧壁，本申请实施例不限制被动元件102在容纳槽内的设置方式。
容纳槽的槽口所在的表面与第一线路层101的第一表面连接，被动元件102与第一线路层101的第一表面电连接，被动元件102与容纳槽的内壁之间填充有填充胶114。
芯片108设于第一线路层101的第二表面，且与第一线路层101电连接，被动元件102可以通过第一线路层101与芯片108进行信息交互。其中，第一线路层101的第一表面与第一线路层101的第二表面相背。
本申请实施例公开的封装结构通过设置加强件103，加强件103设置于容纳槽内，容纳槽的槽口所在的表面与第一线路层101的第一表面连接，被动元件102设于容纳槽内，使得加强件103和第一线路层101的第一表面可以对被动元件102进行防护而不受外力的损伤，而且还便于实现被动元件102与第一线路层101的第一表面的电连接；通过在第一线路层101的第二表面设置芯片108，从而使得被动元件102可以通过第一线路层101与芯片108进行信息交互；由于设置了加强件103，并在被动元件102与容纳槽的内壁之间填充有填充胶114，从而在封装结构经历不同温度变化而发生形变时，加强件103可以抑制其与容纳槽围设的区域发生形变，从而可以避免被动元件102受到挤压而损坏，而且填充胶114可以形成应力缓冲层，从而可以缓解外力对被动元件102的直接冲击。
具体的，在本申请实施例中，由于被动元件102是与第一线路层101电连接，被动元件102可以与第一线路层101通过无缝焊接的方式电连接，从而可以避免被动元件102与第一线路层101之间产生悬空间隙，从而可以提升被动元件102抵御外应力的能力，避免被动元件102的损坏。当然，被动元件102的端部可以具有凸起部1021，被动元件102可以通过凸起部1021与第一线路层101连接，被动元件102可以与第一线路层101之间形成悬空间隙，悬空间隙可以填充有填充胶114。
一种可选的实施例，封装结构可以包括第一胶层104，第一胶层104可以设于第一线路层101的第一表面，第一胶层104可以包覆加强件103。
本申请实施例公开的封装结构通过设置第一胶层104，第一胶层104包覆加强件103，使得第一胶层104可以对加强件103进行防护，以及对被动元件102进一步防护，而且第一胶层104设于第一线路层101的第一表面，从而可以较容易地实现容纳槽的槽口所在的表面与第一线路层101的第一表面连接。
在一种可实现的实施例中，封装结构还可以包括第一导电件105和第二线路层106。第二线路层106可以设于第一胶层104，且位于第一胶层104的背离第一线路层101的一侧。第一胶层104可以包覆第一导电件105。第一导电件105的第一端显露于第一胶层104的第一表面，且与第一线路层101电连接，第一导电件105的第二端显露于第一胶层104的第二表面，且与第二线路层106电连接，第一胶层104的第一表面与第一胶层104的第二表面相背。
本申请实施例公开的封装结构通过设置第一导电件105和第二线路层106，使得第二线路层106设于第一胶层104，且位于第一胶层104背离第一线路层101的一侧，第一线路层101通过第一导电件105与第二线路层106电连接，从而使得封装结构在第二线路层106上可以布设更多的被动元件或其它功能器件，以及可以实现布设的被动元件或其它功能器件与第一线路层101的信号交互。
为了便于封装结构的安装及电信号传输，可选的，封装结构还可以包括第二导电件107，第二导电件107可以设于第二线路层106的背离第一胶层104的一侧，且第二导电件107与第二线路层106电连接。
需要说明的是，第二导电件107可以用于封装结构与外部电路的电信号传输，以及用于实现封装结构的安装，具体的，第二导电件107可以是铜核球、锡球等结构，本申请不限制第二导电件107的具体形式。第二导电件107可以通过凸点金属层112与第二线路层106电连接。
本申请实施例公开的封装结构通过设置第二导电件107，使得第二导电件107可以设于第二线路层106的背离第一胶层104的一侧，且第二导电件107与第二线路层106电连接，从而使得封装结构可以通过第二导电件107实现与外部电路的电信号传输，以及实现封装结构的安装。
为了提升封装结构安装的稳定性，可选的，第二导电件107可以为多个，多个第二导电件107可以间隔、且均匀排布。封装结构可以通过第二导电件107焊接于电子设备的主板，当然也可以与电子设备内的其它电路板(例如副板)焊接。
在进一步的技术方案中，在第二线路层106设置有被动元件102的实施例中，第二线路层106上的被动元件102可以全部设于第二线路层106的朝向第一线路层101的表面上，在此种情况下，设置于第二线路层106上的被动元件102朝向第一胶层104设置，进而无需设于第二线路层106的背离第一胶层104的一侧。由于第二线路层106的背离第一胶层104的一侧无需设置被动元件102，被动元件102位于封装结构的内部，从而使得多个第二导电件107无需避让被动元件102，从而使得多个第二导电件107可以均匀、且间隔排布，从而可以增大第二导电件107的布设密度，减少应力汇聚，而且第二导电件107还可以将封装结构的热量导出，多个第二导电件107可以提升封装结构的散热效果，同时也可以提升封装结构的安装稳定性。
为了对芯片108进行防护，可选的，封装结构还可以包括第二胶层109，第二胶层109可以与第一线路层101的第二表面连接，第二胶层109可以包覆芯片108，从而对芯片108进行防护。
为了提升封装结构与外部电路的电信号传输能力，可选的，封装结构还可以包括第三导电件110，第二胶层109可以包覆第三导电件110，第三导电件110的第一端可以与第一线路层101电连接，第三导电件110的第二端可以显露于第二胶层109的背离第一线路层101的表面，从而用于与封装结构的其它器件或外部电路电连接，以实现封装结构各部件的电连接，或实现封装结构与外部电路的电信号传输。
为了使封装结构可以布设更多的被动元件及其它功能器件，可选的，封装结构还可以包括第三线路层111，第三线路层111可以设于第二胶层109，且位于第二胶层109的背离第一线路层101的一侧，第三导电件110的第二端与第三线路层111电连接。
本申请实施例公开的封装结构通过设置第三线路层111，使得第三线路层111设于第二胶层109，且位于第二胶层109的背离第一线路层101的一侧，从而使得第三线路层111可以布设更多的被动元件102及其它功能器件，从而可以提升封装结构的性能。
本申请还公开一种电子设备，所公开的电子设备包括上述实施例公开的封装结构。本申请实施例公开的电子设备通过设置上述实施例中的封装结构，使得在封装结构在经历不同温度变化而发生形变时，加强件103可以抑制其与容纳槽围设的区域发生形变，从而可以避免被动元件102受到挤压而损坏，而且填充胶114可以形成应力缓冲层，从而可以缓解外力对被动元件102的直接冲击。
本申请实施例公开的电子设备可以是手机、平板、游戏机等设备，本申请实施例不限制电子设备的具体种类。
基于上文实施例所述的封装结构，本申请还公开一种封装结构的制备方法，所公开的制备方法包括：
S101，将被动元件102设于加强件103的容纳槽内。
S102，在被动元件102与容纳槽的内壁之间填充填充胶114。
S103，制备第一线路层101。
需要说明的是，制备第一线路层101可以在载板200上进行，载板200可以理解为在封装过程中对封装结构起支撑作用的部件，载板200不属于封装结构，仅用于封装过程，在封装工艺完成之后直接把载板200拆离即可，载板200可以是玻璃、陶瓷、金属或者其它具有相似功能且兼容圆片级封装工艺的材料，本申请实施例的封装过程需要使用到若干个不同载板200。
S104，将容纳槽的槽口所在的表面与第一线路层101的第一表面连接。
S105，将被动元件102与第一线路层101的第一表面电连接
S106，将芯片108设于第一线路层101的第二表面，且与第一线路层101电连接，其中，第一线路层101的第一表面与第一线路层101的第二表面相背。
需要说明的是，本申请实施例公开的制备方法中的各步骤与上述实施例公开的封装结构的各部件所实现的功能具有相同或相似指出，彼此可以相互参照，这里不再赘述。
本申请实施例公开的封装结构的制备方法通过将被动元件102设于加强件103的容纳槽内，并对被动元件102与容纳槽的内壁之间填充填充胶114，将容纳槽的槽口所在的表面与第一线路层101的第一表面连接，从而使得加强件103和第一线路层101的第一表面可以对被动元件102进行防护而不受外力的损伤，而且还便于实现被动元件102与第一线路层101的第一表面的电连接。通过在第一线路层101的第二表面设置芯片108，从而使得被动元件102可以通过第一线路层101与芯片108进行信息交互；由于设置了加强件103，并在被动元件102与加强件103的容纳槽的内壁之间填充有填充胶114，从而在封装结构经历不同温度变化而发生形变时，加强件103可以抑制其与容纳槽围设的区域发生形变，从而可以避免被动元件102受到挤压而损坏，而且填充胶114可以形成应力缓冲层，从而可以缓解外力对被动元件102的直接冲击。
一种可选的实施例，在将被动元件102设于加强件103的容纳槽内之后，且在制备第一线路层101之前，所述的制备方法还可以包括：
步骤A1，将加强件103设于第二线路层106。
步骤A2，在第二线路层106上制备第一导电件105。
步骤A3，在第二线路层106上制备第一胶层104。
其中，第一胶层104包覆加强件103和第一导电件105。在被动元件102与容纳槽的内壁之间填充填充胶114可以与制备第一胶层104同时进行，也可以分开进行，本申请实施例不做具体限制。
步骤A4，对第一胶层104的背离第二线路层106的一侧进行磨片处理，以使第一导电件105的远离第二线路层106一端、加强件103的容纳槽的槽口所在的表面，以及被动元件102显露于第一胶层104的背离第二线路层106的一侧。
步骤A5，制备第一线路层，包括：在第一胶层104的背离第二线路层106的一侧制备第一线路层101。
需要说明的是，本申请实施例公开的制备方法中的各步骤与上述实施例公开的封装结构的各部件所实现的功能具有相同或相似指出，彼此可以相互参照，这里不再赘述。
本申请实施例公开的制备方法通过在将被动元件102设于加强件103的容纳槽内之后，且在制备第一线路层101之前，将加强件103设于第二线路层106，并在第二线路层106上制备第一导电件105，在第二线路层106上制备第一胶层104，使得第一胶层104可以包覆加强件103和第一导电件105，从而可以对加强件103和第一导电件105进行防护，进而对第一胶层104的背离第二线路层106的一侧进行磨片处理，使得第一导电件105的远离第二线路层106一端、加强件103的容纳槽的槽口所在的表面，以及被动元件102显露于第一胶层104的背离第二线路层106的一侧，从而便于在第一胶层104的背离第二线路层106的一侧制备第一线路层101后，第一导电件105的远离第二线路层106一端与第一线路层101电连接，以及实现加强件103和被动元件102与第一线路层101的连接。
在一种可以实现的方式中，本申请实施例公开的封装方法还可以包括：
步骤B1，在第一线路层101的第二表面制备第三导电件110。
步骤B2，在第一线路层101的第二表面制备第二胶层109，以使第二胶层109包覆第三导电件110和芯片108。
步骤B3，对第二胶层109的背离第一线路层101的一侧进行磨片处理，以使第三导电件110显露于第二胶层109。
本申请实施例公开的制备方法通过在第一线路层101的第二表面制备第二胶层109，以使第二胶层109包覆第三导电件110和芯片108，从而可以对芯片108进行防护。对第二胶层109的背离第一线路层101的一侧进行磨片处理，以使第三导电件110显露于第二胶层109，从而便于第一线路层101与外部电路进行电信号传输。
进一步的，本申请实施例公开的封装方法还可以包括：
步骤C1，在第二胶层109的背离第一线路层101的一侧制备第三线路层111。
本申请实施例公开的制备方法通过在第二胶层109的背离第一线路层101的一侧制备第三线路层111，从而便于封装结构与外部电路进行电信号传输，以及可以布设更多的被动元件102或其他功能器件，从而使得封装结构的功能更强大。
本发明上文实施例中重点描述的是各个实施例之间的不同，各个实施例之间不同的优化特征只要不矛盾，均可以组合形成更优的实施例，考虑到行文简洁，在此则不再赘述。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。
Claims (12)
1.一种封装结构，其特征在于，包括第一线路层(101)、被动元件(102)、加强件(103)和芯片(108)，其中，
所述加强件(103)开设有容纳槽，所述被动元件(102)设于所述容纳槽内，所述容纳槽的槽口所在的表面与所述第一线路层(101)的第一表面连接，所述被动元件(102)与所述第一线路层(101)的第一表面电连接，所述被动元件(102)与所述容纳槽的内壁之间填充有填充胶(114)；
所述芯片(108)设于所述第一线路层(101)的第二表面，且与所述第一线路层(101)电连接，所述第一线路层(101)的第一表面与所述第一线路层(101)的第二表面相背。
2.根据权利要求1所述的封装结构，其特征在于，所述封装结构包括第一胶层(104)，所述第一胶层(104)设于所述第一线路层(101)的第一表面，所述第一胶层(104)包覆所述加强件(103)。
3.根据权利要求2所述的封装结构，其特征在于，所述封装结构还包括第一导电件(105)和第二线路层(106)，所述第二线路层(106)设于所述第一胶层(104)，且位于所述第一胶层(104)的背离所述第一线路层(101)的一侧，所述第一胶层(104)包覆所述第一导电件(105)，所述第一导电件(105)的第一端显露于所述第一胶层(104)的第一表面，且与所述第一线路层(101)电连接，所述第一导电件(105)的第二端显露于所述第一胶层(104)的第二表面，且与所述第二线路层(106)电连接，所述第一胶层(104)的第一表面与所述第一胶层(104)的第二表面相背。
4.根据权利要求3所述的封装结构，其特征在于，所述封装结构还包括第二导电件(107)，所述第二导电件(107)设于所述第二线路层(106)的背离所述第一胶层(104)的一侧，且所述第二导电件(107)与所述第二线路层(106)电连接。
5.根据权利要求4所述的封装结构，其特征在于，所述第二导电件(107)为多个，多个所述第二导电件(107)间隔、且均匀排布。
6.根据权利要求5所述的封装结构，其特征在于，所述封装结构还包括第二胶层(109)和第三导电件(110)，所述第二胶层(109)与所述第一线路层(101)的第二表面连接，所述第二胶层(109)包覆所述芯片(108)和所述第三导电件(110)，所述第三导电件(110)的第一端与所述第一线路层(101)电连接，所述第三导电件(110)的第二端显露于所述第二胶层(109)的背离所述第一线路层(101)的表面。
7.根据权利要求6所述的封装结构，其特征在于，所述封装结构还包括第三线路层(111)，所述第三线路层(111)设于所述第二胶层(109)，且位于所述第二胶层(109)的背离所述第一线路层(101)的一侧，所述第三导电件(110)的第二端与所述第三线路层(111)电连接。
8.一种电子设备，其特征在于，包括权利要求1至7任一项所述的封装结构。
9.一种封装结构的制备方法，其特征在于，包括：
将被动元件(102)设于加强件(103)的容纳槽内；
在所述被动元件(102)与所述容纳槽的内壁之间填充填充胶(114)；
制备第一线路层(101)；
将所述容纳槽的槽口所在的表面与所述第一线路层(101)的第一表面连接；
将所述被动元件(102)与所述第一线路层(101)的第一表面电连接；
将所述芯片(108)设于所述第一线路层(101)的第二表面，且与所述第一线路层(101)电连接，其中，所述第一线路层(101)的第一表面与所述第一线路层(101)的第二表面相背。
10.根据权利要求9所述的制备方法，其特征在于，在所述将被动元件(102)设于加强件(103)的容纳槽内之后，且在制备第一线路层(101)之前，所述制备方法还包括：
将所述加强件(103)设于第二线路层(106)；
在所述第二线路层(106)上制备第一导电件(105)；
在所述第二线路层(106)上制备第一胶层(104)，其中，所述第一胶层(104)包覆所述加强件(103)和所述第一导电件(105)；
对所述第一胶层(104)的背离所述第二线路层(106)的一侧进行磨片处理，以使所述第一导电件(105)的远离所述第二线路层(106)一端、所述加强件(103)的所述容纳槽的槽口所在的表面，以及所述被动元件(102)显露于所述第一胶层(104)的背离所述第二线路层(106)的一侧；
所述制备第一线路层，包括：在所述第一胶层(104)的背离所述第二线路层(106)的一侧制备所述第一线路层(101)。
11.根据权利要求10所述的制备方法，其特征在于，所述制备方法还包括：
在所述第一线路层(101)的第二表面制备第三导电件(110)；
在所述第一线路层(101)的第二表面制备第二胶层(109)，以使所述第二胶层(109)包覆所述第三导电件(110)和所述芯片(108)；
对所述第二胶层(109)的背离所述第一线路层(101)的一侧进行磨片处理，以使所述第三导电件(110)显露于所述第二胶层(109)。
12.根据权利要求11所述的封装结构的制备方法，其特征在于，所述制备方法还包括：
在所述第二胶层(109)的背离所述第一线路层(101)的一侧制备第三线路层(111)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310483215.2A CN116403974A (zh) | 2023-04-28 | 2023-04-28 | 电子设备、封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310483215.2A CN116403974A (zh) | 2023-04-28 | 2023-04-28 | 电子设备、封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116403974A true CN116403974A (zh) | 2023-07-07 |
Family
ID=87014311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310483215.2A Pending CN116403974A (zh) | 2023-04-28 | 2023-04-28 | 电子设备、封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116403974A (zh) |
-
2023
- 2023-04-28 CN CN202310483215.2A patent/CN116403974A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851259B2 (en) | Stack-type semiconductor package, method of forming the same and electronic system including the same | |
| US6555902B2 (en) | Multiple stacked-chip packaging structure | |
| CN102867821B (zh) | 半导体器件 | |
| US6515356B1 (en) | Semiconductor package and method for fabricating the same | |
| US7566962B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| US20140291821A1 (en) | Semiconductor package having grounding member and method of manufacturing the same | |
| US20150022985A1 (en) | Device-embedded package substrate and semiconductor package including the same | |
| US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
| CN108878414A (zh) | 具有模制通孔的堆叠半导体封装及其制造方法 | |
| CN113130434A (zh) | 封装结构及其制造方法 | |
| CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
| CN111279474B (zh) | 具有分层保护机制的半导体装置及相关系统、装置及方法 | |
| US7663248B2 (en) | Flip-chip component | |
| US20170117251A1 (en) | Fan-out 3D IC Integration Structure without Substrate and Method of Making the Same | |
| US8026616B2 (en) | Printed circuit board, semiconductor package, card apparatus, and system | |
| KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| US20080009104A1 (en) | Semiconductor package having electromagnetic interference shielding and fabricating method thereof | |
| KR20130123958A (ko) | 반도체 장치 및 이의 제조 방법 | |
| CN116403974A (zh) | 电子设备、封装结构及其制备方法 | |
| US20080164620A1 (en) | Multi-chip package and method of fabricating the same | |
| CN111564436B (zh) | 扇出型封装结构及封装方法 | |
| CN105009279B (zh) | 半导体器件及制造半导体器件的方法 | |
| CN220474621U (zh) | 线路载板及电子封装体 | |
| CN221708689U (zh) | 一种芯片封装结构、封装模组和电子设备 | |
| TWI463735B (zh) | 具有天線介面之模組及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |